KR100978651B1 - 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법 - Google Patents

버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100978651B1
KR100978651B1 KR1020070112700A KR20070112700A KR100978651B1 KR 100978651 B1 KR100978651 B1 KR 100978651B1 KR 1020070112700 A KR1020070112700 A KR 1020070112700A KR 20070112700 A KR20070112700 A KR 20070112700A KR 100978651 B1 KR100978651 B1 KR 100978651B1
Authority
KR
South Korea
Prior art keywords
ceramic
layer
ceramic layer
polymer
low temperature
Prior art date
Application number
KR1020070112700A
Other languages
English (en)
Other versions
KR20090046503A (ko
Inventor
장명훈
추호성
고민지
이종면
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070112700A priority Critical patent/KR100978651B1/ko
Publication of KR20090046503A publication Critical patent/KR20090046503A/ko
Application granted granted Critical
Publication of KR100978651B1 publication Critical patent/KR100978651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

이종 접합영역에서 열팽창률 차이에 의한 크랙(crack) 발생을 방지하는 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따른 저온동시소성 세라믹 기판의 제조 방법은, 캐리어 필름의 상부면에 제 1 세라믹층을 마련하는 단계; 상기 제 1 세라믹층의 상부면에 다수의 폴리머 패턴을 형성하는 단계; 상기 폴리머 패턴을 둘러싸는 모재층과 상기 모재층의 상부면에 형성된 제 2 세라믹층을 포함하는 적층 구조를 마련하는 단계; 상기 폴리머 패턴을 번 아웃(burn out)하여 상기 모재층을 다수의 홀을 포함한 버퍼층으로 형성하는 단계; 상기 캐리어 필름을 제거한 후, 상기 버퍼층의 상부 방향 또는 하부 방향으로 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 세라믹층을 형성하는 단계; 및 상기 버퍼층과 상기 다수의 세라믹층을 포함하여 저온 소성하는 단계를 포함한다.
본 발명에 따라 다수의 홀을 구비한 버퍼층에 구조적인 특징에 의해 제 1 세라믹층과 제 2 세라믹층 각각의 열팽창 차이에 의한 응력이 완충되는 저온 동시 소성 세라믹 기판을 제공할 수 있다.
홀, 버퍼층, 저온 동시 소성 세라믹 기판, 열팽창

Description

버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조 방법{Low Temperature Co-fired Ceramics with buffer layer and method of manufacturing the same}
본 발명은 저온동시소성 세라믹 기판 및 그 제조 방법에 관한 것으로, 특히 이종 접합영역에서 열팽창률 차이에 의한 크랙(crack) 발생을 방지하는 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조 방법에 관한 것이다.
저온 동시 소성 세라믹(LTCC:Low Temperature Co-fired Ceramics) 기판이란 1,000℃ 이하의 저온에서 금속전극과 세라믹 기판을 한꺼번에 소성하여 제조된 소자를 지칭하는 것으로, 일반적으로 저온 동시 소성 세라믹 기판(이하, LTCC로 지칭함)은 고주파 통신용 수동소자에 주로 적용되고 있다.
LTCC는 그린 시트의 주원료로 사용되는 클래스 세라믹 재료의 낮은 유전체 손실에 의한 높은 품질 계수와 내부전극 재료들의 높은 전기 전도도에 의한 낮은 도체 손실의 특성이 있어 모듈 내부에 수동소자(R,L.C)를 구현하는 장점이 있다.
이와 같은 장점을 갖는 LTCC는 최근 들어 전자 기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 고집적화, 다기능화, 고속화, 고출력화 및 고신 뢰성화에 필수적으로 요구되고 있다.
따라서, LTCC는 다수의 세라믹층을 서로 적층하여 연결하되, 서로 다른 기능을 하는 회로가 형성된 그린시트 세라믹층을 상하 적층시켜 소정의 회로를 구성한다.
이와 같이 세라믹층을 상하로 적층하여 소정의 회로를 구성하는 LTCC에서 예컨대, 내장 캐패시터(C)는 다른 수동소자(R.L)들과 달리 그린 시트 상에 하부전극을 인쇄하고, 하부전극의 상부에 유전체 페이스트를 인쇄하며, 유전체 페이스트의 상부에 상부전극을 인쇄하여 제조한다.
이와 같은 LTCC를 구성하는 다수의 세라믹층에서 도 1에 도시된 바와 같이 고(High-K) 유전율의 제 1 세라믹층(10)과 저(Low-K) 유전율의 제 2 세라믹층(20) 사이에는 열팽창률(CTE: coefficient of thermal expansion) 차이에 의한 부정합(mismatch)이 발생하고, 이러한 부정합에 의해서 제 1 세라믹층(10)과 제 2 세라믹층(20)의 이종 접합을 이룬 경우, 예를 들어 상대적으로 강도가 낮은 고 유전율의 제 1 세라믹층(10)에 크랙(crack: A)이 다수 발생하는 문제점을 가지게 된다.
본 발명은 열팽창률이 서로 다른 세라믹층 사이에 이종 접합을 형성한 경우에 상대적으로 강도가 낮은 세라믹층에 크랙이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판을 제공하는데 목적이 있다.
본 발명의 다른 목적은 열팽창률이 서로 상이한 세라믹층의 이종 접합을 형성한 경우에 상대적으로 강도가 낮은 세라믹층에 크랙이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판의 제조방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일실시예는 제 1 열팽창계수를 갖는 물질로 이루어진 제1 세라믹층; 상기 제 1 열팽창계수보다 높은 제 2 열팽창계수를 갖는 물질로 이루어진 제 2 세라믹층; 및 상기 제 1 세라믹층과 제 2 세라믹층 사이에 개재되고, 상기 제 1 세라믹층 물질 또는 상기 제 2 세라믹층 물질을 주성분으로 하여 다수의 홀을 갖는 버퍼층을 포함하고, 상기 제 1 세라믹층과 제 2 세라믹층의 열팽창계수 차이로 인한 응력 발생을 상기 버퍼층에 의해 방지하는 저온동시소성 세라믹 기판에 관한 것이다.
본 발명의 일실시예는 상기 제 1 세라믹층으로부터 상기 버퍼층을 거쳐서 상기 제 2 세라믹층을 관통하는 관통 비아; 및 상기 관통 비아에 일측이 연결되고, 상기 제 1 세라믹층 또는 상기 제 2 세라믹층의 일면 또는 양면에 형성된 적어도 두 개의 전극 패턴을 더 포함하는 것을 특징으로 한다.
본 발명의 일실시예에서 상기 제 1 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 한다.
본 발명의 일실시예에서 상기 제 2 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성되는 것을 특징으로 한다.
본 발명의 일실시예에서 상기 다수의 홀은 각각 원형, 삼각형 및 사각형 중 어느 하나의 단면을 갖는 기둥 형태로 상기 버퍼층을 관통하여 형성되는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예는 캐리어 필름의 상부면에 제 1 세라믹층을 마련하는 단계; 상기 제 1 세라믹층의 상부면에 다수의 폴리머 패턴을 형성하는 단계; 상기 폴리머 패턴을 둘러싸는 모재층과 상기 모재층의 상부면에 형성된 제 2 세라믹층을 포함하는 적층 구조를 마련하는 단계; 상기 폴리머 패턴을 번 아웃(burn out)하여 상기 모재층을 다수의 홀을 포함한 버퍼층으로 형성하는 단계; 상기 캐리어 필름을 제거한 후, 상기 버퍼층의 상부 방향 또는 하부 방향으로 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 세라믹층을 형성하는 단계; 및 상기 버퍼층과 상기 다수의 세라믹층을 포함하여 저온 소성하는 단계를 포함하는 저온동시소성 세라믹 기판의 제조 방법에 관한 것이다.
본 발명의 다른 실시예에서 상기 다수의 폴리머 패턴을 형성하는 단계는 상기 제 1 세라믹층의 상부면에 폴리머를 도포하는 단계; 상기 도포된 폴리머에 대해 원형, 삼각형 또는 사각형을 갖는 기둥 형태의 요홈이 균일하게 배열된 면을 갖는 스탬프로 압착하여 다수의 폴리머 패턴으로 형성하는 단계; 상기 다수의 폴리머 패턴을 UV로 경화시키는 단계; 및 상기 스탬프를 분리하는 단계를 포함하고, 상기 스탬프의 압착면에 이형제를 바르거나 SAM(self-assembled monolayer) 코팅을 하여 상기 도포된 폴리머를 압착하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 적층 구조를 마련하는 단계는 상기 폴리머 패턴의 상부면에 접합하는 모재층과 상기 모재층의 상부면에 형성된 제 2 세라믹층을 포함하는 적층체를 접합하는 단계; 및 상기 적층체를 접합한 상태에서 상기 폴리머 패턴이 상기 모재층을 관통하도록 압착하는 단계를 포함하고, 상기 모재층은 다른 제 1 세라믹층 또는 상기 제 1 세라믹층보다 높은 제 2 열팽창계수를 갖는 제 2 세라믹층으로 이루어지는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 버퍼층으로 형성하는 단계는 상기 폴리머 패턴에 대해 300℃ ~ 1000℃로 번 아웃하여 상기 폴리머 패턴을 보이드(void) 형태의 상기 홀로 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 폴리머는 UV 경화 폴리머 또는 열가소성 폴리머로서, 에폭시, 아크릴레이트, 메타크릴레이트, PMMA(Poly Methyl Meta Acrylate), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스틸렌(PS), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 테레나프탈레이트(PEN), 폴리부틸렌 테레프탈레이트(PBT), 폴리에테르술폰(PES), 폴리에테르에테르케톤(PEEK), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에테르이미드 및 폴리아크릴레이트로 구성된 군에서 선택된 어느 하나 또는 조합인 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 다수의 세라믹층을 형성하는 단계는 상기 제 1 세라믹층의 하부면으로 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 제 1 세라믹층을 형성하고, 상기 제 2 세라믹층의 상부면으로 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 제 2 세라믹층을 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예에서 상기 저온 소성하는 단계는 상기 버퍼층을 포함하여 상기 세라믹층에 형성된 전극 패턴의 일측을 관통하는 관통 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기한 바와 같이 본 발명은 제 1 세라믹층과 제 2 세라믹층의 열팽창률이 서로 다른 세라믹층에 대한 이종 접합에서 크랙이 발생하는 것을 방지하기 위해, 구비된 다수의 홀에 의한 구조적인 특징에 의해 제 1 세라믹층과 제 2 세라믹층 각각의 열팽창 차이에 의한 응력이 완충되는 버퍼층을 구비한 저온 동시 소성 세라믹 기판을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 구조를 도시한 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)은 제 1 열팽창계수와 고유전율을 가지는 다수의 제 1 세라믹층(111), 제 2 열팽창계수와 저유전율을 가지는 다수의 제 2 세라믹층(112), 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합에서 크랙 등의 문제 발생을 방지하기 위해 제 1 세라믹층(111)과 제 2 세라믹층(112) 사이에 마련된 버퍼층(110), 다수의 세라믹층(111,112)과 버퍼층(110)을 관통하여 구비된 관통 비아(120) 및 캐패시터(capacitor)를 형성하기 위해 세라믹층(111,112) 각각을 중심으로 양면에 형성되어 관통 비아(120)에 각각 연결된 다수의 전극 패턴(130)을 포함하여 구성된다.
제 1 세라믹층(111)은 예를 들어 Bi, B, SiO2를 포함하여 구성되어, 12 ~ 13 정도의 열팽창 계수를 가지고, 상부면 또는 하부면에 캐패시터를 형성하기 위해 관통 비아(120)에 각각 연결된 적어도 두 개의 전극 패턴(130)을 구비한다.
제 2 세라믹층(112)은 예를 들어 Ca, Al, SiO2를 포함하여 구성되어, 5 ~ 10 정도의 열팽창 계수를 가지고, 제 1 세라믹층(111)과 마찬가지로 상부면 또는 하부면에 캐패시터를 형성하기 위해 관통 비아(120)에 각각 연결된 적어도 두 개의 전극 패턴(130)을 구비한다.
버퍼층(110)은 종래에 이종접합에서 열팽창률 차이에 의한 크랙(A) 등의 문제점 발생을 방지하기 위해, 제 1 세라믹층(111)과 제 2 세라믹층(112)의 이종 접합 사이에 제 1 세라믹층(111)과 동일한 재질 또는 제 2 세라믹층(112)과 동일한 재질로 이루어지고 다수의 홀(105')을 포함한 구조로 형성될 수 있고, 본 발명의 실시예에서는 제 1 세라믹층(111)과 동일한 재질을 이용하여 다수의 홀(105')을 구 비한 층의 구조로 형성한다.
여기서, 다수의 홀(105')은 도 2에 도시된 바와 같이 버퍼층(110)을 관통하는 홀로서, 제 1 세라믹층(111)을 소성 변형한 제 1 세라믹 변형층(111') 또는 제 2 세라믹층(112)을 소성 변형한 제 2 세라믹 변형층(112')을 관통하고 단면이 원형, 삼각형 또는 사각형을 갖는 기둥 형태의 응축된 홀로 형성될 수 있고, 본 발명의 실시예에서는 수십 nm에서 수십 ㎛의 직경으로 원형 단면을 갖는 기둥의 형태로 홀을 형성한다.
또한, 버퍼층(110)을 이루는 제 1 세라믹 변형층(111')의 열팽창계수는 제 1 세라믹층(111)의 열팽창계수와 동일하고, 버퍼층(110)이 제 2 세라믹 변형층(112')으로 이루어지는 경우에는 제 2 세라믹 변형층(112')의 열팽창계수는 제 2 세라믹층(112)의 열팽창계수와 동일할 수 있다.
관통 비아(120)는 저온 동시 소성 세라믹 기판(100)을 관통하여 금속 등의 전도성 재질이 충진된 비아로서, 각각의 제1 세라믹층(111)과 제2 세라믹층(112)을 중심으로 양면 또는 일면에 구비된 적어도 두 개의 전극 패턴(130)과 연결되어 전극 패턴(130) 사이의 제1 세라믹층(111) 또는 제2 세라믹층(112)과 함께 캐패시터를 형성하게 된다.
또한, 이러한 관통 비아(120)의 노출된 상부측 또는 하부측에 본딩재(도시하지 않음)를 구비하여 임의의 소자(도시하지 않음)를 장착할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)은 다수의 홀(105')을 구비한 층으로 이루어진 버퍼층(110)을 포함하여, 제 1 세라믹층(111)과 제2 세라믹층(112) 각각의 열팽창률(CTE) 차이에 의한 부정합으로 인해 크랙 등이 발생하는 것을 버퍼층(110)에 구비된 다수의 홀(105')에 의한 구조적인 특징에 의해 방지하되, 제1 세라믹층(111)과 제2 세라믹층(112) 각각의 열팽창 차이에 의한 응력이 다수의 홀(105')에 의해 완충되어 방지할 수 있다.
이하, 이와 같은 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)의 제조 방법을 도 3a 내지 도 3g를 참조하여 설명한다.
본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)의 제조를 위해 버퍼층(110)을 먼저 마련하도록, 도 3a에 도시된 바와 같이 마일러 필름(mylar film)과 같은 캐리어 필름(도시하지 않음)의 상부면에 버퍼층(110)의 모재층으로, 예를 들어 제 1 열팽창계수를 가지는 제 1 세라믹층(111)의 재질을 포함한 슬러리(도시하지 않음)를 도포하여 제 1 세라믹층(111)을 마련한다.
여기서, 제1 세라믹층(111)의 재질로서 예를 들어 Bi, B, SiO2를 포함한 슬러리를 캐리어 필름의 상부면에 도포 케스팅(casting)되어, 12 ~ 13 정도의 제 1 열팽창계수를 가질 수 있다.
제 1 세라믹층(111)을 마련한 후, 도 3a에 도시된 바와 같이 제 1 세라믹층(111)의 상부면에 홀(105')을 형성하기 위한 폴리머(105)를 도포한다.
여기서, 제 1 세라믹층(111)의 상부면에 도포된 폴리머(105)는 UV 경화 폴리머 또는 열가소성 폴리머로서, 예를 들어 에폭시, 아크릴레이트, 메타크릴레이트, PMMA(Poly Methyl Meta Acrylate), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스틸 렌(PS), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 테레나프탈레이트(PEN), 폴리부틸렌 테레프탈레이트(PBT), 폴리에테르술폰(PES), 폴리에테르에테르케톤(PEEK), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에테르이미드 및 폴리아크릴레이트로 구성된 군에서 선택된 어느 하나 또는 조합의 재질을 이용할 수 있다.
이렇게 도포된 폴리머(105)에 대해 투명 재질의 스탬프(200)를 이용하여 압착하고, 이때 폴리머(105)를 압착하는 스탬프(200)의 면은 단면이 원형, 삼각형 또는 사각형을 갖는 기둥 형태의 요홈이 균일하게 배열된 면으로 형성되며, 이렇게 형성된 스탬프(200)의 면으로 폴리머(105)를 압착하여 도 3b에 도시된 바와 같이 단면이 원형, 삼각형 또는 사각형을 갖는 기둥 형태로 변형된 폴리머(105) 패턴으로 형성될 수 있다.
폴리머(105)를 압착하여 단면이 원형, 삼각형 또는 사각형을 갖는 기둥 형태의 패턴으로 변형한 후, 도 3b에 도시된 바와 같이 폴리머(105)를 압착한 상태에서 스탬프(200)를 통해 UV를 조사하여 폴리머(105) 패턴을 경화시킨다.
여기서, 스탬프(200)로 폴리머(105)를 압착 경화한 후, 도 3c에 도시된 바와 같이 스탬프(200)를 분리하여 단면이 원형, 삼각형 또는 사각형을 갖는 기둥 형태로 폴리머(105)를 변형시키는 과정에서 분리의 용이함을 위해 폴리머(105)를 압착하는 스탬프(200)의 면에 이형제(release agent)를 바르거나 또는 SAM(self-assembled monolayer) 코팅을 하여 스탬프(200)를 분리하는 과정을 용이하게 할 수 있다.
제 1 세라믹층(111)의 상부면에 다수의 경화된 폴리머(105) 패턴을 형성한 후, 도 3d에 도시된 바와 같이 다수의 경화된 폴리머(105) 패턴의 상부면으로 다른 제 1 세라믹층(111')과 제 2 세라믹층(112)의 적층체를 접합한다.
여기서, 다른 제 1 세라믹층(111')과 제 2 세라믹층(112)의 적층체를 접합하는 이유는 버퍼층(110)을 다른 제 1 세라믹층(111')으로 형성하기 위한 것이고, 도 2의 하단에 도시된 버퍼층(110)과 같이 다른 제 2 세라믹층(112')으로 형성하는 경우에는 다수의 경화된 폴리머(105)의 상부면으로 제 2 세라믹층(112)이 적층되도록 접합할 수 있다.
다수의 경화된 폴리머(105) 패턴의 상부면으로 다른 제 1 세라믹층(111')과 제 2 세라믹층(112)의 적층체를 접합한 후, 도 3e에 도시된 바와 같이 상부면에 다수의 경화된 폴리머(105) 패턴이 구비된 제 1 세라믹층(111)과 제 2 세라믹층(112)을 포함한 적층구조의 상하 양면에서 균등 압력(isostatic pressure)으로 압착한다.
여기서, 제 1 세라믹층(111)과 제 2 세라믹층(112)을 포함한 적층구조의 상하 양면에서 균등 압력으로 압착하는 과정에서, 도 3e에 도시된 바와 같이 다수의 경화된 폴리머(105)는 그 형태를 유지한 상태에서 다른 제 1 세라믹층(111')을 관통하여 제 2 세라믹층(112)에 접합할 수 있다.
균등 압력으로 다수의 경화된 폴리머(105)가 다른 제 1 세라믹층(111')를 관통하여 제 2 세라믹층(112)에 압착 접합한 상태에서, 도 3f에 도시된 바와 같이 다수의 경화된 폴리머(105) 패턴을 소정의 온도로 가열하여 다수의 홀(105')로 형성한다.
구체적으로, 다수의 경화된 폴리머(105) 패턴을 다수의 홀(105')로 형성하기 위한 소정의 온도는 300℃ ~ 1000℃로 설정하여 가열하며, 이와 같은 온도로 가열하는 과정에서 폴리머(105) 패턴은 번 아웃(burn out) 되어 보이드(void)와 같은 다수의 홀(105')로 변형되고, 이에 따라 원형, 삼각형 또는 사각형의 단면을 갖는 기둥 형태를 갖는 다수의 홀(105')이 구비된 다른 제 1 세라믹층(111')의 버퍼층(110)을 형성할 수 있다.
이후, 제 1 세라믹층(111)의 하부면에 구비된 캐리어 필름을 제거하고 버퍼층(110)의 상하 양면에 형성된 제 2 세라믹층(112)과 제 1 세라믹층(111)에 대해 다수의 세라믹층(111, 112)을 접합하며, 이와 같이 버퍼층(110)의 양면에 다수 형성된 세라믹층(111, 112)을 포함한 적층구조에 대해 관통 비아(120)를 형성하고 저온 소성하여, 도 3g에 도시된 바와 같이 다수의 홀(105')이 구비된 버퍼층(110)을 포함한 저온 동시 소성 세라믹 기판(100)을 제조한다.
구체적으로, 적어도 두 개로 마련된 버퍼층(110)의 상하 양면에 형성된 제 2 세라믹층(112)과 제 1 세라믹층(111)에 대해 제 1 세라믹층(111)의 방향으로 다수의 제 1 세라믹층(111)을 접합하고 제 2 세라믹층(112)으로 다수의 제 2 세라믹층(112)을 접합하며, 이때 제1 세라믹층(111)과 제2 세라믹층(112) 각각에는 관통 비아(120)와 전극 패턴(130)이 구비되어 각각의 세라믹층(111,112)을 중심으로 양면 또는 일면에 구비된 전극 패턴(130)이 관통 비아(120)의 일측에 연결되며, 다수의 세라믹층(111,112)은 각각의 관통 비아(120)가 서로 맞물려 결합될 수 있다.
물론, 관통 비아(120)는 전극 패턴(130)이 일면 또는 양면에 형성된 다수의 세라믹층(111,112)을 버퍼층(110)의 상하 양면에 형성된 제 2 세라믹층(112)과 제 1 세라믹층(111)에 대해 접합한 후에 일괄적으로 다수의 세라믹층(111,112)과 버퍼층(110)을 관통하여 형성될 수 있다.
이어서, 다수의 세라믹층(111,112)과 버퍼층(110)을 관통하는 관통 비아(120)를 형성한 후에, 예를 들어 300℃ ~ 1000℃에서 압축 소성하여 도 3g에 도시된 바와 같이 다수의 응축된 홀(105')이 구비된 버퍼층(110)을 포함한 저온 동시 소성 세라믹 기판(100)을 제조할 수 있다.
따라서, 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판(100)의 제조 과정은 UV 경화 폴리머 또는 열가소성 폴리머로 이루어진 폴리머(105) 패턴을 다수의 응축된 홀(105')로 변형시켜 버퍼층(110)을 형성하고, 이와 같은 버퍼층(110)을 이용하여 제1 세라믹층(111)과 제2 세라믹층(112)의 이종 접합에서 열팽창률(CTE) 차이에 의한 부정합으로 인해 크랙 등이 발생하는 것을 방지하는 저온 동시 소성 세라믹 기판(100)을 획득할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 저온 동시 소성 세라믹스에서 발생한 크랙의 문제점을 도시한 단면도.
도 2는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 구조를 도시한 단면도.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 저온 동시 소성 세라믹 기판의 제조 방법을 설명하기 위한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
100: 저온 동시 소성 세라믹 기판 105: 폴리머
105': 홀 110: 버퍼층
111: 제 1 세라믹층 111': 다른 제 1 세라믹층
112: 제 2 세라믹층 112': 다른 제 2 세라믹층
120: 관통 비아 130: 전극 패턴
200: 스탬프

Claims (12)

  1. 제 1 열팽창계수를 갖는 물질로 이루어진 제1 세라믹층;
    상기 제 1 열팽창계수보다 높은 제 2 열팽창계수를 갖는 물질로 이루어진 제 2 세라믹층; 및
    상기 제 1 세라믹층과 상기 제 2 세라믹층 사이에 개재되고, 상기 제 1 세라믹층 물질 또는 상기 제 2 세라믹층 물질을 포함하며, 다수의 내부가 비어있는 형상의 홀을 갖는 버퍼층을 포함하고,
    상기 제 1 세라믹층과 상기 제 2 세라믹층의 열팽창계수 차이로 인한 응력 발생을 상기 버퍼층의 상기 홀에 의해 방지하는 저온동시소성 세라믹 기판.
  2. 제 1 항에 있어서,
    상기 제 1 세라믹층으로부터 상기 버퍼층을 거쳐서 상기 제 2 세라믹층을 관통하는 관통 비아; 및
    상기 관통 비아에 일측이 연결되고, 상기 제 1 세라믹층 또는 상기 제 2 세라믹층의 일면 또는 양면에 형성된 적어도 두 개의 전극 패턴
    을 더 포함하는 것을 특징으로 하는 저온동시소성 세라믹 기판.
  3. 제 2 항에 있어서,
    상기 제 1 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴의 일면 또는 양면에 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판.
  4. 제 2 항에 있어서,
    상기 제 2 세라믹층은 상기 관통 비아를 따라 일면 방향으로 다수 형성되어, 상기 적어도 두 개의 전극 패턴의 일면 또는 양면에 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 다수의 홀은 각각 원형, 삼각형 및 사각형 중 어느 하나의 단면을 갖는 기둥 형태로 상기 버퍼층을 관통하여 형성되는 것을 특징으로 하는 저온동시소성 세라믹 기판.
  6. 캐리어 필름의 상부면에 제 1 세라믹층을 마련하는 단계;
    상기 제 1 세라믹층의 상부면에 다수의 폴리머 패턴을 형성하는 단계;
    상기 폴리머 패턴을 둘러싸는 모재층과 상기 모재층의 상부면에 형성된 제 2 세라믹층을 포함하는 적층 구조를 마련하는 단계;
    상기 폴리머 패턴을 번 아웃(burn out)하여 상기 모재층을 다수의 홀을 포함한 버퍼층으로 형성하는 단계;
    상기 캐리어 필름을 제거한 후, 상기 버퍼층의 상부 방향 또는 하부 방향으 로 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 세라믹층을 형성하는 단계; 및
    상기 버퍼층과 상기 다수의 세라믹층을 포함하여 저온 소성하는 단계
    를 포함하는 저온동시소성 세라믹 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 다수의 폴리머 패턴을 형성하는 단계는
    상기 제 1 세라믹층의 상부면에 폴리머를 도포하는 단계;
    상기 도포된 폴리머에 대해 원형, 삼각형 또는 사각형을 갖는 기둥 형태의 요홈이 균일하게 배열된 면을 갖는 스탬프로 압착하여 다수의 폴리머 패턴으로 형성하는 단계;
    상기 다수의 폴리머 패턴을 UV로 경화시키는 단계; 및
    상기 스탬프를 분리하는 단계
    를 포함하고,
    상기 스탬프의 압착면에 이형제를 바르거나 SAM(self-assembled monolayer) 코팅을 하여 상기 도포된 폴리머를 압착하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 적층 구조를 마련하는 단계는
    상기 폴리머 패턴의 상부면에 접합하는 모재층과 상기 모재층의 상부면에 형성된 제 2 세라믹층을 포함하는 적층체를 접합하는 단계; 및
    상기 적층체를 접합한 상태에서 상기 폴리머 패턴이 상기 모재층을 관통하도록 압착하는 단계;
    를 포함하고,
    상기 모재층은 다른 제 1 세라믹층 또는 상기 제 1 세라믹층보다 높은 제 2 열팽창계수를 갖는 제 2 세라믹층으로 이루어지는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 버퍼층으로 형성하는 단계는
    상기 폴리머 패턴에 대해 300℃ ~ 1000℃로 번 아웃하여 상기 폴리머 패턴을 보이드(void) 형태의 상기 홀로 형성하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 폴리머는 UV 경화 폴리머 또는 열가소성 폴리머로서,
    에폭시, 아크릴레이트, 메타크릴레이트, PMMA(Poly Methyl Meta Acrylate), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리스틸렌(PS), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 테레나프탈레이트(PEN), 폴리부틸렌 테레프탈레이트(PBT), 폴 리에테르술폰(PES), 폴리에테르에테르케톤(PEEK), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에테르이미드 및 폴리아크릴레이트로 구성된 군에서 선택된 어느 하나 또는 조합인 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
  11. 제 6 항에 있어서,
    상기 다수의 세라믹층을 형성하는 단계는
    상기 제 1 세라믹층의 하부면으로 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 제 1 세라믹층을 형성하고, 상기 제 2 세라믹층의 상부면으로 상기 적어도 두 개의 전극 패턴을 일면 또는 양면에 형성한 다수의 제 2 세라믹층을 형성하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
  12. 제 6 항에 있어서,
    상기 저온 소성하는 단계는
    상기 버퍼층을 포함하여 상기 세라믹층에 형성된 전극 패턴의 일측을 관통하는 관통 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 저온동시소성 세라믹 기판의 제조 방법.
KR1020070112700A 2007-11-06 2007-11-06 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법 KR100978651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070112700A KR100978651B1 (ko) 2007-11-06 2007-11-06 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112700A KR100978651B1 (ko) 2007-11-06 2007-11-06 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090046503A KR20090046503A (ko) 2009-05-11
KR100978651B1 true KR100978651B1 (ko) 2010-08-30

Family

ID=40856365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112700A KR100978651B1 (ko) 2007-11-06 2007-11-06 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100978651B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
JP2005072326A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 積層型配線基板およびその製造方法、並びに電気装置とその実装構造
KR100607119B1 (ko) 2003-04-24 2006-08-01 야게오 코오포레이션 다층 세라믹 구성물
KR100607568B1 (ko) 2004-08-09 2006-08-02 전자부품연구원 이종 유전체를 이용한 다층기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
KR100607119B1 (ko) 2003-04-24 2006-08-01 야게오 코오포레이션 다층 세라믹 구성물
JP2005072326A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 積層型配線基板およびその製造方法、並びに電気装置とその実装構造
KR100607568B1 (ko) 2004-08-09 2006-08-02 전자부품연구원 이종 유전체를 이용한 다층기판 제조방법

Also Published As

Publication number Publication date
KR20090046503A (ko) 2009-05-11

Similar Documents

Publication Publication Date Title
JP3511982B2 (ja) 多層配線基板の製造方法
KR100891814B1 (ko) 저온동시소성 세라믹 기판 및 그 제조 방법
JPWO2015129340A1 (ja) セラミック基板およびモジュール部品の製造方法
US20100051172A1 (en) Method for manufacturing ceramic green sheet and method for manufacturing multilayer ceramic circuit board
KR100473773B1 (ko) 다층 세라믹 기판 제조 방법
KR101883000B1 (ko) 세라믹 적층체의 층간 연결 방법
KR100978651B1 (ko) 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법
KR101912284B1 (ko) 인덕터 제조방법 및 인덕터
JP4285125B2 (ja) 積層型セラミック電子部品の製造方法
KR101004840B1 (ko) 캐비티를 갖는 다층 세라믹 기판의 제조방법
KR100566052B1 (ko) 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
KR100872262B1 (ko) 버퍼층을 가지는 저온동시소성 세라믹 기판 및 그 제조방법
KR101108823B1 (ko) 세라믹 기판 제조 방법
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
TW200815309A (en) Ceramic substrate and fabricating method thereof
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2006303057A (ja) 多層セラミック基板およびその製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
KR100882099B1 (ko) 버퍼층을 가지는 저온동시소성 세라믹 기판 및 그 제조방법
US11596063B2 (en) Composite substrate and method for manufacturing composite substrate
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法
JP7183726B2 (ja) 多層基板の製造方法及び多層基板
KR100882098B1 (ko) 저온동시소성 세라믹 기판 및 그 제조 방법
KR100878399B1 (ko) 저온동시소성 세라믹 기판 및 그 제조 방법
TW569359B (en) A method for compressing and fabricating a package substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee