KR101912284B1 - 인덕터 제조방법 및 인덕터 - Google Patents

인덕터 제조방법 및 인덕터 Download PDF

Info

Publication number
KR101912284B1
KR101912284B1 KR1020170009248A KR20170009248A KR101912284B1 KR 101912284 B1 KR101912284 B1 KR 101912284B1 KR 1020170009248 A KR1020170009248 A KR 1020170009248A KR 20170009248 A KR20170009248 A KR 20170009248A KR 101912284 B1 KR101912284 B1 KR 101912284B1
Authority
KR
South Korea
Prior art keywords
insulating layer
rigidity
layer
forming
build
Prior art date
Application number
KR1020170009248A
Other languages
English (en)
Other versions
KR20180025113A (ko
Inventor
장종윤
안석환
조정민
김태훈
현진걸
팽세웅
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to US15/677,923 priority Critical patent/US10763031B2/en
Priority to JP2017159573A priority patent/JP6501423B2/ja
Priority to CN202010934591.5A priority patent/CN112071586A/zh
Priority to CN201710754741.2A priority patent/CN107799281B/zh
Publication of KR20180025113A publication Critical patent/KR20180025113A/ko
Application granted granted Critical
Publication of KR101912284B1 publication Critical patent/KR101912284B1/ko
Priority to US16/984,590 priority patent/US11600430B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

본 발명의 일 실시형태는 복수의 코일층과 상기 복수의 코일층의 상부 및 하부에 배치된 고강성 절연층을 포함하는 바디와 상기 바디의 외측에 배치되며, 상기 코일층과 연결된 외부전극을 포함하며, 상기 고강성 절연층의 사이에는 상기 코일층을 덮도록 빌드 업 절연층이 배치되며, 상기 고강성 절연층은 상기 빌드 업 절연층보다 영의 계수 (Young's Modulus)가 더 큰 인덕터 및 그 제조방법을 제공한다.

Description

인덕터 제조방법 및 인덕터 {Manufacturing method of inductor and inductor}
본 발명은 실장형(SMD Type) 인덕터, 그 중에서도 특히 100MHz 이상의 고주파 대역에서 사용되는 인덕터의 제조방법에 관한 것이다.
전자 제품이 소형화, 박판화, 고밀도화, 패키지화(Package)화 및 개인 휴대화로 경합 단소화되는 추세에 따라 설계가 복잡하고 미세화되며, 이에 따른 그 소자의 특성도 복잡하고 제작에 고 난이도의 기술을 요구한다.
새로운 공법이 적용되고 새로운 구조를 가지되, 성능과 기능은 향상되면서도 비용은 오히려 감소되어야 하며, 제작 시간의 절감 역시도 중요한 이슈 사항이 되고 있다.
특히, 소자가 점점 소형화되면 기계적 특성(Young's Modulus)은 더욱 향상될 것이 요구되고 있다.
칩 인덕터는 회로 기판에 실장되는 SMD(Surface Mount Device) 형태의 인덕터 부품이다.
그 중에서 고주파용 인덕터는 100 MHz 이상의 고주파에서 사용되는 제품을 지칭한다.
고주파 인덕터 제작 공법은 박막형, 권선형 및 적층형이 있는데, 박막형의 경우 감광성 페이스트를 이용하여 포토리소그래피 공정을 적용하여 코일을 형성함으로써 소형화에 유리하다.
권선형의 경우는 코일 와이어를 감아서 제작하므로, 작은 크기의 소자 제작에는 한계를 갖는 단점이 있다.
적층형의 경우 시트에 페이스트를 인쇄하여 인쇄 및 적층을 반복하는 공정으로 소형화에 유리하나 특성이 상대적으로 낮은 문제가 있다.
최근에는 박막형 인덕터 제작시 기판 공법 및 기판용 재료를 적용하여 SAP(Semi Additive Process) 공법으로 코일을 형성하고, 절연층을 빌드-업 필름(Build-up Film)을 사용하여 순차 적층함으로써 인덕터를 제조하는 방법이 알려져 있다.
기판 공법을 적용할 경우 상대적으로 세라믹 유전체로 제작된 칩에 비해 강성이 부족하기 때문에 이를 개선하기 위한 새로운 방법이 필요한 실정이다.
일본공개특허공보 제2001-217550호
본 발명은 인덕터, 특히 고주파용 인덕터에 관한 것이다.
상술한 바와 같이 종래의 기판 공법을 적용한 인덕터 제조시 세라믹 유전체로 제작된 칩에 비해 강성이 부족하다.
본 발명은 기판 공법을 적용하여 박막형 인덕터를 제작하되, 강성의 부족을 보완하여 기계적 특성이 우수한 칩 인덕터, 특히 고주파용 칩 인덕터를 제공하는 것을 목적으로 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 복수의 코일 패턴이 비아로 연결되어 형성된 코일이 내부에 배치되되, 코일의 상부 및 하부 중 적어도 일부에 고강성을 갖는 고강성 절연층을 삽입한 바디를 포함하는 인덕터를 제공한다.
본 개시의 일 실시 예에 따른 인덕터는 바디 내에 삽입되되 코일의 상부 및 하부 중 적어도 일부에 고강성을 갖는 커버층을 포함함으로써 높은 기계적 특성을 가질 수 있다.
도 1a 내지 도 1l은 본 개시의 일 실시 예에 따른 인덕터의 제조방법을 설명하기 위한 개략적인 공정 단면도를 도시한 것이다.
도 2는 본 개시의 일 실시 예에 따른 인덕터의 절단면을 개략적으로 도시한 것으로, 본 개시의 일 실시 예에 따른 인덕터의 개략적인 단면도를 도시한 것이다.
도 3은 본 개시의 다른 실시 예에 따른 인덕터의 절단면을 개략적으로 도시한 것으로, 본 개시의 다른 실시 예에 따른 인덕터의 개략적인 단면도를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는, 본 발명의 일 실시형태에 따른 인덕터를 제작하는 실시예에 대하여 설명하지만, 본 발명이 이러한 실시예로 한정되는 것은 아니다.
도 1a 내지 도 1ㅣ은 본 발명의 일 실시형태에 따른 인덕터 제조 공정도이다.
인덕터의 제조방법
본 발명의 일 실시형태에 따르면, 복수의 코일 패턴이 비아로 연결되어 형성된 코일이 내부에 배치되되, 코일의 상부 및 하부 중 적어도 일부에 고강성을 갖는 커버층을 삽입한 바디를 포함하는 인덕터의 제조방법을 제공한다.
이하 각 단계별로 자세히 설명하도록 한다.
1. 분리 가능한 베이스 기판을 마련하는 단계
도 1a를 참조하면, 분리 가능한 베이스 기판(10)을 마련하며, 상기 베이스 기판(10)은 중심부(10a)가 열경화성 수지로 구성되어 있으며, 2 ~ 5 μm 두께의 조도가 형성된 시드 구리층 (Seed Cu layer)(10b)이 외곽으로 노출되어 있다.
또한, 18 μm 이상의 캐리어 Cu가 포함된 형태의 CCL (Copper Clad Laminate)을 이용한다.
적층체 제작 시 양쪽으로 제작되며, 공정 완료 후 18 μm 이상의 두께를 갖는 동박과 2 ~ 5 μm 두께의 동박 사이를 분리하여 각각 2개의 적층체를 마련한다.
2. 절단을 위한 내층 회로층 (Dicing key) 패턴 제작 단계
도 1b를 참조하면, 절단을 위한 내층 회로층 (Dicing key) 패턴(11)을 제작한다.
MSAP(Modified Semi Additive Process) 공법을 이용하여 적층체 절단시 절단 위치를 표시하는 내층 회로층 (Dicing key) 패턴(11)을 형성한다.
시드 구리층 (Seed Cu layer) (10b) 위에 DFR (Dry Film Resist)을 라미네이션하고, 노광한 후 P/T 필(Fill) 도금을 하여 다이싱 키 패턴을 형성하고, DFR을 박리하여 원하는 두께와 높이를 갖는 내층 회로층 (Dicing key) 패턴(11)을 구현한다.
3. 라미네이션 공법으로 고강성 절연층 도포 및 경화 단계
도 1c를 참조하면, 내층 회로층 패턴(11)이 형성된 베이스 기판(10) 표면을 Cz를 이용하여 전처리하여 내층 회로층 패턴(11)인 구리(Cu)의 표면에 조도를 형성한 후, 그 위에 고강성 절연 재료로서 10 내지 80 μm 두께의 열경화성 재료 혹은 감광성 재료를 사용하며, 진공 라미네이터를 이용하여 상기 고강성 절연 재료를 도포하여 고강성 절연층(20)을 형성한다.
다음으로, 대류식 오븐 (Convenction Oven)에서 열경화를 수행하거나 감광성 절연재의 경우 UV 조사 및 오븐을 이용한 열경화 공정 등 2가지 이상의 복합 공정을 사용하여 수행될 수 있다.
상기 고강성 절연 재료는 목적에 따라 금속 또는 세라믹 필러를 함유한 재료를 사용할 수 있다.
또한, 열경화성 절연재와 감광성 절연재를 2종 이상 혼합하여 사용할 수도 있다.
한편, 본 발명의 다른 실시형태에 따르면 상기 고강성 절연 재료의 경우 화학동과의 밀착력이 나쁘기 때문에 고강성 절연층(20) 위에 다시 일반적인 빌드 업(Build-up) 절연재를 3 내지 10 μm 두께로 도포하여 프라이머 (Primer) 층을 형성한 후, 상기 3) 공정인 라미네이션 공법으로 고강성 절연층 도포 및 경화하는 단계를 반복한 이후에 회로를 형성할 수 있다.
4. 디스미어 (Desmear)를 통한 절연층 조도 형성 및 화학동을 수행하는 단계
도 1d를 참조하면, 고강성 절연층(20) 혹은 프라이머 (Primer) 층이 형성된 자재에 디스미어 (Desmear)로 상기 고강성 절연층(20) 혹은 프라이머 (Primer) 층 표면에 조도를 형성한다.
5. SAP(Semi Additive Process) 공법을 이용한 코일 패턴 형성 단계
도 1e를 참조하면, SAP(Semi Additive Process) 공법을 이용하여 패턴을 형성하는데, 우선 화학동 도금을 약 1 μm 두께로 상기 자재 전체 면에 형성한 다음 드라이 필름을 라미네이션하여 노광 및 현상 공정에 의해 코일 패턴(30)을 형성한다.
다음으로, 전기 도금에 의해 패턴 내 코일 회로를 형성하고, 드라이 필름을 박리한 다음 패턴 사이에 남아 있는 화학동 도금층을 플래쉬 에칭 (Flash Etching)에 의해 제거하면 고강성 절연층(20) 혹은 프라이머 (Primer) 층 위에 코일을 형성할 수 있다.
6. 상기 코일 패턴 상에 빌드 업(Build-up) 절연층 형성 단계
도 1f를 참조하면, 상기 코일 패턴(30)을 형성한 후에 다시 Cz를 이용하여 전처리하여 코일 패턴인 Cu 표면에 조도를 형성하고, 그 위에 빌드 업(Build-up) 절연층(40)을 진공 라미네이터를 이용하여 도포한다.
다음으로 열경화성 재료의 경우 열경화 공정을 수행하고, 혹은 감광성 절연재의 경우 노광을 통해 현상될 비아(Via) 패턴(v)을 형성한다.
7. 레이저 혹은 포토리소그래피 공정에 의한 비아 형성 단계
도 1g를 참조하면, 빌드 업(Build-up) 절연층(40)이 열경화 재료의 경우에는 CO2 레이저를 이용하여 비아(v)를 형성하고, 감광성 재료의 경우 현상을 통해 비아(v)를 현상한 후 UV 경화 및 추가 열경화 등을 실시하여 재료를 완전 경화시킨다.
8. 빌드 업(Build-up) 절연층을 디스미어 (Desmear)하는 단계
도 1h를 참조하면, 비아 형성 공정 이후에 비아(v) 내 잔사 제거 및 화학동 밀착력 확보를 위해 빌드 업(Build-up) 절연층(40) 표면에 조도를 형성하며, 상기 빌드 업(Build-up) 절연층(40) 표면 조도 형성을 위해 디스미어 (Desmear) 공정이 수행된다.
9. SAP(Semi Additive Process) 공법을 이용한 비아 및 코일 패턴 형성 단계
도 1i를 참조하면, 5번 공정과 동일하게 SAP(Semi Additive Process) 공법을 이용하여 코일 패턴(30)을 형성하고, 이후에 비아(v)를 형성한다.
10. 원하는 층수가 될 때까지 상기 6번 공정에서 9번 공정을 반복하는 단계
도 1j를 참조하면, 상기 6번 공정에서 9번 공정을 통해 코일 패턴(30) 및 비아(v)를 형성하며, 이러한 코일 패턴(30) 및 비아(v)를 원하는 층수로 얻기 위하여 상기 6번 공정 내지 9번 공정을 반복 수행한다.
11. 상기 10번 공정에 의한 제작된 적층체의 최외층에 고강성 절연재를 라미네이션하는 단계
도 1k을 참조하면, 상기 10번 공정에 의한 제작된 적층체의 최외층에 고강성 절연재를 라미네이션하고 경화하여, 고강성 절연층(20)을 형성한 후 순차 적층 공정을 완료한다.
12. 베이스 기판에서 순차 적층된 기판을 분리하는 단계
도 1l을 참조하면, 상기 베이스 기판(10)에서 상하 양면에 형성된 적층체(100)를 분리한 다음 시드 구리층 (Seed Cu layer)(10b)을 에칭하여 제거한다.
인덕터
본 발명의 다른 실시형태에 따른 인덕터는 코일층을 포함하는 바디(100)와 상기 바디(100)의 외측에 배치된 외부전극(미도시)을 포함한다.
인덕터의 바디(100)는 글라스 세라믹(Glass Ceramic), Al2O3, 페라이트(Ferrite) 등의 세라믹 재료로 형성되며, 다만 이에 제한되는 것은 아니며, 유기 성분을 포함할 수도 있다.
상기 코일 패턴(30)과 도전성 비아(v)는 은(Ag)으로 이루어질 수 있다.
한편, 상기 코일층(30)은 인덕터의 실장면에 수평한 형태로 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 2는 본 개시의 일 실시 예에 따른 인덕터의 절단면을 개략적으로 도시한 것으로, 본 개시의 일 실시 예에 따른 인덕터의 개략적인 단면도를 도시한 것이다.
도 2를 참조하면, 상기 바디는 코일층(30)과 고강성 절연층(20)이 배치되는 구조로서, 전체 층 수는 2층 내지 12층이며, 바디 내부의 코일층(30)은 코일부와 전극부로 나뉜다.
고강성 절연층(20)은 60 내지 90%의 함량을 갖는 필러를 더 포함하며, 영의 계수 (Young's Modulus)가 12 GPa 이상인 열경화성 혹은 감광성 절연 필름을 이용하여 제작하며, 두께는 약 10 내지 50 μm 일 수 있다.
코일층(30)은 열경화성 혹은 감광성 절연재로 덮어져 있으며, 코일부와 전극부 회로는 Cu로 형성된 구조를 갖는다.
설계에 따라 각 층의 코일부와 전극부는 둘다 존재하거나 선택적으로 하나만 존재할 수 있다.
본 발명의 일 실시형태에서 빌드 업 절연층(40)은 영의 계수 (Young's Modulus)가 상기 고강성 절연층(20)의 영의 계수의 80% 이하이며, 예를 들어 5 GPa 정도이고, 필러 함량은 약 42% 이하 정도이다.
한편, 코일층(30)의 상부와 하부에 배치되는 고강성 절연층(20)은 영의 계수 (Young's Modulus)가 12 GPa 정도이며, 약 7 GPa 이상이고, 필러 함량은 60 내지 90% 정도이다.
일반적인 유기 재료로 적층한 기판의 경우 강성이 부족한 문제가 있으며, 고강성 재료만으로 적층하게 되면 강성은 좋아지지만, Cu와 절연 재료의 밀착력이 저하되어 열충격에 취약해서 신뢰성에 문제가 생길 수 있다.
본 발명의 일 실시형태에 따르면, 고강성 재료를 갖는 고강성 절연층(20)을 제품의 최외층에만 도입하여 원하는 강도를 보장하면서도 제품의 신뢰성을 확보할 수 있는 효과가 있다.
도 3은 본 개시의 다른 실시 예에 따른 인덕터의 절단면을 개략적으로 도시한 것으로, 본 개시의 다른 실시 예에 따른 인덕터의 개략적인 단면도를 도시한 것이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 인덕터는 하부 고강성 절연재의 표면에 바로 코일 패턴을 형성하지 않고, 도금 밀착력이 우수한 빌드업 절연재를 3 내지 20 μm 두께로 하부 고강성 절연층(20) 표면에 형성하여 프라이머 층(40')을 갖도록 하고, 상기 프라이머 층(40') 상부부터 코일 패턴(30)을 형성한 구조를 갖는다.
하부 고강성 절연층(20)과 코일 패턴(30) 사이에 도금 밀착력이 우수한 빌드업 절연재로 프라이머 층(40')을 삽입함으로써, 코일층(30)과 고강성 절연층(20) 사이의 접착력이 우수할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 적층체, 바디
10: 베이스 기판 11: 내층 회로층 (Dicing key) 패턴
20: 고강성 절연층 30: 코일 패턴, 코일층
40: 빌드 업(Build-up) 절연층 40': 프라이머 층

Claims (14)

  1. 베이스 기판 상에 고강성 절연재를 도포하여 고강성 절연층을 형성하는 단계;
    상기 고강성 절연층 상에 코일 패턴을 형성하는 단계;
    상기 고강성 절연층 및 코일 패턴을 덮도록 빌드 업 절연재를 도포하여 빌드 업 절연층을 형성하는 단계;
    상기 빌드 업 절연층 내부에 형성된 코일 패턴의 상면이 노출되도록 비아를 형성하고 상기 빌드 업 절연층 상에 코일 패턴을 형성하는 단계;
    상기 코일 패턴, 빌드 업 절연층 및 비아를 형성하는 공정을 반복 수행하여 적층체를 형성하는 단계; 및
    상기 적층체의 상부에 고강성 절연재를 도포하여 고강성 절연층을 형성하는 단계;를 포함하는 인덕터의 제조방법.
  2. 제 1항에 있어서,
    상기 비아를 형성하고 상기 빌드 업 절연층 상에 코일 패턴을 형성하는 단계에서,
    상부 코일 패턴과 하부 코일 패턴은 상기 비아에 의해 연결되는 인덕터의 제조방법.
  3. 제 1항에 있어서,
    베이스 기판 상에 고강성 절연재를 도포하여 고강성 절연층을 형성하는 단계 이전에,
    상기 베이스 기판 상에 절단을 위한 내층 회로층 (Dicing key) 패턴을 형성하는 단계를 더 포함하는 인덕터의 제조방법.
  4. 제 1항에 있어서,
    상기 고강성 절연층 상에 코일 패턴을 형성하는 단계 이전에,
    상기 고강성 절연층의 표면에 조도 형성을 위한 디스미어 (Desmear) 단계를 더 포함하는 인덕터의 제조방법.
  5. 제 1항에 있어서,
    상기 고강성 절연층 및 코일 패턴을 덮도록 빌드 업 절연재를 도포하여 빌드 업 절연층을 형성하는 단계 이후에,
    상기 빌드 업 절연층의 표면에 조도 형성을 위한 디스미어 (Desmear) 단계를 더 포함하는 인덕터의 제조방법.
  6. 제 1항에 있어서,
    상기 적층체의 상부에 고강성 절연재를 도포하여 고강성 절연층을 형성하는 단계 이후에,
    상기 적층체를 상기 베이스 기판에서 분리하는 단계를 더 포함하는 인덕터의 제조방법.
  7. 제 1항에 있어서,
    상기 고강성 절연층 상에 코일 패턴을 형성하는 단계 이전에,
    상기 고강성 절연층 상에 빌드 업 절연재를 도포하여 프라이머 층을 형성하는 단계를 더 포함하는 인덕터의 제조방법.
  8. 제 1항에 있어서,
    상기 고강성 절연층은 영의 계수 (Young's Modulus)가 7 GPa 이상인 인덕터의 제조방법.
  9. 제 1항에 있어서,
    상기 고강성 절연층은 전체 함량 대비 60 내지 90% 함량의 필러를 포함하는 인덕터의 제조방법.
  10. 제 1항에 있어서,
    상기 빌드 업 절연층은 영의 계수 (Young's Modulus)가 상기 고강성 절연층의 영의 계수의 80% 이하인 인덕터의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020170009248A 2016-08-30 2017-01-19 인덕터 제조방법 및 인덕터 KR101912284B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/677,923 US10763031B2 (en) 2016-08-30 2017-08-15 Method of manufacturing an inductor
JP2017159573A JP6501423B2 (ja) 2016-08-30 2017-08-22 インダクタの製造方法及びインダクタ
CN202010934591.5A CN112071586A (zh) 2016-08-30 2017-08-29 电感器及制造电感器的方法
CN201710754741.2A CN107799281B (zh) 2016-08-30 2017-08-29 电感器及制造电感器的方法
US16/984,590 US11600430B2 (en) 2016-08-30 2020-08-04 Inductor including high-rigidity insulating layers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160110571 2016-08-30
KR20160110571 2016-08-30

Publications (2)

Publication Number Publication Date
KR20180025113A KR20180025113A (ko) 2018-03-08
KR101912284B1 true KR101912284B1 (ko) 2018-10-29

Family

ID=61726595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170009248A KR101912284B1 (ko) 2016-08-30 2017-01-19 인덕터 제조방법 및 인덕터

Country Status (1)

Country Link
KR (1) KR101912284B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016496B1 (ko) * 2018-04-06 2019-09-02 삼성전기주식회사 코일 부품 및 이의 제조 방법
KR102109636B1 (ko) * 2018-07-19 2020-05-12 삼성전기주식회사 칩 인덕터 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296860A (ja) 2003-03-27 2004-10-21 Murata Mfg Co Ltd 積層コイル及びその製造方法
JP2006005297A (ja) 2004-06-21 2006-01-05 Murata Mfg Co Ltd 電子部品
JP2012069754A (ja) * 2010-09-24 2012-04-05 Taiyo Yuden Co Ltd コモンモードノイズフィルタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296860A (ja) 2003-03-27 2004-10-21 Murata Mfg Co Ltd 積層コイル及びその製造方法
JP2006005297A (ja) 2004-06-21 2006-01-05 Murata Mfg Co Ltd 電子部品
JP2012069754A (ja) * 2010-09-24 2012-04-05 Taiyo Yuden Co Ltd コモンモードノイズフィルタ

Also Published As

Publication number Publication date
KR20180025113A (ko) 2018-03-08

Similar Documents

Publication Publication Date Title
JP6501423B2 (ja) インダクタの製造方法及びインダクタ
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
KR101043540B1 (ko) 인쇄회로기판의 제조방법
CN106024763B (zh) 线圈嵌入式集成电路基板及其制造方法
US20150129293A1 (en) Printed circuit board and method of manufacturing the same
JP2011199077A (ja) 多層配線基板の製造方法
US20200214135A1 (en) Printed circuit board and manufacturing method thereof
JP5555368B1 (ja) 配線基板の製造方法
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
JP5302920B2 (ja) 多層配線基板の製造方法
KR101912284B1 (ko) 인덕터 제조방법 및 인덕터
US9420696B2 (en) Method of manufacturing wiring substrate
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
JP2008270778A (ja) 部品内蔵配線基板の製造方法
KR20120019144A (ko) 인쇄회로기판 제조방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
JP4825012B2 (ja) 配線基板の製造方法
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
US20210050289A1 (en) Hybrid glass core for wafer level and panel level packaging applications
KR101514485B1 (ko) 기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101044177B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2007287844A (ja) 部品内蔵基板の製造方法およびその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant