JP2004259714A - 多層セラミック基板を備える電子部品およびその製造方法 - Google Patents
多層セラミック基板を備える電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2004259714A JP2004259714A JP2003045303A JP2003045303A JP2004259714A JP 2004259714 A JP2004259714 A JP 2004259714A JP 2003045303 A JP2003045303 A JP 2003045303A JP 2003045303 A JP2003045303 A JP 2003045303A JP 2004259714 A JP2004259714 A JP 2004259714A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic substrate
- substrate
- layer
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】多層セラミック基板のキャビティ内に搭載部品を実装するとき、キャビティの底面壁が薄い場合、この底面壁が割れるなどして破損することがある。
【解決手段】キャビティ１８が設けられた多層セラミック基板１２と、キャビティ１８の底面壁２３より機械的強度の高い補強層３３とを備える、複合積層体４１の状態で、多層セラミック基板１２のキャビティ１８内に搭載部品２２を実装し、樹脂を導入した後、補強層３３を除去する。
【選択図】 図３
【解決手段】キャビティ１８が設けられた多層セラミック基板１２と、キャビティ１８の底面壁２３より機械的強度の高い補強層３３とを備える、複合積層体４１の状態で、多層セラミック基板１２のキャビティ１８内に搭載部品２２を実装し、樹脂を導入した後、補強層３３を除去する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、キャビティが設けられた多層セラミック基板を備える電子部品およびその製造方法に関するもので、特に、製造工程中における多層セラミック基板の破損を防止するための技術に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある技術として、たとえば特開２００１−２３０５４８号公報（特許文献１）に記載された多層セラミック基板の製造方法がある。この特許文献１に記載された多層セラミック基板の製造方法について、図８および図９を参照して説明する。
【０００３】
図８には、焼成前の生の多層セラミック基板１が図示され、図９には、焼成後の多層セラミック基板２が図示されている。なお、図８および図９において、生の多層セラミック基板１および焼成後の多層セラミック基板２が各々有する積層構造や配線導体については図示が省略されている。
【０００４】
焼成後の多層セラミック基板２には、その一方主面側に開口を位置させているキャビティ３が設けられ、そのため、このキャビティ３は、生の多層セラミック基板１の段階で形成されている。このようにキャビティ３が形成された生の多層セラミック基板１を焼成して多層セラミック基板２を製造しようとするとき、キャビティ３の底面壁の平坦性が損なわれ、キャビティ３の周辺部の変形や割れが生じやすいという問題に遭遇することがある。この問題を解決するため、上述の特許文献１に記載の技術では、次のような対策が講じられる。
【０００５】
すなわち、図８に示すように、生の多層セラミック基板１の各主面に沿って、収縮抑制層４および５がそれぞれ配置され、それによって、複合積層体６が作製される。収縮抑制層４および５は、生の多層セラミック基板１に含まれる基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末を含んでいる。また、一方の収縮抑制層４には、キャビティ３の開口に対応する貫通部７が設けられている。
【０００６】
次に、キャビティ３の周辺部と貫通部７を介してキャビティ３の底面壁とに互いに同じ圧力をかけて、複合積層体６が積層方向にプレスされる。
【０００７】
次に、複合積層体６は焼成され、この焼成後において、収縮抑制層４および５が除去される。その結果、図９に示すような焼結後の多層セラミック基板２が得られる。
【０００８】
このようにして、多層セラミック基板２を製造すれば、焼成工程において、収縮抑制層４および５が実質的に収縮しないため、これら収縮抑制層４および５による収縮抑制作用が生の多層セラミック基板１に及ぼされ、生の多層セラミック基板１において、焼成中の主面方向での収縮が抑制される。その結果、キャビティ３の底面壁の平坦性が損なわれず、また、キャビティ３の周辺部の変形や割れを抑制した状態で、寸法精度が高くかつ品質に優れた多層セラミック基板２を得ることができる。
【０００９】
【特許文献１】
特開２００１−２３０５４８号公報
【００１０】
【発明が解決しようとする課題】
上述した多層セラミック基板２を用いて所望の電子部品を製造しようとするとき、図９において破線で示すように、多層セラミック基板２のキャビティ３内に搭載部品８を実装したり、多層セラミック基板２の、キャビティ３の底面壁側の主面上に、チップ部品９を実装したりすることが行なわれる。
【００１１】
しかしながら、このような実装工程において、キャビティ３の底面壁が割れるなどして破損することがある。また、このような破損は、搭載部品８やチップ部品９を実装する場合に限らず、多層セラミック基板２を取り扱う場合にも生じ得る。
【００１２】
上述の破損は、たとえば０．５ｍｍ以下というように、キャビティ３の底面壁の厚みが薄くされたときに生じやすい。そのため、多層セラミック基板２を備える電子部品の製造の歩留まりを向上させるためには、キャビティ３の底面壁の厚みをそれほど薄くすることができず、この電子部品の低背化の妨げとなっている。
【００１３】
そこで、この発明の目的は、上述したような破損の問題を生じにくくすることができる、キャビティが設けられた多層セラミック基板を備える電子部品の製造方法およびこの製造方法によって得られた多層セラミック基板を備える電子部品を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る多層セラミック基板を備える電子部品の製造方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１５】
まず、一方主面側に開口を位置させているキャビティが設けられた多層セラミック基板と、多層セラミック基板の他方主面上に配置されかつキャビティの底面壁より機械的強度の高い補強層とを備える、複合積層体が作製される。
【００１６】
次に、上述の複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と、キャビティ内に樹脂を導入する工程とが実施され、その後、複合積層体から補強層を除去する工程が実施される。
【００１７】
この発明において、補強層を除去した後、多層セラミック基板の他方主面上にチップ部品を実装する工程がさらに実施されてもよい。
【００１８】
また、この発明において、キャビティ内に搭載部品を実装する工程および樹脂を導入する工程の前に、複合積層体の状態で、めっきを施す工程がさらに実施されてもよい。
【００１９】
この発明において、複合積層体は、好ましくは、次のように作製される。すなわち、生の多層セラミック基板を作製し、この生の多層セラミック基板の他方主面上に補強層を配置し、それによって、生の複合積層体を得るようにされる。そして、この生の複合積層体を焼成することによって、前述したような多層セラミック基板と補強層とを備える、複合積層体が得られる。この場合、補強層は、後での除去を容易にするため、焼成工程によって多層セラミック基板に固着した状態とならない材料から構成される。
【００２０】
上述した好ましい実施態様において、補強層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２１】
あるいは、補強層は、焼成工程によって多層セラミック基板に固着しないようにするための剥離容易性を担う剥離容易層と機械的強度を高くするための高強度性を担う高強度層とを備える複数層からなる構造を有していてもよい。この場合、剥離容易層が生の多層セラミック基板の他方主面に接するように配置される。
【００２２】
上述の剥離容易層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２３】
他方、高強度層は、たとえば、セラミック粉末を含む組成とされたり、あるいは、焼結させたセラミック板から構成されたりする。高強度層がセラミック板から構成される場合、焼成工程での焼成温度では、さらなる焼結が進まないものであることが好ましい。また、高強度層は、金属からなる板から構成されてもよい。
【００２４】
また、この好ましい実施態様において、生の多層セラミック基板は、次のようにして作製されることが好ましい。
【００２５】
すなわち、基板用セラミック材料粉末および基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末が用意される。そして、生の多層セラミック基板は、基板用セラミック材料粉末を含む複数の積層された基板用セラミックグリーン層および収縮抑制用無機材料粉末を含みかつ基板用セラミックセラミックグリーン層間の界面に沿って位置される層間拘束層をもって構成される。
【００２６】
そして、焼成工程では、基板用セラミック材料粉末が焼結する温度下で生の複合積層体が焼成される。これによって、基板用セラミックグリーン層が焼結し、他方、基板用セラミックグリーン層に含まれる材料の浸透によって層間拘束層が緻密化されかつ固化される。
【００２７】
前述したキャビティ内に搭載部品を実装する工程では、たとえば、ダイボンドおよびワイヤボンドが実施されたり、フリップチップ実装が実施されたりすることができる。
【００２８】
また、キャビティ内に樹脂を導入する工程では、キャビティの開口まで届くように樹脂を導入することが好ましい。
【００２９】
この発明は、また、上述したようなこの発明に係る製造方法によって製造された、多層セラミック基板を備える電子部品にも向けられる。
【００３０】
【発明の実施の形態】
図１ないし図６は、この発明の一実施形態を説明するためのものである。ここで、図６は、この実施形態によって得られた電子部品１１を示す断面図であり、図１ないし図５は、電子部品１１を製造するために実施される工程を順次示す断面図である。
【００３１】
まず、図６を参照して、電子部品１１の構成について説明する。
【００３２】
電子部品１１は、多層セラミック基板１２を備えている。多層セラミック基板１２は、積層された複数のセラミック層１３、１４および１５ならびにセラミック層１３〜１５間の界面に沿って位置される層間拘束層１６をもって構成される積層構造を有している。
【００３３】
また、多層セラミック基板１２には、その一方主面１７上に開口を位置させたキャビティ１８が設けられている。キャビティ１８は、この実施形態では、段部１９を有している。
【００３４】
また、多層セラミック基板１２に関連して、次のような配線導体が設けられている。配線導体としては、セラミック層１３〜１５または層間拘束層１６上に形成されるいくつかの導体膜２０や、セラミック層１３〜１５またはセラミック層１３〜１５および層間拘束層１６の双方を厚み方向に貫通するように設けられるいくつかのビアホール導体２１がある。
【００３５】
また、キャビティ１８内には、ベアチップのようなチップ状の搭載部品２２が実装されている。搭載部品２２は、キャビティ１８の底面壁２３に対して、ダイボンドによって接合されている。また、図６においてワイヤ２４が図示されているように、搭載部品２２は、ワイヤボンディングによって電気的接続が図られる。なお、このようなダイボンドおよびワイヤボンドに代えて、フリップチップ実装または通常の半田付けが適用されてもよい。
【００３６】
キャビティ１８内には樹脂２５が導入され、それによって、搭載部品２２が封止される。この場合、図示したように、キャビティ１８の開口まで届くように樹脂２５が充填されることが好ましい。なお、搭載部品２２の実装のために、フリップチップ実装が適用されるとき、樹脂２５はアンダーフィルを形成するように導入されてもよい。
【００３７】
多層セラミック基板１２の他方主面２６上には、いくつかのチップ部品２７が実装されている。この場合、多層セラミック基板１２の他方主面２６上に位置する導体膜２０が、これらチップ部品２７を電気的に接続しかつ機械的に固定するために用いられ、通常、この電気的接続および機械的固定のために半田付けが適用される。チップ部品２７は、たとえば、図示したような表面実装部品であっても、ＩＣパッケージであってもよい。
【００３８】
多層セラミック基板１２の一方主面１７上に位置する導体膜２０は、この電子部品１１を、図示しないプリント配線基板のようなマザーボード上に実装するときに用いられる。
【００３９】
このような電子部品１１を製造するため、まず、図１に示すような生の複合積層体３１が作製される。生の複合積層体３１は、多層セラミック基板１２となるべき生の多層セラミック基板３２および電気回路とは無関係な補強層３３から構成される。図１において、生の多層セラミック基板３２に備える要素であって、図６に示した要素に対応する要素には、図６において用いたのと同様の参照符号を付し、重複する説明は省略する。
【００４０】
生の多層セラミック基板３２は、後述する焼成工程の結果、図６に示したセラミック層１３、１４および１５とそれぞれなる複数の積層された基板用セラミックグリーン層３４、３５および３６を備え、基板用セラミックグリーン層３４〜３６間の界面に沿って、図６に示したのと同様の態様で層間拘束層１６が位置されている。また、図６に示したのと同様の態様をもって、キャビティ１８、導体膜２０およびビアホール導体２１が設けられている。
【００４１】
図１に示すような生の複合積層体３１を作製するため、たとえば、次のような各工程が実施される。
【００４２】
まず、基板用セラミックグリーン層３４〜３６となる複数の基板用セラミックグリーンシートが用意される。基板用セラミックグリーンシートは、基板用セラミック材料粉末に、バインダおよび可塑剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーをドクターブレード法等によってシート状に成形することによって得ることができる。
【００４３】
上述の基板用セラミック材料粉末は、後述する焼成工程において、たとえば銅を含む導体膜２０およびビアホール導体２１との同時焼成を可能とするため、ならびに、層間拘束層１６に含まれる収縮抑制用無機材料粉末の選択の幅を広げるため、たとえば１０００℃以下の温度で焼結させることが可能な低温焼結セラミック材料となる粉末であることが好ましい。
【００４４】
一例として、基板用セラミックグリーンシートは、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合した低温焼結セラミック材料粉末に、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、ドクターブレード法等により、有機フィルム上でシート状に成形し、これを乾燥させることによって得ることができる。
【００４５】
次に、上述した基板用セラミックグリーンシート上に、層間拘束層１６が形成される。層間拘束層１６は、上述した基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末に、バインダおよび溶剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーを、基板用セラミックグリーンシート上に印刷等の方法によって薄層状に付与することによって形成される。
【００４６】
前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、層間拘束層１６に含まれる収縮抑制用無機材料粉末としては、たとえば、アルミナ、ムライト、窒化アルミニウム、ジルコニア、アノーサイト、フォルステライトおよびコージライトの各粉末の少なくとも１種を好適に用いることができる。
【００４７】
一例として、層間拘束層１６は、上述した収縮抑制用無機材料粉末を主成分とし、軟化点７８０℃で粒径１．５μｍのホウケイ酸ガラス粉末を１５〜６０体積％含み、さらに、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、基板用セラミックグリーンシート上に印刷等により塗布し、これを乾燥させることによって形成されることができる。
【００４８】
なお、層間拘束層１６は、上述したスラリーをシート状に成形し、このシートを前述した基板用セラミックグリーンシート上に積層するようにしてもよい。
【００４９】
層間拘束層１６は、生の多層セラミック基板３２に備える複数の基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートのすべてに形成される必要はない。たとえば、図１に示した複数の基板用セラミックグリーン層３４〜３６のうち、最も上に位置している基板用セラミックグリーン層３６上には層間拘束層１６が形成されていないため、この基板用セラミックグリーン層３６を与える基板用セラミックグリーンシートには層間拘束層１６が形成されない。また、図示しないが、基板用セラミックグリーン層３４〜３６のうち、中間に位置するものを与える基板用セラミックグリーンシートにおいても、層間拘束層１６が形成されないものがあってもよい。
【００５０】
次に、基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートの特定のものに、ビアホール導体２１を設けるための貫通孔が、たとえば、パンチ、ドリルまたはレーザ加工等によって形成される。この場合、基板用セラミックグリーンシート上に層間拘束層１６が形成されている場合には、層間拘束層１６をも貫通するように貫通孔が設けられる。
【００５１】
次に、上述した貫通孔に、たとえば銅粉末を導電成分として含む導電性ペーストが充填され、それによって、ビアホール導体２１が形成される。なお、導電性ペーストとして、銅粉末を含むものの他、たとえば、銀、ニッケル、金、バラジウム等の粉末を含むものが用いられてもよい。
【００５２】
次に、基板用セラミックグリーンシート上または層間拘束層１６上に、同様の導電性ペーストを用いてたとえばスクリーン印刷を適用することによって、導体膜２０が形成される。なお、ビアホール導体２１の形成と導体膜２０の形成との順序を逆にしてもよい。
【００５３】
次に、生の多層セラミック基板３２に備える基板用セラミックグリーン層３４〜３６の各々を構成する基板用セラミックグリーンシートのうち、基板用セラミックグリーン層３５のための基板用セラミックグリーンシートには、キャビティ１８の底面側の部分を与えるための貫通部３７が設けられ、また、基板用セラミックグリーン層３６のための基板用セラミックグリーンシートには、キャビティ１８の開口側の部分を与えるための貫通部３８が設けられる。これら貫通部３７および３８は、たとえば、パンチ、ドリルまたはレーザ加工によって形成される。基板用セラミックグリーンシートが層間拘束層１６を形成している場合には、貫通部３７および３８は、層間拘束層１６をも貫通するように設けられる。
【００５４】
前述したように、キャビティ１８は段部１９を有しているので、このような段部１９を与えるため、上述した貫通部３７は貫通部３８より小さくされる。
【００５５】
次に、補強層３３となる補強シートが用意される、補強シートは、後述する焼成工程によって生の多層セラミック基板３２から得られた焼結後の多層セラミック基板１２に固着した状態とならないようにされる。そのため、補強層３３となる補強シートは、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含み、これに有機ビヒクルを添加し、これらを混合することによって得られたスラリーをシート状に成形したものによって与えることができる。この補強シートに含まれる無機材料粉末としては、前述した層間拘束層１６に含まれる収縮抑制用無機材料粉末と同様のものを用いることができる。
【００５６】
また、補強層３３となる補強シートは、生の多層セラミック基板３２のキャビティ１８における底面壁２３より高い機械的強度を有している。そのため、底面壁２３の厚みが、焼成後において、たとえば０．１５ｍｍとされるとき、補強シートの厚みが０．６ｍｍとされる、というように、底面壁２３の厚みより厚くされる。
【００５７】
次に、図１に示した生の複合積層体３１が得られるように、補強層３３となる補強シート上に、基板用セラミックグリーン層３４〜３６となる基板用セラミックグリーンシートが積層される。この積層工程において、１枚の基板用セラミックグリーンシートを積層する毎にプレスしても、プレスしなくてもよい。また、補強シートについては、厳密な位置合わせが不要であるので、生の多層セラミック基板３２のみを得るための積層を行なった後、後述するプレス工程において、補強シートと生の多層セラミック基板３２とを積み重ねるようにしてもよい。
【００５８】
このようにして、図１に示すように、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７とは逆の主面２６上に補強層３３が配置された、生の複合積層体３１が得られる。
【００５９】
次に、生の複合積層体３１全体が積層方向にプレスされる。このプレス工程は、生の複合積層体３１を金型内に入れ、かつ、弾性体を、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７上に配置した状態で、静水圧プレスを適用することによって実施されることが好ましい。なお、静水圧プレスに代えて、剛体プレスが適用されてもよい。
【００６０】
図１には、１個の多層セラミック基板１２のための生の多層セラミック基板３２が図示されているが、複数個の多層セラミック基板１２を与えるための集合基板の状態で生の多層セラミック基板３２が作製される場合には、上述のプレス工程を終えた後、集合状態にある生の多層セラミック基板３２に対して、後の分割工程での分割を容易にするための溝または切欠き等が生の多層セラミック基板３２に形成される。
【００６１】
次に、生の複合積層体３１は、基板用セラミックグリーン層３４〜３６に含まれる基板用セラミック材料粉末が焼結する温度下で焼成される。前述したように、導体膜２０およびビアホール導体２１にニッケルまたは銅が含まれる場合、この焼成工程は、還元性雰囲気下で実施される。
【００６２】
このような焼成工程を実施することによって、図２に示すような焼成後の複合積層体４１が得られる。この段階において、図６に示した焼結後の多層セラミック基板１２が得られている。この多層セラミック基板１２において、基板用セラミックグリーン層３４〜３６が焼結することによって、セラミック層１３〜１５が与えられ、また、導電性ペーストが焼き付けられ、導体膜２０およびビアホール導体２１が導電性ペーストの焼結体によって与えられる。
【００６３】
他方、層間拘束層１６に含まれる収縮抑制用無機材料粉末は、焼成工程において、実質的に焼結しないため、層間拘束層１６には実質的な収縮が生じない。そのため、層間拘束層１６による収縮抑制作用が、基板用セラミックグリーン層３４〜３６に及ぼされる。その結果、基板用セラミックグリーン層３４〜３６は、厚み方向にのみ実質的に収縮し、その主面方向への収縮が抑制される。したがって、図２に示した焼結後の多層セラミック基板１２の寸法精度を高くでき、導体膜２０およびビアホール導体２１によって与えられる配線の高密度化を高い信頼性をもって達成することができる。
【００６４】
層間拘束層１６は、図６に示す製品としての電子部品１１に備える多層セラミック基板１２に残されるので、その厚みを比較的薄くすることによって、焼成工程を終えた時点では、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されかつ固化されている。
【００６５】
補強層３３は、図１に示した生の複合積層体３１を得た後、上述の焼成工程を終えるまでの間、生の多層セラミック基板３２を補強し、生の多層セラミック基板３２において不所望な変形や破損が生じることを防止する。したがって、焼成後において、得られた多層セラミック基板１２、特にキャビティ１８の底面壁２３において、うねりなどの変形を生じにくくすることができる。
【００６６】
また、補強層３３は、前述した層間拘束層１６と同様の機能をも果たしている。すなわち、補強層３３に含まれる無機材料粉末についても、焼成工程において実質的に焼結しないため、補強層３３には実質的な収縮が生じない。したがって、補強層３３による収縮抑制作用をも、生の多層セラミック基板３２に及ぼすことができる。
【００６７】
次に、補強層３３が未だ除去されない複合積層体４１の状態で、多層セラミック基板１２の表面上に露出している導体膜２０に対して、めっき処理が施される。このとき、補強層３３と多層セラミック基板１２との密着性が良好であると、これらの界面にめっき液が浸透しないため、補強層３３に接している導体膜２０はめっきされない。
【００６８】
次に、同じく複合積層体４１の状態を維持したまま、図３に示すように、多層セラミック基板１２のキャビティ１８内に、搭載部品２２が、たとえばダイボンドおよびワイヤボンドを実施して実装される。この実装時において、キャビティ１８の底面壁２３には所定の衝撃が加えられるが、補強層３３によって補強されているため、底面壁２３において割れるなどの破損を生じさせにくくすることができる。
【００６９】
次に、複合積層体４１の状態で、図４に示すように、キャビティ１８内に樹脂２５が導入される。この樹脂２５は、前述したように、キャビティ１８の開口まで届くように導入されることが、多層セラミック基板１２の機械的強度を高める上で好ましい。
【００７０】
次に、水洗、ウェットブラスト、研磨あるいは作業者の手による方法などによって、補強層３３が除去され、それによって、図５に示すように、多層セラミック基板１２が取り出される。図５において、多層セラミック基板１２は、そのキャビティ１８の開口側の主面１７を下方へ向けた状態で図示されている。補強層３３は、層間拘束層１６より厚くされ、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されたり固化されたりすることはなく、そのため、焼成工程によって多層セラミック基板１２に固着した状態とはならない。したがって、補強層３３は、焼成工程の後であっても、これを容易に除去することができる。
【００７１】
上述のように除去される前の補強層３３に接していた多層セラミック基板１２上の導体膜２０にあっては、前述しためっき処理が施されていない。そのため、補強層３３を除去した後、これら導体膜２０に対して、必要に応じて、めっき処理、防錆処理またはフラックス塗布が実施される。これらの処理を実施する際の多層セラミック基板１２の取り扱いにおいて、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を生じさせにくくすることができる。
【００７２】
以上のように、補強層３３が存在する状態で、多層セラミック基板１２の表面に露出している導体膜２０に対するめっき処理を施し、補強層３３を除去した後で、この補強層３３に接していた導体膜２０に対して、めっき処理等を施すようにすれば、前者の導体膜２０と後者の導体膜２０との間で表面状態を互いに異ならせることができる。
【００７３】
次に、図６に示すように、多層セラミック基板１２の主面２６上に、チップ部品２７が実装される。この実装工程においても、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を招きにくくすることができる。
【００７４】
このようにして、多層セラミック基板１２を備える電子部品１１が完成される。
【００７５】
なお、多層セラミック基板１２が集合基板の状態で作製される場合には、集合基板を分割する工程が実施されるが、この分割工程は、図６に示した電子部品１１を得た後に実施しても、あるいは、生の複合積層体３１を焼成する前もしくは後、または補強層３３を除去した後に実施してもよい。
【００７６】
図７は、この発明の他の実施形態を説明するための図１に対応する図であって、生の複合積層体５１を示す断面図である。図７において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７７】
図７に示した実施形態は、補強層３３の構造に特徴がある。すなわち、補強層３３は、焼成工程によって多層セラミック基板１２（図２参照）に固着しないようにするための剥離容易性を担う剥離容易層５２と、機械的強度を高くするための高強度性を担う高強度層５３とを備える、少なくとも２層からなる構造を有していて、剥離容易層５２が生の多層セラミック基板３２に接するように配置される。
【００７８】
上述の剥離容易層５２は、図１の補強層３３の場合と同様、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成をもって構成される。
【００７９】
他方、高強度層５３は、焼成工程において耐え得る材料から構成されればよく、たとえば、基板用セラミック材料粉末のようなセラミック粉末を含む組成とされたり、セラミック材料粉末を焼結させたセラミック板から構成されたり、金属からなる板から構成されたりする。
【００８０】
高強度層５３において、セラミック板が用いられる場合には、このセラミック板は、焼成工程における焼成温度では、さらなる焼結が進まないものであることが好ましい。なぜなら、焼結されたセラミック板として、さらなる焼結が進むもの、たとえば、基板用セラミック材料粉末と同材料からなるセラミック板を用いると、さらなる焼結により、セラミック板にクラックが入るなどの問題が生じることがあるためである。前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、セラミック板の材料として、たとえば、アルミナ、フォルステライト、スピネル、ムライト、コージライト、ステアタイトなどを好適に用いることができる。
【００８１】
また、高強度層５３において、金属からなる板が用いられる場合、たとえば、銅、ニッケル、タングステン、鉄などの金属からなる板が好適に用いられる。
【００８２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００８３】
たとえば、多層セラミック基板１２に設けられる導体膜２０およびビアホール導体２１の形態、セラミック層１３〜１５の積層数、キャビティ１８の形態および大きさ等については、設計に応じて、任意に変更することができる。
【００８４】
また、図示の実施形態では、多層セラミック基板１２が層間拘束層１６を備えるものであったが、このような層間拘束層を備えない多層セラミック基板を備える電子部品に対しても、この発明を適用することができる。
【００８５】
また、生の複合積層体３１または５１において、生の多層セラミック基板３２の、キャビティ１８の開口を位置させている主面１７上にも、図８に示した収縮抑制層４のような態様で、補強層または収縮抑制層が配置されてもよい。
【００８６】
また、図２に示した複合積層体４１を得るため、焼結後の多層セラミック基板１２と補強層３３とを別々に用意した後、これらを図２に示すように互いに接合された状態としてもよい。
【００８７】
【発明の効果】
以上のように、この発明によれば、キャビティが設けられた多層セラミック基板を補強層によって補強した複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と樹脂を導入する工程とが実施されるので、このような搭載部品実装工程および樹脂導入工程において、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００８８】
また、多層セラミック基板の取り扱いが容易になるので、たとえば高価な搬送装置が不要になり、したがって、多層セラミック基板を備える電子部品の製造コストを低減することができる。
【００８９】
また、多層セラミック基板におけるキャビティの底面壁を薄くすることができるので、電子部品の低背化に寄与させることができる。
【００９０】
多層セラミック基板の、補強層が配置されている主面上にチップ部品を実装する場合、この実装工程は、補強層を除去した後に実施されなければならないが、補強層を除去する段階では、キャビティ内に樹脂が導入されているので、この樹脂によってキャビティの底面壁が補強され、したがって、チップ部品の実装工程においても、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００９１】
また、搭載部品実装工程および樹脂導入工程の前に、めっき工程が実施される場合、このめっき工程を複合積層体の状態で実施するようにすれば、めっき工程での多層セラミック基板の取り扱いに際して、多層セラミック基板に破損を生じさせにくくすることができる。
【００９２】
複合積層体を作製するため、生の多層セラミック基板を作製し、この生の多層セラミック基板の主面上に補強層を配置し、それによって、生の複合積層体を得た後、この生の複合積層体を焼成するようにしながら、補強層を、焼成工程によって多層セラミック基板の固着した状態とならない材料から構成すれば、焼成工程での多層セラミック基板の不所望な変形が補強層によって抑えられ、寸法精度の高い状態で多層セラミック基板を得ることができる。また、この場合には、補強層によって、生の多層セラミック基板を補強した状態とすることができるので、焼成前の段階での生の多層セラミック基板の取り扱い性を良好にすることができ、焼成前の生の多層セラミック基板の破損も生じにくくすることができる。
【００９３】
上述の場合、補強層において、焼成工程における焼成温度では焼結しにくい無機材料粉末が用いられたり、剥離容易層と高強度層とを備える複数層からなる構造が採用されたりすると、焼成工程での多層セラミック基板の主面方向での収縮が抑制され、したがって、焼結後の多層セラミック基板の寸法精度をより高めることができる。
【００９４】
上述の生の多層セラミック基板において、基板用セラミックグリーン層間の界面に沿って位置される層間拘束層が配置されていると、焼成後の多層セラミック基板の寸法精度を一層高めることができ、さらに補強層の存在により、たとえばうねりのような不所望な変形を生じさせにくくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法を実施するために作製される生の複合積層体３１を示す断面図である。
【図２】図１に示した生の複合積層体３１を焼成することによって得られた複合積層体４１を示す断面図である。
【図３】図２に示した多層セラミック基板１２のキャビティ１８内に搭載部品２２を実装した状態を示す断面図である。
【図４】図３に示したキャビティ１８内に樹脂２５を導入した状態を示す断面図である。
【図５】図４に示した補強層３３を除去した後に取り出される多層セラミック基板１２を示す断面図である。
【図６】図５に示した多層セラミック基板１２の主面２６上にチップ部品２７を実装して得られた、多層セラミック基板１２を備える電子部品１１を示す断面図である。
【図７】この発明の他の実施形態を説明するための図１に相当する図である。
【図８】多層セラミック基板を製造するための従来の方法において作製される複合積層体６を示す断面図である。
【図９】図８に示した複合積層体６を焼成しかつ収縮抑制層４および５を除去した後に取り出される多層セラミック基板２を示す断面図である。
【符号の説明】
１１ 電子部品
１２ 多層セラミック基板
１３〜１５ セラミック層
１６ 層間拘束層
１７，２６ 主面
１８ キャビティ
２０ 導体膜
２１ ビアホール導体
２２ 搭載部品
２３ 底面壁
２５ 樹脂
２７ チップ部品
３１，５１ 生の複合積層体
３２ 生の多層セラミック基板
３３ 補強層
３４〜３６ 基板用セラミックグリーン層
４１ 焼成後の複合積層体
５２ 剥離容易層
５３ 高強度層
【発明の属する技術分野】
この発明は、キャビティが設けられた多層セラミック基板を備える電子部品およびその製造方法に関するもので、特に、製造工程中における多層セラミック基板の破損を防止するための技術に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある技術として、たとえば特開２００１−２３０５４８号公報（特許文献１）に記載された多層セラミック基板の製造方法がある。この特許文献１に記載された多層セラミック基板の製造方法について、図８および図９を参照して説明する。
【０００３】
図８には、焼成前の生の多層セラミック基板１が図示され、図９には、焼成後の多層セラミック基板２が図示されている。なお、図８および図９において、生の多層セラミック基板１および焼成後の多層セラミック基板２が各々有する積層構造や配線導体については図示が省略されている。
【０００４】
焼成後の多層セラミック基板２には、その一方主面側に開口を位置させているキャビティ３が設けられ、そのため、このキャビティ３は、生の多層セラミック基板１の段階で形成されている。このようにキャビティ３が形成された生の多層セラミック基板１を焼成して多層セラミック基板２を製造しようとするとき、キャビティ３の底面壁の平坦性が損なわれ、キャビティ３の周辺部の変形や割れが生じやすいという問題に遭遇することがある。この問題を解決するため、上述の特許文献１に記載の技術では、次のような対策が講じられる。
【０００５】
すなわち、図８に示すように、生の多層セラミック基板１の各主面に沿って、収縮抑制層４および５がそれぞれ配置され、それによって、複合積層体６が作製される。収縮抑制層４および５は、生の多層セラミック基板１に含まれる基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末を含んでいる。また、一方の収縮抑制層４には、キャビティ３の開口に対応する貫通部７が設けられている。
【０００６】
次に、キャビティ３の周辺部と貫通部７を介してキャビティ３の底面壁とに互いに同じ圧力をかけて、複合積層体６が積層方向にプレスされる。
【０００７】
次に、複合積層体６は焼成され、この焼成後において、収縮抑制層４および５が除去される。その結果、図９に示すような焼結後の多層セラミック基板２が得られる。
【０００８】
このようにして、多層セラミック基板２を製造すれば、焼成工程において、収縮抑制層４および５が実質的に収縮しないため、これら収縮抑制層４および５による収縮抑制作用が生の多層セラミック基板１に及ぼされ、生の多層セラミック基板１において、焼成中の主面方向での収縮が抑制される。その結果、キャビティ３の底面壁の平坦性が損なわれず、また、キャビティ３の周辺部の変形や割れを抑制した状態で、寸法精度が高くかつ品質に優れた多層セラミック基板２を得ることができる。
【０００９】
【特許文献１】
特開２００１−２３０５４８号公報
【００１０】
【発明が解決しようとする課題】
上述した多層セラミック基板２を用いて所望の電子部品を製造しようとするとき、図９において破線で示すように、多層セラミック基板２のキャビティ３内に搭載部品８を実装したり、多層セラミック基板２の、キャビティ３の底面壁側の主面上に、チップ部品９を実装したりすることが行なわれる。
【００１１】
しかしながら、このような実装工程において、キャビティ３の底面壁が割れるなどして破損することがある。また、このような破損は、搭載部品８やチップ部品９を実装する場合に限らず、多層セラミック基板２を取り扱う場合にも生じ得る。
【００１２】
上述の破損は、たとえば０．５ｍｍ以下というように、キャビティ３の底面壁の厚みが薄くされたときに生じやすい。そのため、多層セラミック基板２を備える電子部品の製造の歩留まりを向上させるためには、キャビティ３の底面壁の厚みをそれほど薄くすることができず、この電子部品の低背化の妨げとなっている。
【００１３】
そこで、この発明の目的は、上述したような破損の問題を生じにくくすることができる、キャビティが設けられた多層セラミック基板を備える電子部品の製造方法およびこの製造方法によって得られた多層セラミック基板を備える電子部品を提供しようとすることである。
【００１４】
【課題を解決するための手段】
この発明に係る多層セラミック基板を備える電子部品の製造方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１５】
まず、一方主面側に開口を位置させているキャビティが設けられた多層セラミック基板と、多層セラミック基板の他方主面上に配置されかつキャビティの底面壁より機械的強度の高い補強層とを備える、複合積層体が作製される。
【００１６】
次に、上述の複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と、キャビティ内に樹脂を導入する工程とが実施され、その後、複合積層体から補強層を除去する工程が実施される。
【００１７】
この発明において、補強層を除去した後、多層セラミック基板の他方主面上にチップ部品を実装する工程がさらに実施されてもよい。
【００１８】
また、この発明において、キャビティ内に搭載部品を実装する工程および樹脂を導入する工程の前に、複合積層体の状態で、めっきを施す工程がさらに実施されてもよい。
【００１９】
この発明において、複合積層体は、好ましくは、次のように作製される。すなわち、生の多層セラミック基板を作製し、この生の多層セラミック基板の他方主面上に補強層を配置し、それによって、生の複合積層体を得るようにされる。そして、この生の複合積層体を焼成することによって、前述したような多層セラミック基板と補強層とを備える、複合積層体が得られる。この場合、補強層は、後での除去を容易にするため、焼成工程によって多層セラミック基板に固着した状態とならない材料から構成される。
【００２０】
上述した好ましい実施態様において、補強層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２１】
あるいは、補強層は、焼成工程によって多層セラミック基板に固着しないようにするための剥離容易性を担う剥離容易層と機械的強度を高くするための高強度性を担う高強度層とを備える複数層からなる構造を有していてもよい。この場合、剥離容易層が生の多層セラミック基板の他方主面に接するように配置される。
【００２２】
上述の剥離容易層は、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成とされる。
【００２３】
他方、高強度層は、たとえば、セラミック粉末を含む組成とされたり、あるいは、焼結させたセラミック板から構成されたりする。高強度層がセラミック板から構成される場合、焼成工程での焼成温度では、さらなる焼結が進まないものであることが好ましい。また、高強度層は、金属からなる板から構成されてもよい。
【００２４】
また、この好ましい実施態様において、生の多層セラミック基板は、次のようにして作製されることが好ましい。
【００２５】
すなわち、基板用セラミック材料粉末および基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末が用意される。そして、生の多層セラミック基板は、基板用セラミック材料粉末を含む複数の積層された基板用セラミックグリーン層および収縮抑制用無機材料粉末を含みかつ基板用セラミックセラミックグリーン層間の界面に沿って位置される層間拘束層をもって構成される。
【００２６】
そして、焼成工程では、基板用セラミック材料粉末が焼結する温度下で生の複合積層体が焼成される。これによって、基板用セラミックグリーン層が焼結し、他方、基板用セラミックグリーン層に含まれる材料の浸透によって層間拘束層が緻密化されかつ固化される。
【００２７】
前述したキャビティ内に搭載部品を実装する工程では、たとえば、ダイボンドおよびワイヤボンドが実施されたり、フリップチップ実装が実施されたりすることができる。
【００２８】
また、キャビティ内に樹脂を導入する工程では、キャビティの開口まで届くように樹脂を導入することが好ましい。
【００２９】
この発明は、また、上述したようなこの発明に係る製造方法によって製造された、多層セラミック基板を備える電子部品にも向けられる。
【００３０】
【発明の実施の形態】
図１ないし図６は、この発明の一実施形態を説明するためのものである。ここで、図６は、この実施形態によって得られた電子部品１１を示す断面図であり、図１ないし図５は、電子部品１１を製造するために実施される工程を順次示す断面図である。
【００３１】
まず、図６を参照して、電子部品１１の構成について説明する。
【００３２】
電子部品１１は、多層セラミック基板１２を備えている。多層セラミック基板１２は、積層された複数のセラミック層１３、１４および１５ならびにセラミック層１３〜１５間の界面に沿って位置される層間拘束層１６をもって構成される積層構造を有している。
【００３３】
また、多層セラミック基板１２には、その一方主面１７上に開口を位置させたキャビティ１８が設けられている。キャビティ１８は、この実施形態では、段部１９を有している。
【００３４】
また、多層セラミック基板１２に関連して、次のような配線導体が設けられている。配線導体としては、セラミック層１３〜１５または層間拘束層１６上に形成されるいくつかの導体膜２０や、セラミック層１３〜１５またはセラミック層１３〜１５および層間拘束層１６の双方を厚み方向に貫通するように設けられるいくつかのビアホール導体２１がある。
【００３５】
また、キャビティ１８内には、ベアチップのようなチップ状の搭載部品２２が実装されている。搭載部品２２は、キャビティ１８の底面壁２３に対して、ダイボンドによって接合されている。また、図６においてワイヤ２４が図示されているように、搭載部品２２は、ワイヤボンディングによって電気的接続が図られる。なお、このようなダイボンドおよびワイヤボンドに代えて、フリップチップ実装または通常の半田付けが適用されてもよい。
【００３６】
キャビティ１８内には樹脂２５が導入され、それによって、搭載部品２２が封止される。この場合、図示したように、キャビティ１８の開口まで届くように樹脂２５が充填されることが好ましい。なお、搭載部品２２の実装のために、フリップチップ実装が適用されるとき、樹脂２５はアンダーフィルを形成するように導入されてもよい。
【００３７】
多層セラミック基板１２の他方主面２６上には、いくつかのチップ部品２７が実装されている。この場合、多層セラミック基板１２の他方主面２６上に位置する導体膜２０が、これらチップ部品２７を電気的に接続しかつ機械的に固定するために用いられ、通常、この電気的接続および機械的固定のために半田付けが適用される。チップ部品２７は、たとえば、図示したような表面実装部品であっても、ＩＣパッケージであってもよい。
【００３８】
多層セラミック基板１２の一方主面１７上に位置する導体膜２０は、この電子部品１１を、図示しないプリント配線基板のようなマザーボード上に実装するときに用いられる。
【００３９】
このような電子部品１１を製造するため、まず、図１に示すような生の複合積層体３１が作製される。生の複合積層体３１は、多層セラミック基板１２となるべき生の多層セラミック基板３２および電気回路とは無関係な補強層３３から構成される。図１において、生の多層セラミック基板３２に備える要素であって、図６に示した要素に対応する要素には、図６において用いたのと同様の参照符号を付し、重複する説明は省略する。
【００４０】
生の多層セラミック基板３２は、後述する焼成工程の結果、図６に示したセラミック層１３、１４および１５とそれぞれなる複数の積層された基板用セラミックグリーン層３４、３５および３６を備え、基板用セラミックグリーン層３４〜３６間の界面に沿って、図６に示したのと同様の態様で層間拘束層１６が位置されている。また、図６に示したのと同様の態様をもって、キャビティ１８、導体膜２０およびビアホール導体２１が設けられている。
【００４１】
図１に示すような生の複合積層体３１を作製するため、たとえば、次のような各工程が実施される。
【００４２】
まず、基板用セラミックグリーン層３４〜３６となる複数の基板用セラミックグリーンシートが用意される。基板用セラミックグリーンシートは、基板用セラミック材料粉末に、バインダおよび可塑剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーをドクターブレード法等によってシート状に成形することによって得ることができる。
【００４３】
上述の基板用セラミック材料粉末は、後述する焼成工程において、たとえば銅を含む導体膜２０およびビアホール導体２１との同時焼成を可能とするため、ならびに、層間拘束層１６に含まれる収縮抑制用無機材料粉末の選択の幅を広げるため、たとえば１０００℃以下の温度で焼結させることが可能な低温焼結セラミック材料となる粉末であることが好ましい。
【００４４】
一例として、基板用セラミックグリーンシートは、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合した低温焼結セラミック材料粉末に、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、ドクターブレード法等により、有機フィルム上でシート状に成形し、これを乾燥させることによって得ることができる。
【００４５】
次に、上述した基板用セラミックグリーンシート上に、層間拘束層１６が形成される。層間拘束層１６は、上述した基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末に、バインダおよび溶剤からなる有機ビヒクルならびにその他の必要な添加剤を添加し、これらを混合することによって、スラリーを作製し、このスラリーを、基板用セラミックグリーンシート上に印刷等の方法によって薄層状に付与することによって形成される。
【００４６】
前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、層間拘束層１６に含まれる収縮抑制用無機材料粉末としては、たとえば、アルミナ、ムライト、窒化アルミニウム、ジルコニア、アノーサイト、フォルステライトおよびコージライトの各粉末の少なくとも１種を好適に用いることができる。
【００４７】
一例として、層間拘束層１６は、上述した収縮抑制用無機材料粉末を主成分とし、軟化点７８０℃で粒径１．５μｍのホウケイ酸ガラス粉末を１５〜６０体積％含み、さらに、ポリビニルブチラールからなるバインダとジ−ｎ−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、基板用セラミックグリーンシート上に印刷等により塗布し、これを乾燥させることによって形成されることができる。
【００４８】
なお、層間拘束層１６は、上述したスラリーをシート状に成形し、このシートを前述した基板用セラミックグリーンシート上に積層するようにしてもよい。
【００４９】
層間拘束層１６は、生の多層セラミック基板３２に備える複数の基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートのすべてに形成される必要はない。たとえば、図１に示した複数の基板用セラミックグリーン層３４〜３６のうち、最も上に位置している基板用セラミックグリーン層３６上には層間拘束層１６が形成されていないため、この基板用セラミックグリーン層３６を与える基板用セラミックグリーンシートには層間拘束層１６が形成されない。また、図示しないが、基板用セラミックグリーン層３４〜３６のうち、中間に位置するものを与える基板用セラミックグリーンシートにおいても、層間拘束層１６が形成されないものがあってもよい。
【００５０】
次に、基板用セラミックグリーン層３４〜３６の各々を与える基板用セラミックグリーンシートの特定のものに、ビアホール導体２１を設けるための貫通孔が、たとえば、パンチ、ドリルまたはレーザ加工等によって形成される。この場合、基板用セラミックグリーンシート上に層間拘束層１６が形成されている場合には、層間拘束層１６をも貫通するように貫通孔が設けられる。
【００５１】
次に、上述した貫通孔に、たとえば銅粉末を導電成分として含む導電性ペーストが充填され、それによって、ビアホール導体２１が形成される。なお、導電性ペーストとして、銅粉末を含むものの他、たとえば、銀、ニッケル、金、バラジウム等の粉末を含むものが用いられてもよい。
【００５２】
次に、基板用セラミックグリーンシート上または層間拘束層１６上に、同様の導電性ペーストを用いてたとえばスクリーン印刷を適用することによって、導体膜２０が形成される。なお、ビアホール導体２１の形成と導体膜２０の形成との順序を逆にしてもよい。
【００５３】
次に、生の多層セラミック基板３２に備える基板用セラミックグリーン層３４〜３６の各々を構成する基板用セラミックグリーンシートのうち、基板用セラミックグリーン層３５のための基板用セラミックグリーンシートには、キャビティ１８の底面側の部分を与えるための貫通部３７が設けられ、また、基板用セラミックグリーン層３６のための基板用セラミックグリーンシートには、キャビティ１８の開口側の部分を与えるための貫通部３８が設けられる。これら貫通部３７および３８は、たとえば、パンチ、ドリルまたはレーザ加工によって形成される。基板用セラミックグリーンシートが層間拘束層１６を形成している場合には、貫通部３７および３８は、層間拘束層１６をも貫通するように設けられる。
【００５４】
前述したように、キャビティ１８は段部１９を有しているので、このような段部１９を与えるため、上述した貫通部３７は貫通部３８より小さくされる。
【００５５】
次に、補強層３３となる補強シートが用意される、補強シートは、後述する焼成工程によって生の多層セラミック基板３２から得られた焼結後の多層セラミック基板１２に固着した状態とならないようにされる。そのため、補強層３３となる補強シートは、たとえば、焼成工程における焼成温度では焼結しにくい無機材料粉末を含み、これに有機ビヒクルを添加し、これらを混合することによって得られたスラリーをシート状に成形したものによって与えることができる。この補強シートに含まれる無機材料粉末としては、前述した層間拘束層１６に含まれる収縮抑制用無機材料粉末と同様のものを用いることができる。
【００５６】
また、補強層３３となる補強シートは、生の多層セラミック基板３２のキャビティ１８における底面壁２３より高い機械的強度を有している。そのため、底面壁２３の厚みが、焼成後において、たとえば０．１５ｍｍとされるとき、補強シートの厚みが０．６ｍｍとされる、というように、底面壁２３の厚みより厚くされる。
【００５７】
次に、図１に示した生の複合積層体３１が得られるように、補強層３３となる補強シート上に、基板用セラミックグリーン層３４〜３６となる基板用セラミックグリーンシートが積層される。この積層工程において、１枚の基板用セラミックグリーンシートを積層する毎にプレスしても、プレスしなくてもよい。また、補強シートについては、厳密な位置合わせが不要であるので、生の多層セラミック基板３２のみを得るための積層を行なった後、後述するプレス工程において、補強シートと生の多層セラミック基板３２とを積み重ねるようにしてもよい。
【００５８】
このようにして、図１に示すように、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７とは逆の主面２６上に補強層３３が配置された、生の複合積層体３１が得られる。
【００５９】
次に、生の複合積層体３１全体が積層方向にプレスされる。このプレス工程は、生の複合積層体３１を金型内に入れ、かつ、弾性体を、生の多層セラミック基板３２の、キャビティ１８の開口が位置する主面１７上に配置した状態で、静水圧プレスを適用することによって実施されることが好ましい。なお、静水圧プレスに代えて、剛体プレスが適用されてもよい。
【００６０】
図１には、１個の多層セラミック基板１２のための生の多層セラミック基板３２が図示されているが、複数個の多層セラミック基板１２を与えるための集合基板の状態で生の多層セラミック基板３２が作製される場合には、上述のプレス工程を終えた後、集合状態にある生の多層セラミック基板３２に対して、後の分割工程での分割を容易にするための溝または切欠き等が生の多層セラミック基板３２に形成される。
【００６１】
次に、生の複合積層体３１は、基板用セラミックグリーン層３４〜３６に含まれる基板用セラミック材料粉末が焼結する温度下で焼成される。前述したように、導体膜２０およびビアホール導体２１にニッケルまたは銅が含まれる場合、この焼成工程は、還元性雰囲気下で実施される。
【００６２】
このような焼成工程を実施することによって、図２に示すような焼成後の複合積層体４１が得られる。この段階において、図６に示した焼結後の多層セラミック基板１２が得られている。この多層セラミック基板１２において、基板用セラミックグリーン層３４〜３６が焼結することによって、セラミック層１３〜１５が与えられ、また、導電性ペーストが焼き付けられ、導体膜２０およびビアホール導体２１が導電性ペーストの焼結体によって与えられる。
【００６３】
他方、層間拘束層１６に含まれる収縮抑制用無機材料粉末は、焼成工程において、実質的に焼結しないため、層間拘束層１６には実質的な収縮が生じない。そのため、層間拘束層１６による収縮抑制作用が、基板用セラミックグリーン層３４〜３６に及ぼされる。その結果、基板用セラミックグリーン層３４〜３６は、厚み方向にのみ実質的に収縮し、その主面方向への収縮が抑制される。したがって、図２に示した焼結後の多層セラミック基板１２の寸法精度を高くでき、導体膜２０およびビアホール導体２１によって与えられる配線の高密度化を高い信頼性をもって達成することができる。
【００６４】
層間拘束層１６は、図６に示す製品としての電子部品１１に備える多層セラミック基板１２に残されるので、その厚みを比較的薄くすることによって、焼成工程を終えた時点では、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されかつ固化されている。
【００６５】
補強層３３は、図１に示した生の複合積層体３１を得た後、上述の焼成工程を終えるまでの間、生の多層セラミック基板３２を補強し、生の多層セラミック基板３２において不所望な変形や破損が生じることを防止する。したがって、焼成後において、得られた多層セラミック基板１２、特にキャビティ１８の底面壁２３において、うねりなどの変形を生じにくくすることができる。
【００６６】
また、補強層３３は、前述した層間拘束層１６と同様の機能をも果たしている。すなわち、補強層３３に含まれる無機材料粉末についても、焼成工程において実質的に焼結しないため、補強層３３には実質的な収縮が生じない。したがって、補強層３３による収縮抑制作用をも、生の多層セラミック基板３２に及ぼすことができる。
【００６７】
次に、補強層３３が未だ除去されない複合積層体４１の状態で、多層セラミック基板１２の表面上に露出している導体膜２０に対して、めっき処理が施される。このとき、補強層３３と多層セラミック基板１２との密着性が良好であると、これらの界面にめっき液が浸透しないため、補強層３３に接している導体膜２０はめっきされない。
【００６８】
次に、同じく複合積層体４１の状態を維持したまま、図３に示すように、多層セラミック基板１２のキャビティ１８内に、搭載部品２２が、たとえばダイボンドおよびワイヤボンドを実施して実装される。この実装時において、キャビティ１８の底面壁２３には所定の衝撃が加えられるが、補強層３３によって補強されているため、底面壁２３において割れるなどの破損を生じさせにくくすることができる。
【００６９】
次に、複合積層体４１の状態で、図４に示すように、キャビティ１８内に樹脂２５が導入される。この樹脂２５は、前述したように、キャビティ１８の開口まで届くように導入されることが、多層セラミック基板１２の機械的強度を高める上で好ましい。
【００７０】
次に、水洗、ウェットブラスト、研磨あるいは作業者の手による方法などによって、補強層３３が除去され、それによって、図５に示すように、多層セラミック基板１２が取り出される。図５において、多層セラミック基板１２は、そのキャビティ１８の開口側の主面１７を下方へ向けた状態で図示されている。補強層３３は、層間拘束層１６より厚くされ、基板用セラミックグリーン層３４〜３６に含まれる材料の浸透によって緻密化されたり固化されたりすることはなく、そのため、焼成工程によって多層セラミック基板１２に固着した状態とはならない。したがって、補強層３３は、焼成工程の後であっても、これを容易に除去することができる。
【００７１】
上述のように除去される前の補強層３３に接していた多層セラミック基板１２上の導体膜２０にあっては、前述しためっき処理が施されていない。そのため、補強層３３を除去した後、これら導体膜２０に対して、必要に応じて、めっき処理、防錆処理またはフラックス塗布が実施される。これらの処理を実施する際の多層セラミック基板１２の取り扱いにおいて、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を生じさせにくくすることができる。
【００７２】
以上のように、補強層３３が存在する状態で、多層セラミック基板１２の表面に露出している導体膜２０に対するめっき処理を施し、補強層３３を除去した後で、この補強層３３に接していた導体膜２０に対して、めっき処理等を施すようにすれば、前者の導体膜２０と後者の導体膜２０との間で表面状態を互いに異ならせることができる。
【００７３】
次に、図６に示すように、多層セラミック基板１２の主面２６上に、チップ部品２７が実装される。この実装工程においても、キャビティ１８の底面壁２３が樹脂２５によって補強された状態にあるので、底面壁２３が割れるなどの破損を招きにくくすることができる。
【００７４】
このようにして、多層セラミック基板１２を備える電子部品１１が完成される。
【００７５】
なお、多層セラミック基板１２が集合基板の状態で作製される場合には、集合基板を分割する工程が実施されるが、この分割工程は、図６に示した電子部品１１を得た後に実施しても、あるいは、生の複合積層体３１を焼成する前もしくは後、または補強層３３を除去した後に実施してもよい。
【００７６】
図７は、この発明の他の実施形態を説明するための図１に対応する図であって、生の複合積層体５１を示す断面図である。図７において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００７７】
図７に示した実施形態は、補強層３３の構造に特徴がある。すなわち、補強層３３は、焼成工程によって多層セラミック基板１２（図２参照）に固着しないようにするための剥離容易性を担う剥離容易層５２と、機械的強度を高くするための高強度性を担う高強度層５３とを備える、少なくとも２層からなる構造を有していて、剥離容易層５２が生の多層セラミック基板３２に接するように配置される。
【００７８】
上述の剥離容易層５２は、図１の補強層３３の場合と同様、焼成工程における焼成温度では焼結しにくい無機材料粉末を含む組成をもって構成される。
【００７９】
他方、高強度層５３は、焼成工程において耐え得る材料から構成されればよく、たとえば、基板用セラミック材料粉末のようなセラミック粉末を含む組成とされたり、セラミック材料粉末を焼結させたセラミック板から構成されたり、金属からなる板から構成されたりする。
【００８０】
高強度層５３において、セラミック板が用いられる場合には、このセラミック板は、焼成工程における焼成温度では、さらなる焼結が進まないものであることが好ましい。なぜなら、焼結されたセラミック板として、さらなる焼結が進むもの、たとえば、基板用セラミック材料粉末と同材料からなるセラミック板を用いると、さらなる焼結により、セラミック板にクラックが入るなどの問題が生じることがあるためである。前述したように、基板用セラミック材料粉末が１０００℃以下の温度で焼結可能である場合、セラミック板の材料として、たとえば、アルミナ、フォルステライト、スピネル、ムライト、コージライト、ステアタイトなどを好適に用いることができる。
【００８１】
また、高強度層５３において、金属からなる板が用いられる場合、たとえば、銅、ニッケル、タングステン、鉄などの金属からなる板が好適に用いられる。
【００８２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００８３】
たとえば、多層セラミック基板１２に設けられる導体膜２０およびビアホール導体２１の形態、セラミック層１３〜１５の積層数、キャビティ１８の形態および大きさ等については、設計に応じて、任意に変更することができる。
【００８４】
また、図示の実施形態では、多層セラミック基板１２が層間拘束層１６を備えるものであったが、このような層間拘束層を備えない多層セラミック基板を備える電子部品に対しても、この発明を適用することができる。
【００８５】
また、生の複合積層体３１または５１において、生の多層セラミック基板３２の、キャビティ１８の開口を位置させている主面１７上にも、図８に示した収縮抑制層４のような態様で、補強層または収縮抑制層が配置されてもよい。
【００８６】
また、図２に示した複合積層体４１を得るため、焼結後の多層セラミック基板１２と補強層３３とを別々に用意した後、これらを図２に示すように互いに接合された状態としてもよい。
【００８７】
【発明の効果】
以上のように、この発明によれば、キャビティが設けられた多層セラミック基板を補強層によって補強した複合積層体の状態で、多層セラミック基板のキャビティ内に搭載部品を実装する工程と樹脂を導入する工程とが実施されるので、このような搭載部品実装工程および樹脂導入工程において、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００８８】
また、多層セラミック基板の取り扱いが容易になるので、たとえば高価な搬送装置が不要になり、したがって、多層セラミック基板を備える電子部品の製造コストを低減することができる。
【００８９】
また、多層セラミック基板におけるキャビティの底面壁を薄くすることができるので、電子部品の低背化に寄与させることができる。
【００９０】
多層セラミック基板の、補強層が配置されている主面上にチップ部品を実装する場合、この実装工程は、補強層を除去した後に実施されなければならないが、補強層を除去する段階では、キャビティ内に樹脂が導入されているので、この樹脂によってキャビティの底面壁が補強され、したがって、チップ部品の実装工程においても、キャビティの底面壁が割れるなどの破損を生じさせにくくすることができる。
【００９１】
また、搭載部品実装工程および樹脂導入工程の前に、めっき工程が実施される場合、このめっき工程を複合積層体の状態で実施するようにすれば、めっき工程での多層セラミック基板の取り扱いに際して、多層セラミック基板に破損を生じさせにくくすることができる。
【００９２】
複合積層体を作製するため、生の多層セラミック基板を作製し、この生の多層セラミック基板の主面上に補強層を配置し、それによって、生の複合積層体を得た後、この生の複合積層体を焼成するようにしながら、補強層を、焼成工程によって多層セラミック基板の固着した状態とならない材料から構成すれば、焼成工程での多層セラミック基板の不所望な変形が補強層によって抑えられ、寸法精度の高い状態で多層セラミック基板を得ることができる。また、この場合には、補強層によって、生の多層セラミック基板を補強した状態とすることができるので、焼成前の段階での生の多層セラミック基板の取り扱い性を良好にすることができ、焼成前の生の多層セラミック基板の破損も生じにくくすることができる。
【００９３】
上述の場合、補強層において、焼成工程における焼成温度では焼結しにくい無機材料粉末が用いられたり、剥離容易層と高強度層とを備える複数層からなる構造が採用されたりすると、焼成工程での多層セラミック基板の主面方向での収縮が抑制され、したがって、焼結後の多層セラミック基板の寸法精度をより高めることができる。
【００９４】
上述の生の多層セラミック基板において、基板用セラミックグリーン層間の界面に沿って位置される層間拘束層が配置されていると、焼成後の多層セラミック基板の寸法精度を一層高めることができ、さらに補強層の存在により、たとえばうねりのような不所望な変形を生じさせにくくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法を実施するために作製される生の複合積層体３１を示す断面図である。
【図２】図１に示した生の複合積層体３１を焼成することによって得られた複合積層体４１を示す断面図である。
【図３】図２に示した多層セラミック基板１２のキャビティ１８内に搭載部品２２を実装した状態を示す断面図である。
【図４】図３に示したキャビティ１８内に樹脂２５を導入した状態を示す断面図である。
【図５】図４に示した補強層３３を除去した後に取り出される多層セラミック基板１２を示す断面図である。
【図６】図５に示した多層セラミック基板１２の主面２６上にチップ部品２７を実装して得られた、多層セラミック基板１２を備える電子部品１１を示す断面図である。
【図７】この発明の他の実施形態を説明するための図１に相当する図である。
【図８】多層セラミック基板を製造するための従来の方法において作製される複合積層体６を示す断面図である。
【図９】図８に示した複合積層体６を焼成しかつ収縮抑制層４および５を除去した後に取り出される多層セラミック基板２を示す断面図である。
【符号の説明】
１１ 電子部品
１２ 多層セラミック基板
１３〜１５ セラミック層
１６ 層間拘束層
１７，２６ 主面
１８ キャビティ
２０ 導体膜
２１ ビアホール導体
２２ 搭載部品
２３ 底面壁
２５ 樹脂
２７ チップ部品
３１，５１ 生の複合積層体
３２ 生の多層セラミック基板
３３ 補強層
３４〜３６ 基板用セラミックグリーン層
４１ 焼成後の複合積層体
５２ 剥離容易層
５３ 高強度層
Claims (14)
- 一方主面側に開口を位置させているキャビティが設けられた多層セラミック基板と、前記多層セラミック基板の他方主面上に配置されかつ前記キャビティの底面壁より機械的強度の高い補強層とを備える、複合積層体を作製する工程と、
前記複合積層体の状態で、前記多層セラミック基板の前記キャビティ内に搭載部品を実装する工程と、
前記複合積層体の状態で、前記多層セラミック基板の前記キャビティ内に樹脂を導入する工程と、
その後、前記複合積層体から前記補強層を除去する工程と
を備える、多層セラミック基板を備える電子部品の製造方法。 - 前記補強層を除去する工程の後、前記多層セラミック基板の前記他方主面上にチップ部品を実装する工程をさらに備える、請求項１に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記キャビティ内に搭載部品を実装する工程および前記キャビティ内に樹脂を導入する工程の前に、前記複合積層体の状態で、めっきを施す工程をさらに備える、請求項１または２に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記複合積層体を作製する工程は、生の前記多層セラミック基板を作製する工程と、生の前記多層セラミック基板の前記他方主面上に前記補強層を配置し、それによって、生の前記複合積層体を得る工程と、生の前記複合積層体を焼成する工程とを備え、前記補強層は、前記焼成する工程によって前記多層セラミック基板に固着した状態とならない材料からなる、請求項１ないし３のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。
- 前記補強層は、前記焼成する工程における焼成温度では焼結しにくい無機材料粉末を含む、請求項４に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記補強層は、前記焼成する工程によって前記多層セラミック基板に固着しないようにするための剥離容易性を担う剥離容易層と機械的強度を高くするための高強度性を担う高強度層とを備える複数層からなる構造を有し、前記剥離容易層が生の前記多層セラミック基板の前記他方主面に接するように配置される、請求項４に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記剥離容易層は、前記焼成する工程における焼成温度では焼結しにくい無機材料粉末を含む、請求項６に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記高強度層は、セラミック粉末を含む、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記高強度層は、焼結させたセラミック板から構成され、かつ、前記セラミック板は、前記焼成する工程での焼成温度では、さらなる焼結が進まないものである、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記高強度層は、金属からなる板から構成される、請求項６または７に記載の多層セラミック基板を備える電子部品の製造方法。
- 前記生の多層セラミック基板を作製する工程は、基板用セラミック材料粉末を用意する工程と、前記基板用セラミック材料粉末の焼結温度では焼結しにくい収縮抑制用無機材料粉末を用意する工程とを備え、生の前記多層セラミック基板は、前記基板用セラミック材料粉末を含む複数の積層された基板用セラミックグリーン層および前記収縮抑制用無機材料粉末を含みかつ前記基板用セラミックグリーン層間の界面に沿って位置される層間拘束層をもって構成され、前記焼成する工程は、生の前記複合積層体を、前記基板用セラミック材料粉末が焼結する温度下で焼成し、それによって、前記基板用セラミックグリーン層を焼結させるとともに、前記基板用セラミックグリーン層に含まれる材料の浸透によって前記層間拘束層を緻密化しかつ固化する工程を備える、請求項４ないし１０のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。
- 前記キャビティ内に搭載部品を実装する工程は、ダイボンドおよびワイヤボンドを実施する工程、またはフリップチップ実装を実施する工程を備える、請求項１ないし１１のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。
- 前記キャビティ内に樹脂を導入する工程は、前記キャビティの開口まで届くように樹脂を導入する工程を備える、請求項１ないし１２のいずれかに記載の多層セラミック基板を備える電子部品の製造方法。
- 請求項１ないし１３のいずれかに記載の製造方法によって製造された、多層セラミック基板を備える電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045303A JP4048974B2 (ja) | 2003-02-24 | 2003-02-24 | 多層セラミック基板を備える電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045303A JP4048974B2 (ja) | 2003-02-24 | 2003-02-24 | 多層セラミック基板を備える電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004259714A true JP2004259714A (ja) | 2004-09-16 |
| JP4048974B2 JP4048974B2 (ja) | 2008-02-20 |
Family
ID=33112139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003045303A Expired - Fee Related JP4048974B2 (ja) | 2003-02-24 | 2003-02-24 | 多層セラミック基板を備える電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048974B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076351A1 (ja) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| JP2007066933A (ja) * | 2005-08-29 | 2007-03-15 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
| JPWO2007049417A1 (ja) * | 2005-10-24 | 2009-04-30 | 株式会社村田製作所 | 回路モジュールの製造方法および回路モジュール |
| US20210335681A1 (en) * | 2020-04-27 | 2021-10-28 | Electronics And Telecommunications Research Institute | Ceramic stacked semiconductor package having improved anti-humidity and reliability and method of packaging ceramic stacked semiconductor |
| US11437196B2 (en) * | 2019-01-31 | 2022-09-06 | Point Engineering Co., Ltd. | Multilayer ceramic substrate and probe card including same |
-
2003
- 2003-02-24 JP JP2003045303A patent/JP4048974B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076351A1 (ja) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
| US7569925B2 (en) | 2004-02-09 | 2009-08-04 | Murata Manufacturing Co. Ltd. | Module with built-in component |
| JP2007066933A (ja) * | 2005-08-29 | 2007-03-15 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法 |
| JP4687333B2 (ja) * | 2005-08-29 | 2011-05-25 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JPWO2007049417A1 (ja) * | 2005-10-24 | 2009-04-30 | 株式会社村田製作所 | 回路モジュールの製造方法および回路モジュール |
| JP4702370B2 (ja) * | 2005-10-24 | 2011-06-15 | 株式会社村田製作所 | 回路モジュールの製造方法 |
| US11437196B2 (en) * | 2019-01-31 | 2022-09-06 | Point Engineering Co., Ltd. | Multilayer ceramic substrate and probe card including same |
| US20210335681A1 (en) * | 2020-04-27 | 2021-10-28 | Electronics And Telecommunications Research Institute | Ceramic stacked semiconductor package having improved anti-humidity and reliability and method of packaging ceramic stacked semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4048974B2 (ja) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
| JP3511982B2 (ja) | 多層配線基板の製造方法 | |
| JP4613878B2 (ja) | 積層基板及びその製造方法 | |
| KR101175412B1 (ko) | 적층형 세라믹 전자부품의 제조방법 | |
| JP2011108960A (ja) | 配線基板およびプローブカードならびに電子装置 | |
| JP4048974B2 (ja) | 多層セラミック基板を備える電子部品の製造方法 | |
| KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP3199637B2 (ja) | 多層配線基板の製造方法 | |
| JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4370663B2 (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP4028810B2 (ja) | 多層配線基板の製造方法 | |
| JP5996971B2 (ja) | 多層配線基板およびそれを用いたプローブカード | |
| KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| US8241449B2 (en) | Method for producing ceramic body | |
| JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
| JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
| JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
| JP4412891B2 (ja) | 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法 | |
| JP3610156B2 (ja) | 多層配線基板の製造方法 | |
| JP2002252461A (ja) | 配線基板およびその製造方法 | |
| JP3872440B2 (ja) | ガラスセラミック回路基板の製造方法 | |
| JP2005056977A (ja) | 積層セラミック基板の製造方法および誘電体積層デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071106 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20131207 |
|
| LAPS | Cancellation because of no payment of annual fees |