JPWO2016068248A1 - 回路基板およびこれを備える電子装置 - Google Patents

回路基板およびこれを備える電子装置 Download PDF

Info

Publication number
JPWO2016068248A1
JPWO2016068248A1 JP2016556632A JP2016556632A JPWO2016068248A1 JP WO2016068248 A1 JPWO2016068248 A1 JP WO2016068248A1 JP 2016556632 A JP2016556632 A JP 2016556632A JP 2016556632 A JP2016556632 A JP 2016556632A JP WO2016068248 A1 JPWO2016068248 A1 JP WO2016068248A1
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
circuit board
conductor
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016556632A
Other languages
English (en)
Other versions
JP6298174B2 (ja
Inventor
阿部　裕一
裕一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016068248A1 publication Critical patent/JPWO2016068248A1/ja
Application granted granted Critical
Publication of JP6298174B2 publication Critical patent/JP6298174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 放熱特性に優れており、長期間にわたって使用可能な回路基板およびこの回路基板に電子部品を搭載してなる電子装置を提供する。【解決手段】 一方主面から他方主面を貫く貫通孔を備えるセラミックスまたはサファイヤからなる基体と、主成分が銀からなり、前記基体における前記貫通孔内に位置する貫通導体と、前記基体の両主面および前記貫通導体上に位置する金属配線層とを備え、前記貫通導体と前記金属配線層との間に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在する領域を有する回路基板である。【選択図】 図１

Description

本発明は、回路基板およびこの回路基板に電子部品を搭載してなる電子装置に関する。
近年、電子装置の小型化、薄型化に伴い、半導体素子、発熱素子、ペルチェ素子等の各種電子部品の高集積化が進んでいる。このような電子部品が搭載される回路基板として、基体の両主面に金属配線層を備え、電子部品の動作時に生じた熱を、電子部品搭載側の一方主面側の金属配線層から他方主面側の金属配線層に伝えるため、貫通導体を備える構成の回路基板が知られている。
例えば、特許文献１において、ガラスもしくはセラミックス基板の表裏板厚方向に貫通する孔に、電極となる金属を充填してなり、貫通孔の開口径ａが８０μｍから５００μｍで、基板の厚さｂとの比ａ／ｂが０．２から０．５であり、貫通孔内壁の基板両面から少なくとも５０μｍ深さの領域は、０．２μｍ以上の膜厚で金属膜Ｃが内壁面に形成され、貫通孔は金属膜Ｃより融点の低い電極金属Ｄで充填されていることを特徴とする貫通電極付基板が提案されている。
特開２００６−１６５１３７号公報
今般においては、電子部品の高性能化により、電子部品の動作時に金属配線層の単位面積当たりに掛かる熱量が増加しており、動作時と非動作時における温度差は拡がっている。以下、動作と非動作の繰り返しを冷熱サイクルと記載する。
このような温度差の拡がった冷熱サイクルを受けると、膨張・収縮により、基体、金属配線層、貫通導体の３つの構成が近接する部分に亀裂や剥離が生じやすい。このような亀裂や剥離が生じると、電子部品の動作時に生じた熱が伝わりにくくなり、放熱特性が低下することとなるため、長期間にわたって電子部品の保有性能を発揮させることができなくなる。
それゆえ、電子部品の動作時に生じた熱を、電子部品搭載側の一方主面側の金属配線層から貫通導体を介して他方主面側の金属配線層に効率よく伝え、長期間にわたる冷熱サイクルに耐えることのできる回路基板が求められている。
本発明は、上記要求を満たすべく案出されたものであり、放熱特性に優れており、長期間にわたって使用可能な回路基板およびこの回路基板に電子部品を搭載してなる電子装置を提供するものである。
本発明の回路基板は、一方主面から他方主面を貫く貫通孔を備えるセラミックスまたはサファイヤからなる基体と、主成分が銀からなり、前記基体における前記貫通孔内に位置する貫通導体と、前記基体の両主面および前記貫通導体上に位置する金属配線層とを備える回路基板であって、前記貫通導体と前記金属配線層との間に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在する領域を有することを特徴とする。
また、本発明の電子装置は、上記構成の本発明の回路基板における金属配線層上に電子部品を備えることを特徴とする。
本発明の回路基板によれば、放熱特性に優れているとともに、長期間にわたる冷熱サイクルに耐えることができる。
また、本発明の電子装置によれば、上記構成の本発明の回路基板における金属配線層上電子部品を備える構成であることにより、電子部品が保有する性能を長期間にわたって発揮することができるともに、高い信頼性を有する。
第１実施形態の回路基板を備える電子装置を示す断面図である。 図１におけるＳ部の拡大図である。 第２実施形態の回路基板における図１のＳ部に相当する拡大図である。
以下、本実施形態の一例について図面を参照しながら説明する。図１は、第１実施形態の回路基板を備える電子装置を示す断面図であり、図２は、図１におけるＳ部の拡大図である。
第１実施形態の回路基板１０は、一方主面１ａから他方主面１ｂを貫く貫通孔を備える基体１と、基体１における貫通孔内に位置する貫通導体２と、基体１の両主面１ａ、１ｂに金属配線層３を備えている。
なお、図１においては、貫通導体２を２つ有している例を示している。そして、電子部品１１搭載側における基体１の一方主面１ａにある金属配線層３に３ａ、これに繋がる貫通導体２に２ａ、これに繋がる他方主面１ｂにある金属配線層３に３ｂの符号を付している。また、電子部品１１が搭載されていない基体１の一方主面１ａにある金属配線層３に３ｃ、これに繋がる貫通導体２に２ｂ、これに繋がる他方主面１ｂにある金属配線層３に３ｄの符号を付している。
そして、本実施形態の電子装置２０は、本実施形態の回路基板１０における金属配線層３上に電子部品１１を備えるものであり、図１においては、電子部品１１と金属配線層３ｃとが、ボンディングワイヤ１２によって電気的に接続されている例を示している。
本実施形態の回路基板１０における貫通導体２は、主成分がＡｇからなる。なお、ここで主成分とは、貫通導体２を構成する全成分１００質量％のうち５０％を超えて含有する成分のことである。
本実施形態の回路基板１０における金属配線層３は、例えば、主成分がＡｇ、Ａｕ、Ｃｕのいずれかからなる。なお、ここで主成分とは、金属配線層３を構成する全成分１００質量％のうち５０％を超えて含有する成分のことである。
そして、本実施形態の回路基板１０は、図１におけるＳ部の拡大図である図２に示すように、基体１に備える貫通導体２ａと、金属配線層３ａとの間に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物（以下、単に化合物と記載する場合がある。）が存在する領域６を有する。なお、図２においては、明確な境界線を有しているように領域６を示しているが、実際においては、明確な境界線が視認されるものではない場合もある。
このような構成を満たしていることにより、冷熱サイクルによって生じたクラックの進展を抑制したり、冷熱サイクルによる亀裂の発生を抑制したりすることができる。それゆえ、本実施形態の回路基板１０は、電子部品１１の動作時に生じた熱を、金属配線層３ａから、領域６および貫通導体２を介して金属配線層３ｂに効率よく伝えることができるため、放熱特性に優れるとともに、長期間にわたる冷熱サイクルに耐えることができる。
冷熱サイクルによって生じたクラックの進展を抑制することができるのは、化合物の存在によって、進展してきたクラックを止めることができるからである。また、冷熱サイクルによる亀裂の発生を抑制したりすることができるのは、化合物が形成されるにあたっての体積膨張により、化合物の周囲のＡｇ結晶に圧縮応力が掛かり、冷熱サイクル時の膨張・収縮によって亀裂が生じにくくなるためである。
特に、領域６は、図２に示すように、貫通孔の開口周縁付近に存在していることが好適である。これは、冷熱サイクルによって、貫通孔の開口周縁付近に亀裂が生じやすいからである。
次に、化合物とは、例えば、Ｓｎの場合は、ＳｎとＡｇとの合金であり、Ｃｕの場合は、Ｃｕを含む酸化物であり、Ｎｉの場合は、Ｎｉを含む酸化物である。ＳｎとＡｇとの合金は、Ｃｕを含む酸化物またはＮｉを含む酸化物よりも電気抵抗値が低いものであることから、領域６に存在する化合物としては、ＳｎとＡｇとの合金であることが好適である。
次に、本実施形態の回路基板１０を構成する各部材について説明する。
まず、本実施形態の回路基板１０を構成する基体１は、セラミックスまたはサファイヤを用いることができる。セラミックスとしては、酸化アルミニウム質セラミックス、酸化ジルコニウム質セラミックス、酸化アルミニウムおよび酸化ジルコニウムの複合セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックス、炭化珪素質セラミックスまたはムライト質セラミックスを用いることができる。
ここで、酸化アルミニウム質セラミックスを例に挙げれば、セラミックスを構成する全成分のうち、酸化アルミニウムの含有量が５０％を超えるセラミックスを酸化アルミニウム質セラミックスという。なお、安価かつ加工が比較的容易でありながら優れた機械的特性を有しているという点で、基体１はセラミックスからなることが好適であり、中でも、酸化アルミニウム質セラミックスからなることがより好適である。
また、本実施形態の回路基板１０を構成する金属配線層３は、上述したように、例えば、主成分がＡｇ、Ａｕ、Ｃｕのいずれかからなるものであるが、貫通導体２との密着性という観点からは、主成分がＡｇからなることが好適である。
さらに、金属配線層３には、ＳｉＯ２、Ｂｉ２Ｏ３、Ｂ２Ｏ３、ＺｎＯなどのガラス成分を含んでいることが好適である。このように、金属配線層３がガラス成分を含んでいるときには、基体１との密着強度が高くなる。また、他の成分として、Ｍｇ，Ｃａ，Ｚｒ，ＴｉおよびＭｏなどを含んでもよい。
また、本実施形態の回路基板１０を構成する貫通導体２については、貫通導体２の全体にわたって、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在することが好適である。このように、貫通導体２の全体にわたって、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在していることにより、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が形成されるにあたっての体積膨張により、貫通孔の内壁との接触面積が多くなるため、放熱特性に優れる。また、上述した体積膨張によって、化合物の周囲のＡｇ結晶に圧縮応力が掛かることによって、冷熱サイクルを受けた際に亀裂が生じにくくなる。
次に、図３は、第２実施形態の回路基板における図１のＳ部に相当する拡大図である。図３に示すように、領域６が、基体１の一方主面１ａよりも金属配線層３ａ側に位置していることが好適である。
冷熱サイクルにあたっては、貫通孔周縁において、特に、金属配線層３ａ側に亀裂が生じやすいため、領域６が、基体１の一方主面１ａよりも金属配線層３ａ側に位置していることにより、冷熱サイクルによって生じたクラックの進展を抑制することができる。また、領域６が、図３に示すように位置にあれば、貫通導体２ａは、凹むものとなっていないため、金属配線層２ａを形成するにあたって、貫通孔に位置する金属配線層２ａの表面が凹むことがなく、この上に電子部品１１を搭載した場合の接触面積を広くすることができる。
なお、領域６が、基体１の一方主面１ａよりも金属配線層３ａ側に位置している構成であるとき、領域６は、熱伝導性の観点、めっき時の変色の観点から、図３に示す線Ｅ（基体１の一方主面１ａの表面線）から、線Ｄ（金属配線層３の表面線）までを１としたとき、基体１の一方主面１ａ側から０．４までの範囲に存在していることが好適である。
本実施形態の回路基板１０において、化合物における平均結晶粒径は、１０μｍ以上３０μｍ以下であることが好適である。このような範囲を満たしているときには、放熱特性を維持しつつ、周囲のＡｇ結晶へより大きな圧縮応力を掛けることができるため、より長期間にわたって冷熱サイクルに耐える回路基板１０となる。
本実施形態の回路基板１０において、金属配線層３上にＡｕからなる表層が位置していることが好適である。このような構成を満たしているときには、ボンディングワイヤ１２との密着処理がしやすくなり、金属配線層３が硫化腐蝕するのを抑制することができる。
次に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物を有する領域６の有無の確認方法について説明する。まず、回路基板１０を、貫通導体２の軸の中心を通るように切断し、クロスセクションポリッシャー（ＣＰ）にて研磨し、図２に示すような断面を観察面とする。
次に、電子走査顕微鏡（ＳＥＭ）等を用いて、観察面を１０００倍以上３０００倍以下の倍率で拡大して画像を観察したり、ＥＰＭＡ（電子線マイクロアナライザ）によるマッピングによって確認したりすればよい。
具体的には、画像の観察やマッピングから、一方主面１ａ、貫通孔内、一方主面１ａと貫通孔内との間などにおいて、Ａｇ結晶の大きさの差異、Ａｇ結晶以外の化合物の存在箇所の差異、含有成分（元素）の差異などによって、金属配線層３、領域６、貫通導体２の当たりをつける。例えば、金属配線層３および貫通導体２がＡｇであり、領域６にＡｇ−Ｓｎ合金が存在するものであれば、Ｓｎを基に、金属配線層３、領域６、貫通導体２を判別することができる。
そして、判別された領域６において、Ｓｎが観察された部分にＡｇが観察されれば、ＳｎとＡｇとの合金が在るとみなすことができる。また、領域６において、Ｃｕが観察された部分にＯ（酸素）が確認されれば、Ｃｕの酸化物が在るとみなすことができる。さらに、領域６において、Ｎｉが観察された部分にＯが確認されれば、Ｎｉの酸化物が在るとみなすことができる。
また、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物の平均結晶粒径については、上述した方法で確認された化合物について、円相当径の大きさを結晶粒径とした平均値を算出できる画像解析ソフト（例えばＩｍａｇｅＪ）を用いればよい。
以下、本実施形態の回路基板１０の製造方法の一例について説明する。なお、ここでは、基体１が酸化アルミニウム質セラミックスからなる例を説明する。基体１の製造方法としては、酸化アルミニウム（Ａｌ２Ｏ３）の粉末と、焼結助剤である酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の粉末とを用い、公知の成形方法および焼成方法により作製すればよい。
また、本実施形態の回路基板１０を、発光ダイオード（ＬＥＤ）を搭載する発光素子実装用基板として用いるときには、基体１に酸化バリウム（ＢａＯ）や酸化ジルコニウム（ＺｒＯ２）を含ませることにより、基体１の反射率を向上させることができる。
また、基体１に対して貫通孔を形成する方法としては、成形体に対し、パンチング、ブラストまたはレーザーによる加工によって形成するか、焼結体に対し、ブラストまたはレーザーで加工すればよい。
次に、貫通導体２および金属配線層３を形成するための金属ペーストを準備する。なお、ここでは、金属配線層３の主成分がＡｇである例を説明する。
貫通導体２および金属配線層３を形成するための金属ペーストは、平均粒径が０．５μｍ以上１０μｍ以下のＡｇ粉末と、ガラス粉末と、有機ビヒクルとからなる。ここで、Ａｇ粉末としては、例えば、平均粒径が０．５μｍ以上３．５μｍ以下である粉末を準備すればよい。Ｃｕが主成分である金属配線層３とするにはＣｕ粉末を用い、Ａｕが主成分である金属配線層３とするにはＡｕ粉末を用いればよい。
次に、ガラス粉末は、軟化点が５００℃以上７００℃以下のものを用いることが好適であり、特に、６００℃以上７００℃以下のものを用いることが好適である。また、ガラス粉末の平均粒径は、Ａｇ粉末の平均粒径に対して８％以上６０％以下であることが好適である。軟化点が６００℃以上７００℃以下であるとき、また、ガラス粉末の平均粒径が、Ａｇ粉末の平均粒径に対して８％以上６０％以下であるときには、金属ペースト中に含まれるガラス粉末が、焼成の際に軟化しやすく、基体１側へ動きやすくなり、基体１と貫通導体２または金属配線層３との接合強度を向上させることができる。
そして、このようなガラス粉末の種類としては、例えば、Ｒ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系（Ｒ：アルカリ金属元素）、ＳｉＯ２−Ｂｉ２Ｏ３−Ｂ２Ｏ３系、Ｒ２Ｏ−ＳｉＯ２−Ｂ２Ｏ３−Ｂｉ２Ｏ３系、ＳｉＯ２−ＺｎＯ−Ｂ２Ｏ３系、Ｒ２Ｏ−ＳｉＯ２−Ｂ２Ｏ３−ＺｎＯ系などが挙げられる。
また、有機ビヒクルは、有機バインダを有機溶剤に溶解したものであり、例えば、有機バインダと有機溶剤との比率は、有機バインダ１に対し、有機溶剤が２〜６である。そして、有機バインダとしては、例えば、ポリブチルメタクリレート、ポリメチルメタクリレート等のアクリル類、ニトロセルロース、エチルセルロース、酢酸セルロース、ブチルセルロース等のセルロース類、ポリオキシメチレン等のポリエーテル類、ポリブタジエン、ポリイソプレン等のポリビニル類から選択される１種もしくは２種以上を混合して用いることができる。
また、有機溶剤としては、例えば、カルビトール、カルビトールアセテート、テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
そして、配合量比としては、例えば、金属ペースト１００質量％のうち、Ａｇ粉末を７７．０質量％以上９２．０質量％以下、ガラス粉末を０．５質量％以上５質量％以下、有機ビヒクルを１０質量％以上２０質量％以下の範囲とすればよい。
次に、領域６を形成するための領域ペーストを準備する。領域６を形成するための領域ペーストは、平均粒径が０．５μｍ以上１０μｍ以下のＡｇ粉末と、Ｓｎ、ＣｕおよびＮｉから選ばれる少なくとも１種からなり、平均粒径が５μｍ以上１０μｍ以下の添加粉末と、有機ビヒクルからなる。ここで、配合量比としては、例えば、領域ペースト１００質量％のうち、Ａｇ粉末を６４．０質量％以上８１．０質量％以下、添加粉末を９．０質量％以上１６．０質量％以下、有機ビヒクルを１０．０質量％以上２０．０質量％以下とすればよい。
次に、準備した金属ペーストを用いて、公知の印刷法により金属ペーストを基体１の貫通孔に充填する。次に、貫通孔内に充填した金属ペースト上に、領域ペーストを塗り、さらにその上に、公知の印刷法により金属ペーストを塗る。
そして、８０℃以上１５０℃以下の温度で乾燥し、４００℃以上５００℃以下の温度で６分以上３０分以下保持して脱脂し、８００℃以上９２０℃以下の最高温度で６分以上２４分以下保持して熱処理することにより、本実施形態の回路基板１０を得ることができる。
なお、領域６を基体１の一方主面１ａよりも金属配線層３側に位置するように形成するには、貫通孔の開口周縁まで貫通導体２が形成されるように金属ペーストを充填した後に熱処理してから、領域ペーストを塗り、さらにその上に、金属配線層３となる金属ペーストを塗り、再度熱処理を行なえばよい。
次に、本実施形態の回路基板１０の製造方法の他の例として、領域６を基体１の一方主面１ａよりも金属配線層３側に位置するように形成する方法について説明する。まず、金属配線層３を形成するためのペーストとしては、ガラス粉末を２．０質量％以上５質量％以下としたこと以外は、上述した金属ペーストを用いる。
また、貫通導体２を形成する貫通導体ペーストとしては、金属ペーストに用いた平均粒径よりも大きな平均粒径のＡｇ粉末と、Ｓｎ、ＣｕおよびＮｉから選ばれる少なくとも１種からなり、平均粒径が５μｍ以上１０μｍ以下の添加粉末と、有機ビヒクルとを用いて、配合量比を、例えば、貫通導体ペースト１００質量％のうち、Ａｇ粉末を６４．０質量％以上８１．０質量％以下、添加粉末を９．０質量％以上１６．０質量％以下、有機ビヒクルを１０．０質量％以上２０．０質量％以下としたものを用いる。
そして、公知の印刷法により貫通導体ペーストを基体１の貫通孔に充填する。次に、さらにその上に、公知の印刷法により金属ペーストを塗る。
そして、８０℃以上１５０℃以下の温度で乾燥し、大気雰囲気中、４００℃以上５００℃以下の温度で６分以上３０分以下保持して脱脂し、８５０℃以上９００℃以下の最高温度で６分以上１２分以下保持して熱処理することにより、領域６が基体１の一方主面１ａよりも金属配線層３側に位置する回路基板１０を得ることができる。
この製造方法によれば、貫通導体ペーストに用いるＡｇ粉末の平均粒径が、金属ペーストに用いるＡｇ粉末の平均粒径よりも大きいことにより、貫通導体ペーストに含まれる添加粉末が動きやすくなる。そして、上述した熱処理条件の過程で、金属配線層３を形成する金属ペースト中のガラス成分が、基体１側へ動くことにより、貫通導体２を形成する貫通導体ペーストに含まれる添加粉末が、金属配線層３側に拡散する。これにより、Ｓｎ、ＣｕおよびＮｉから選ばれる少なくとも１種を含む化合物を有する領域６が、基体１の一方主面１ａよりも金属配線層３側に位置することとなる。
なお、金属配線層３を所望の厚みとするために、印刷、乾燥、脱脂および焼成を繰り返したり、印刷、乾燥および脱脂までの工程を複数回行なった後に一括して熱処理したりしてもよい。
なお、ＣｕまたはＡｕが主成分である金属配線層３とするには、上記Ａｇ粉末の代わりに、Ｃｕ粉末またはＡｕ粉末を用いればよく、それぞれの主成分に合わせた温度で熱処理を行えばよい。
また、ＣｕまたはＡｕが主成分である金属配線層３とする他の方法としては、貫通導体ペーストと必要に応じて領域ペーストを、公知の印刷法で基体１の貫通孔に充填し、金属ペーストを塗らずに熱処理を行なって貫通導体２を形成した後に、公知のめっき法やスパッタリング法でＣｕまたはＡｕの金属配線層３を形成すればよい。
また、金属配線層３の厚みは、例えば、５μｍ以上３０μｍ以下であり、狭ピッチ化および細線化を図るには、エッチングにより金属配線層３の形成を行なえばよい。
また、金属配線層３上にＡｕからなる表層が位置するようにするには、金属配線層３の表面の全面もしくは部分的に金めっき処理を行なえばよい。なお、金めっき以外に、銀めっきまたはニッケル−金めっきなどを行なってもよい。
また、本実施形態の回路基板１０の作製において、分割溝が形成された基体１を用いて、上述した方法により分割溝によって囲まれた単体に、貫通導体２、金属配線層３４を形成し、その後分割すれば、多数個の回路基板１０を効率よく作製可能である。なお、本実施形態の回路基板１０の製造方法は上述した製造方法に限るものではない。
次に、本実施形態の電子装置２０については、例えば、本実施形態の回路基板１０の第１の金属配線層３ａ上に電子部品１１を搭載することにより得ることができる。このようにして作製された本実施形態の電子装置２０は、電子部品が保有する性能を長期間にわたって発揮することができるともに、高い信頼性を有する。
なお、回路基板１０上に実装される電子部品１１としては、例えば、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、発光ダイオード（ＬＥＤ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。
以下、本発明の実施例を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
各種構成の回路基板を作製し、冷熱サイクルに対する耐久性の確認を行なった。
まず、酸化珪素および酸化マグネシウムを焼結助剤とし、酸化アルミニウムの含有量が９６質量％の酸化アルミニウム質セラミックスからなる基体を作製した。そして、直径が１２０μｍとなるようにレーザーによって貫通孔を設けた。
次に、貫通導体となるペーストおよび金属配線層となるペーストとして、次のものを準備した。
金属配線層となるペーストとして、平均粒径が２．０μｍであるＡｇ粉末と、平均粒径が１．３μｍであり、軟化点が６３０℃であるＲ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系のガラス粉末と、有機ビヒクルとを準備した。
そして、配合量としては、ガラス粉末を２．５質量％、有機ビヒクルを１５質量％とし、残部がＡｇ粉末となるように秤量した。そして、これらを混ぜ合わせて金属配線層となるペーストを得た。
また、貫通導体となるペーストとして、平均粒径が５μｍであるＡｇ粉末と、副成分として表１に記載した種類の平均粒径が５μｍである添加粉末と、有機ビヒクルとを準備した。
そして、配合量としては、添加粉末を２．５質量％、有機ビヒクルを１５質量％とし、残部がＡｇ粉末となるように秤量した。そして、これらを混ぜ合わせて貫通導体となるペーストを得た。
そして、印刷法により貫通導体となるペーストを貫通孔に充填するとともに、金属配線層となるペーストを印刷した。その後、１００℃で乾燥し、大気雰囲気において８５０℃以上９００℃以下の範囲の最高温度で１０分保持して熱処理した。なお、最高温度を上記の範囲で調整することによって、化合物の平均粒径を調整した。このようにして、試料Ｎｏ．３、５、７、９、１１、１３、１５を作製した。
また、試料Ｎｏ．１の形成にあたっては、添加粉末を入れず、有機ビヒクルを１５質量％とし、残部がＡｇ粉末となるように秤量した配合量のペーストを用いたこと以外は、上記方法と同様の方法により作製した。
次に、上記方法において用いた金属配線層となるペーストを、金属配線層用および貫通導体用として用いた（以下ペースト１と記載する）。また、上記方法において貫通導体となるペーストを領域用として用いた（以下ペースト２と記載する）。
印刷法によりペースト１を貫通孔に充填し、次に、その上にペースト２を塗り、さらに、その上にペースト１を塗り、その後、１００℃で乾燥し、大気雰囲気において８５０℃以上９００℃以下の範囲の最高温度で１０分保持して熱処理した。なお、試料Ｎｏ．２は試料Ｎｏ．３、試料Ｎｏ．４は試料Ｎｏ．５、試料Ｎｏ．６は試料Ｎｏ．７、試料Ｎｏ．８は試料Ｎｏ．９、試料Ｎｏ．１０は試料Ｎｏ．１１、試料Ｎｏ．１２は試料Ｎｏ．１３、試料Ｎｏ．１４は試料Ｎｏ．１５と熱処理温度を合わせた。このようにして、試料Ｎｏ．２、４、６、８、１０、１２、１４を作製した。
そして、各試料について、貫通導体の軸の中心を通るように切断し、クロスセクションポリッシャー（ＣＰ）にて研磨して観察面とし、観察面を１０００倍以上３０００倍以下の倍率で拡大し、ＥＰＭＡによるマッピングによって、化合物が存在する領域の有無を確認した。Ｓｎを含んだ試料については、ＳｎとＡｇとの化合物が存在し、ＣｕまたはＮｉを含んだ試料については、それぞれＣｕの酸化物、Ｎｉの酸化物が存在した。また、領域の存在箇所を確認し、領域の位置が図２に示すものは図２、図３に示すものは図３と表１に記載した。
また、化合物が確認された試料については、円相当径の大きさを結晶粒径とした平均値を算出できる画像解析ソフト（ＩｍａｇｅＪ）を用いて、化合物の平均結晶粒径を求めた。
また、冷熱サイクルの耐久性の確認のため、ヒートサイクル試験を行なった。
ヒートサイクル試験は、各試料を２５個用意し、冷熱衝撃試験装置を用いて、各試料の環境温度を室温（２５℃）から−４５℃に降温して３０分保持してから、昇温して１００℃で３０分保持した後、室温まで降温するというサイクルを１サイクルとし、３００サイクル〜１５００サイクルの間で５０サイクル毎に各試料につき１つずつ取出して、１ｍＡのバイアス試験を行ない、断線するまでの回数を表１に示した。
Figure 2016068248
表１に示すように、貫通導体と金属配線層との間に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在する領域を有していることによって、冷熱サイクルに対する耐久性が向上することがわかった。また、領域に存在する化合物としては、ＳｎとＡｇとの合金が好適であることがわかった。また、領域が、基体の主面よりも金属配線層側に位置していることが好適であることがわかった。さらに、化合物の平均結晶粒径が１０μｍ以上３０μｍ以下であることにより、冷熱サイクルに対する耐久性がより向上することがわかった。
１ ：基体
２ ：貫通導体
３ ：金属配線層
６ :領域
１０：回路基板
１１：電子部品
１２：ボンディングワイヤ
２０：電子装置

Claims (6)

  1. 一方主面から他方主面を貫く貫通孔を備えるセラミックスまたはサファイヤからなる基体と、
    主成分が銀からなり、前記基体における前記貫通孔内に位置する貫通導体と、
    前記基体の両主面および前記貫通導体上に位置する金属配線層とを備える回路基板であって、
    前記貫通導体と前記金属配線層との間に、Ｓｎ、ＣｕおよびＮｉより選ばれる少なくとも一種を含む化合物が存在する領域を有することを特徴とする回路基板。
  2. 前記基体がセラミックスであり、前記金属配線層の主成分がＡｇからなることを特徴とする請求項１に記載の回路基板。
  3. 前記領域が、前記基体の主面よりも前記金属配線層側に位置していることを特徴とする請求項１または請求項２に記載の回路基板。
  4. 前記化合物における平均結晶粒径が１０μｍ以上３０μｍ以下であることを特徴とする請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 前記金属配線層上にＡｕからなる表層が位置していることを特徴とする請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 請求項１乃至請求項５のいずれかに記載の回路基板における金属配線層上に電子部品を備えることを特徴とする電子装置。
JP2016556632A 2014-10-29 2015-10-29 回路基板およびこれを備える電子装置 Active JP6298174B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014220400 2014-10-29
JP2014220400 2014-10-29
PCT/JP2015/080585 WO2016068248A1 (ja) 2014-10-29 2015-10-29 回路基板およびこれを備える電子装置

Publications (2)

Publication Number Publication Date
JPWO2016068248A1 true JPWO2016068248A1 (ja) 2017-08-03
JP6298174B2 JP6298174B2 (ja) 2018-03-20

Family

ID=55857583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016556632A Active JP6298174B2 (ja) 2014-10-29 2015-10-29 回路基板およびこれを備える電子装置

Country Status (5)

Country Link
US (1) US10147662B2 (ja)
EP (1) EP3200224B1 (ja)
JP (1) JP6298174B2 (ja)
CN (1) CN107112291B (ja)
WO (1) WO2016068248A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882654B2 (en) * 2019-03-29 2024-01-23 Kyocera Corporation Wiring board, electronic device package, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200973A (ja) * 1999-01-06 2000-07-18 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2009059789A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JPH08125341A (ja) * 1994-10-25 1996-05-17 Hitachi Ltd 電子回路装置
JP4158159B2 (ja) 2004-12-06 2008-10-01 日立金属株式会社 貫通電極付基板およびその製造方法
JP2007258436A (ja) * 2006-03-23 2007-10-04 Alps Electric Co Ltd 配線基板、及びその製造方法
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200973A (ja) * 1999-01-06 2000-07-18 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2009059789A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
EP3200224A4 (en) 2018-02-14
EP3200224B1 (en) 2019-06-19
CN107112291B (zh) 2020-01-03
JP6298174B2 (ja) 2018-03-20
US10147662B2 (en) 2018-12-04
EP3200224A1 (en) 2017-08-02
CN107112291A (zh) 2017-08-29
WO2016068248A1 (ja) 2016-05-06
US20170358513A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
JP5430655B2 (ja) ろう材およびこれを用いた放熱基体ならびに電子装置
JP5677585B2 (ja) 回路基板およびこれを備える電子装置
JP2007201346A (ja) セラミックス回路基板及びその製造方法
JP5743503B2 (ja) ろう材およびこれを用いた回路基板ならびに電子装置
JP6298174B2 (ja) 回路基板およびこれを備える電子装置
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6346518B2 (ja) 放熱性基板
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP6215150B2 (ja) 放熱性基板
JP2011067849A (ja) ろう材およびこれを用いて接合された放熱基体
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP5840945B2 (ja) 回路基板およびこれを備える電子装置
JP5743916B2 (ja) 回路基板およびこれを備える電子装置
JP4070198B2 (ja) 配線基板
JP2014168053A (ja) 回路基板およびこれを備える電子装置
JP2013051253A (ja) 回路基板およびこれを備える電子装置
KR101816983B1 (ko) 세라믹 회로기판 및 이의 제조방법
JP2019212907A (ja) 回路基板およびこれを備える電子装置
JP2018170506A (ja) 回路基板およびこれを備える電子装置
JP2013258372A (ja) グリーンシートおよび配線母基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180222

R150 Certificate of patent or registration of utility model

Ref document number: 6298174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150