CN107112291A - 电路基板以及具备其的电子装置 - Google Patents

电路基板以及具备其的电子装置 Download PDF

Info

Publication number
CN107112291A
CN107112291A CN201580057752.4A CN201580057752A CN107112291A CN 107112291 A CN107112291 A CN 107112291A CN 201580057752 A CN201580057752 A CN 201580057752A CN 107112291 A CN107112291 A CN 107112291A
Authority
CN
China
Prior art keywords
wiring layer
metal wiring
circuit substrate
matrix
insertion conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580057752.4A
Other languages
English (en)
Other versions
CN107112291B (zh
Inventor
阿部裕
阿部裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN107112291A publication Critical patent/CN107112291A/zh
Application granted granted Critical
Publication of CN107112291B publication Critical patent/CN107112291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供放热特性优异、能够经长时间使用的电路基板以及在该电路基板上搭载电子部件而成的电子装置。所述电路基板具备：具备从一个主面贯穿到另一主面的贯通孔的包含陶瓷或蓝宝石的基体、主成分由银构成且位于所述基体中的所述贯通孔内的贯通导体、和位于所述基体的两主面和所述贯通导体上的金属布线层，在所述贯通导体与所述金属布线层之间，具有包含选自Sn、Cu和Ni中的至少一种的化合物存在的区域。

Description

电路基板以及具备其的电子装置
技术领域
本发明涉及电路基板以及在该电路基板上搭载电子部件而成的电子装置。
背景技术
近年来，伴随电子装置的小型化、薄型化，半导体元件、发热元件、珀耳帖(Peltier)元件等各种电子部件的高集成化正在进展。作为搭载有这样的电子部件的电路基板，已知在基体的两主面具备金属布线层、为了将电子部件的工作时产生的热从电子部件搭载侧的一个主面侧的金属布线层传递到另一主面侧的金属布线层而具备贯通导体的构成的电路基板。
例如，在专利文献1中，提出了一种带贯通电极的基板，其特征在于，在沿玻璃或陶瓷基板的正反板厚方向贯通的孔中填充成为电极的金属而成、贯通孔的开口径a为80μm至500μm、且与基板的厚度b之比a/b为0.2至0.5、贯通孔内壁的距离基板两面至少50μm深的区域以0.2μm以上的膜厚在内壁面形成有金属膜C、贯通孔被比金属膜C的熔点低的电极金属D填充。
现有技术文献
专利文献
专利文献1：日本特开2006-165137号公报
发明内容
发明要解决的问题
现阶段，由于电子部件的高性能化，在电子部件的工作时对金属布线层的每单位面积施加的热量增加，工作时和不工作时的温度差扩大。以下，将工作和不工作的反复记载为冷热循环。
若受到这样的温度差扩大的冷热循环，则由于膨胀收缩，而在基体、金属布线层、贯通导体这3个构成接近的部分容易发生龟裂、剥离。若产生这样的龟裂、剥离，则电子部件的工作时产生的热变得难以传递，放热特性降低，因此不能经长时间发挥电子部件的保有性能。
因此，需要如下电路基板，其将电子部件的工作时产生的热从电子部件搭载侧的一个主面侧的金属布线层经由贯通导体向另一主面侧的金属布线层高效地传递，能够耐受经长时间的冷热循环。
本发明为了满足上述要求而提出，提供放热特性优异、能够经长时间使用的电路基板以及在该电路基板上搭载电子部件而成的电子装置。
用于解决问题的手段
本发明的电路基板的特征在于，具备：具备从一个主面贯穿到另一主面的贯通孔的包含陶瓷或蓝宝石的基体、主成分由银构成且位于上述基体中的上述贯通孔内的贯通导体、和位于上述基体的两主面和上述贯通导体上的金属布线层，在上述贯通导体与上述金属布线层之间，具有包含选自Sn、Cu和Ni中的至少一种的化合物存在的区域。
另外，本发明的电子装置的特征在于，在上述构成的本发明的电路基板上的金属布线层上具备电子部件。
发明效果
根据本发明的电路基板，放热特性优异，并且能够耐受经长时间的冷热循环。
另外，根据本发明的电子装置，通过为在上述构成的本发明的电路基板上的金属布线层上具备电子部件的构成，能够经长时间发挥电子部件所保有的性能，并且具有高的可靠性。
附图说明
图1为表示具备第1实施方式的电路基板的电子装置的截面图。
图2为图1中的S部的放大图。
图3为第2实施方式的电路基板中的相当于图1的S部的放大图。
具体实施方式
以下，对于本实施方式的一例一边参照附图一边进行说明。图1为表示具备第1实施方式的电路基板的电子装置的截面图，图2为图1中的S部的放大图。
第1实施方式的电路基板10具备：具备从一个主面1a贯穿到另一主面1b的贯通孔的基体1、位于基体1中的贯通孔内的贯通导体2、和在基体1的两主面1a、1b的金属布线层3。
需要说明的是，图1中，示出具有2个贯通导体2的例子。并且，对于电子部件11搭载侧的基体1的一个主面1a上的金属布线层3赋予3a的符号，对于与其连接的贯通导体2赋予2a的符号，对于与其连接的另一主面1b上的金属布线层3赋予3b的符号。另外，对于未搭载电子部件11的基体1的一个主面1a上的金属布线层3赋予3c的符号，对于与其连接的贯通导体2赋予2b的符号，对于与其连接的另一主面1b上的金属布线层3赋予3d的符号。
并且，本实施方式的电子装置20在本实施方式的电路基板10上的金属布线层3上具备电子部件11，图1中，示出电子部件11与金属布线层3c通过接合线12而电连接的例子。
本实施方式的电路基板10中的贯通导体2的主成分由Ag构成。需要说明的是，在此主成分是指，构成贯通导体2的全部成分100质量％之中含有超过50％的成分。
本实施方式的电路基板10上的金属布线层3例如主成分由Ag、Au、Cu中的任一种构成。需要说明的是，在此主成分是指，构成金属布线层3的全部成分100质量％之中含有超过50％的成分。
并且，本实施方式的电路基板10如作为图1中的S部的放大图的图2所示，在基体1所具备的贯通导体2a与金属布线层3a之间，具有包含选自Sn、Cu和Ni中的至少一种的化合物(以下，有时仅记载为化合物。)存在的区域6。需要说明的是，图2中，按照具有明确的分界线的方式示出了区域6，但实际上，也有看不到明确的分界线的情况。
通过满足这样的构成，能够抑制因冷热循环而产生的裂纹的进展，或抑制冷热循环导致的龟裂的发生。因此，本实施方式的电路基板10能够将电子部件11的工作时产生的热从金属布线层3a经由区域6和贯通导体2向金属布线层3b高效地传递，因此放热特性优异，并且能够耐受经长时间的冷热循环。
能够抑制因冷热循环而产生的裂纹的进展是由于，凭借化合物的存在，能够制止进展的裂纹。另外，能够抑制冷热循环导致的龟裂的发生是由于，凭借形成化合物时的体积膨胀，而对化合物的周围的Ag结晶产生压缩应力，难以因冷热循环时的膨胀收缩而发生龟裂。
特别是区域6如图2所示，在贯通孔的开口周边附近存在是适宜的。这是由于通过冷热循环，容易在贯通孔的开口周边附近发生龟裂。
接着，例如，在Sn的情况下，化合物是指Sn与Ag的合金，在Cu的情况下，化合物是指包含Cu的氧化物，在Ni的情况下，化合物是指包含Ni的氧化物。由于Sn与Ag的合金比包含Cu的氧化物或包含Ni的氧化物的电阻值低，因此，作为在区域6存在的化合物，适宜为Sn与Ag的合金。
接着，对于构成本实施方式的电路基板10的各部件进行说明。
首先，构成本实施方式的电路基板10的基体1可以使用陶瓷或蓝宝石。作为陶瓷，可以使用氧化铝质陶瓷、氧化锆质陶瓷、氧化铝和氧化锆的复合陶瓷、氮化硅质陶瓷、氮化铝质陶瓷、碳化硅质陶瓷或莫来石质陶瓷。
在此，举出氧化铝质陶瓷为例，在构成陶瓷的全部成分之中，氧化铝的含量超过50％的陶瓷称为氧化铝质陶瓷。需要说明的是，在廉价且加工比较容易同时具有优异的机械特性的方面，基体1由陶瓷构成是适宜的，其中，更适宜由氧化铝质陶瓷构成。
另外，构成本实施方式的电路基板10的金属布线层3如上所述，例如主成分由Ag、Au、Cu中的任一种构成，但从与贯通导体2的密合性的观点出发，主成分由Ag构成是适宜的。
此外，在金属布线层3中，包含SiO2、Bi2O3、B2O3、ZnO等玻璃成分是适宜的。像这样，在金属布线层3包含玻璃成分时，与基体1的密合强度变高。另外，作为其它成分，可以包含Mg、Ca、Zr、Ti和Mo等。
另外，关于构成本实施方式的电路基板10的贯通导体2，遍布贯通导体2的整体，存在包含选自Sn、Cu和Ni中的至少一种的化合物是适宜的。像这样，通过遍布贯通导体2的整体，存在包含选自Sn、Cu和Ni中的至少一种的化合物，从而凭借形成包含选自Sn、Cu和Ni中的至少一种的化合物时的体积膨胀，贯通孔与内壁的接触面积变多，因此放热特性优异。另外，由于上述的体积膨胀，对化合物的周围的Ag结晶施加压缩应力，从而受到冷热循环时难以发生龟裂。
接着，图3为第2实施方式的电路基板中的相当于图1的S部的放大图。如图3所示，区域6比起基体1的一个主面1a更位于金属布线层3a侧是适宜的。
冷热循环时，在贯通孔周边，特别是在金属布线层3a侧容易发生龟裂，因此凭借区域6比起基体1的一个主面1a更位于金属布线层3a侧，能够抑制因冷热循环而产生的裂纹的进展。另外，区域6若位于图3所示的位置，则贯通导体2a没有凹陷，因此在形成金属布线层2a时，位于贯通孔的金属布线层2a的表面不会凹陷，能够扩大在其上搭载电子部件11时的接触面积。
需要说明的是，区域6为比起基体1的一个主面1a更位于金属布线层3a侧的构成时，从热传导性的观点、镀覆时的变色的观点出发，将从图3所示的线E(基体1的一个主面1a的表面线)到线D(金属布线层3的表面线)为止设为1时，区域6在从基体1的一个主面1a侧到0.4为止的范围存在是适宜的。
本实施方式的电路基板10中，化合物中的平均晶粒直径为10μm以上且30μm以下是适宜的。满足这样的范围时，能够一面维持放热特性、一面向周围的Ag结晶施加更大的压缩应力，因此成为经更长时间耐受冷热循环的电路基板10。
本实施方式的电路基板10中，由Au构成的表层位于金属布线层3上是适宜的。满足这样的构成时，与接合线12的密合处理变得容易，能够抑制金属布线层3硫化腐蚀。
接着，对具有包含选自Sn、Cu和Ni中的至少一种的化合物的区域6的有无的确认方法进行说明。首先，将电路基板10按照穿过贯通导体2的轴的中心的方式切断，用截面抛光机(CP)进行研磨，将图2所示那样的截面作为观察面。
接着，使用电子扫描显微镜(SEM)等，以1000倍以上且3000倍以下的倍率将观察面放大并观察图像，或通过基于EPMA(电子射线微量分析仪)的映像进行确认即可。
具体来说，根据图像的观察或映像，在一个主面1a、贯通孔内、一个主面1a与贯通孔内之间等，通过Ag结晶的尺寸的差异、Ag结晶以外的化合物的存在部位的差异、含有成分(元素)的差异等，来推断金属布线层3、区域6、贯通导体2。例如，若金属布线层3和贯通导体2为Ag且在区域6存在Ag-Sn合金，则能够以Sn为基础，判别金属布线层3、区域6、贯通导体2。
并且，在被判别的区域6，若在观察到Sn的部分观察到Ag，则可以认为存在Sn与Ag的合金。另外，在区域6，若在观察到Cu的部分确认到O(氧)，则可以认为存在Cu的氧化物。进一步，在区域6，若在观察到Ni的部分确认到O，则可以认为存在Ni的氧化物。
另外，关于包含选自Sn、Cu和Ni中的至少一种的化合物的平均晶粒直径，对于用上述的方法确认的化合物，使用能够算出将当量圆直径的尺寸作为晶粒直径的平均值的图像解析软件(例如ImageJ)即可。
以下，对于本实施方式的电路基板10的制造方法的一例进行说明。需要说明的是，在此，对于基体1由氧化铝质陶瓷构成的例子进行说明。作为基体1的制造方法，使用氧化铝(Al2O3)的粉末、与作为烧结助剂的氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等粉末，通过公知的成形方法和烧成方法制作即可。
另外，将本实施方式的电路基板10用作搭载发光二极管(LED)的发光元件安装用基板时，通过在基体1中包含氧化钡(BaO)、氧化锆(ZrO2)从而能够提高基体1的反射率。
另外，作为对于基体1形成贯通孔的方法，对于成形体，通过基于冲孔、喷砂或激光的加工而形成，或者对于烧结体，用喷砂或激光进行加工即可。
接着，准备用于形成贯通导体2和金属布线层3的金属糊料。需要说明的是，在此，对金属布线层3的主成分为Ag的例子进行说明。
用于形成贯通导体2和金属布线层3的金属糊料包含平均粒径为0.5μm以上且10μm以下的Ag粉末、玻璃粉末、和有机载体。在此，作为Ag粉末，准备例如平均粒径为0.5μm以上且3.5μm以下的粉末即可。为了形成Cu为主成分的金属布线层3，使用Cu粉末即可，为了形成Au为主成分的金属布线层3，使用Au粉末即可。
接着，玻璃粉末适宜使用软化点为500℃以上且700℃以下的玻璃粉末，特别适宜使用600℃以上且700℃以下的玻璃粉末。另外，玻璃粉末的平均粒径相对于Ag粉末的平均粒径为8％以上且60％以下是适宜的。软化点为600℃以上且700℃以下时，另外，玻璃粉末的平均粒径相对于Ag粉末的平均粒径为8％以上且60％以下时，金属糊料中含有的玻璃粉末在烧成时容易软化，变得容易向基体1侧移动，能够提高基体1与贯通导体2或金属布线层3的接合强度。
并且，作为这样的玻璃粉末的种类，可以举出例如R2O-B2O3-SiO2系(R：碱金属元素)、SiO2-Bi2O3-B2O3系、R2O-SiO2-B2O3-Bi2O3系、SiO2-ZnO-B2O3系、R2O-SiO2-B2O3-ZnO系等。
另外，有机载体为将有机粘合剂溶解于有机溶剂中的有机载体，例如，有机粘合剂与有机溶剂的比率是，相对于有机粘合剂1，有机溶剂为2～6。并且，作为有机粘合剂，可以使用例如选自聚甲基丙烯酸丁酯、聚甲基丙烯酸甲酯等丙烯酸系类、硝基纤维素、乙基纤维素、乙酸纤维素、丁基纤维素等的纤维素类、聚甲醛等聚醚类、聚丁二烯、聚异戊二烯等聚乙烯基类中的1种或混合使用2种以上。
另外，作为有机溶剂，可以使用例如选自卡必醇、卡必醇乙酸酯、萜品醇、间甲酚、二甲基咪唑、二甲基咪唑啉酮、二甲基甲酰胺、二丙酮醇、三乙二醇、对二甲苯、乳酸乙酯、异佛尔酮中的1种或混合使用2种以上。
并且，作为配合量比，例如在金属糊料100质量％之中，将Ag粉末设为77.0质量％以上且92.0质量％以下、将玻璃粉末设为0.5质量％以上且5质量％以下、将有机载体设为10质量％以上且20质量％以下的范围即可。
接着，准备用于形成区域6的区域糊料。用于形成区域6的区域糊料包含平均粒径为0.5μm以上且10μm以下的Ag粉末、以及选自Sn、Cu和Ni中的至少1种且包含平均粒径为5μm以上且10μm以下的添加粉末、和有机载体。在此，作为配合量比，例如在区域糊料100质量％之中，将Ag粉末设为64.0质量％以上且81.0质量％以下、将添加粉末设为9.0质量％以上且16.0质量％以下、将有机载体设为10.0质量％以上且20.0质量％以下即可。
接着，使用准备的金属糊料，通过公知的印刷法将金属糊料填充于基体1的贯通孔。接着，在向贯通孔内填充的金属糊料上涂布区域糊料，进一步在其上，通过公知的印刷法涂布金属糊料。
然后，在80℃以上且150℃以下的温度下干燥，在400℃以上且500℃以下的温度下保持6分钟以上且30分钟以下进行脱脂，在800℃以上且920℃以下的最高温度下保持6分钟以上且24分钟以下进行热处理，从而可以得到本实施方式的电路基板10。
需要说明的是，为了将区域6按照比起基体1的一个主面1a更位于金属布线层3侧的方式形成，按照贯通导体2形成至贯通孔的开口周边的方式填充金属糊料后进行热处理之后，涂布区域糊料，进一步在其上涂布成为金属布线层3的金属糊料，再次进行热处理即可。
接着，作为本实施方式的电路基板10的制造方法的另一例，对于将区域6按照比起基体1的一个主面1a更位于金属布线层3侧的方式形成的方法进行说明。首先，作为用于形成金属布线层3的糊料，将玻璃粉末设为2.0质量％以上且5质量％以下，除此以外，使用上述的金属糊料。
另外，作为形成贯通导体2的贯通导体糊料，使用比金属糊料中使用的平均粒径大的平均粒径的Ag粉末、包含选自Sn、Cu和Ni中的至少1种且平均粒径为5μm以上且10μm以下的添加粉末、以及有机载体，将配合量比设为例如在贯通导体糊料100质量％之中，将Ag粉末设为64.0质量％以上且81.0质量％以下、将添加粉末设为9.0质量％以上且16.0质量％以下、将有机载体设为10.0质量％以上且20.0质量％以下的比例。
然后，通过公知的印刷法将贯通导体糊料填充于基体1的贯通孔。接着，进一步在其上通过公知的印刷法涂布金属糊料。
然后，在80℃以上且150℃以下的温度下干燥，在大气气氛中，在400℃以上且500℃以下的温度下保持6分钟以上且30分钟以下进行脱脂，在850℃以上且900℃以下的最高温度下保持6分钟以上且12分钟以下进行热处理，从而可以得到区域6比起基体1的一个主面1a更位于金属布线层3侧的电路基板10。
根据该制造方法，通过使贯通导体糊料中使用的Ag粉末的平均粒径大于金属糊料中使用的Ag粉末的平均粒径，贯通导体糊料中所含的添加粉末变得容易移动。并且，在上述的热处理条件的过程中，形成金属布线层3的金属糊料中的玻璃成分向基体1侧移动，从而形成贯通导体2的贯通导体糊料中所含的添加粉末向金属布线层3侧扩散。由此，具有包含选自Sn、Cu和Ni中的至少1种的化合物的区域6比起基体1的一个主面1a更位于金属布线层3侧。
需要说明的是，为了使金属布线层3形成所期望的厚度，可以反复印刷、干燥、脱脂和烧成，或者多次进行到印刷、干燥和脱脂为止的工序后一齐进行热处理。
需要说明的是，为了形成Cu或Au为主成分的金属布线层3，代替上述Ag粉末，使用Cu粉末或Au粉末即可，在符合各个主成分的温度下进行热处理即可。
另外，作为形成Cu或Au为主成分的金属布线层3的其它方法，将贯通导体糊料和根据需要的区域糊料利用公知的印刷法填充于基体1的贯通孔，不涂布金属糊料地进行热处理而形成贯通导体2之后，利用公知的镀覆法或溅射法形成Cu或Au的金属布线层3即可。
另外，金属布线层3的厚度例如为5μm以上且30μm以下，为了实现窄间距化和细线化，通过蚀刻进行金属布线层3的形成即可。
另外，为了使由Au构成的表层位于金属布线层3上，在金属布线层3的表面的整面或部分地进行镀金处理即可。需要说明的是，除了镀金以外，可以进行镀银或镀镍-金等。
另外，在本实施方式的电路基板10的制作中，使用形成有分割槽的基体1，通过上述的方法在被分割槽包围的单体上形成贯通导体2、金属布线层34，其后进行分割，即可高效地制作多个电路基板10。需要说明的是，本实施方式的电路基板10的制造方法不限于上述的制造方法。
接着，关于本实施方式的电子装置20，例如可以通过在本实施方式的电路基板10的第1金属布线层3a上搭载电子部件11而得到。按照这种方式制作的本实施方式的电子装置20能够经长时间发挥电子部件所保有的性能，并且具有高的可靠性。
需要说明的是，作为在电路基板10上安装的电子部件11，例如可以使用绝缘栅双极晶体管(IGBT)元件、智能功率模块(IPM)元件、金属氧化膜型场效应晶体管(MOSFET)元件、发光二极管(LED)元件、续流二极管(FWD)元件、电力晶体管(GTR)元件、肖特基势垒二极管(SBD)等半导体元件、升华型热敏打印机头或热喷墨打印机头用的发热元件、珀耳帖元件等。
以下，具体说明本发明的实施例，但本发明不限于以下的实施例。
实施例
制作各种构成的电路基板，进行相对于冷热循环的耐久性的确认。
首先，以氧化硅和氧化镁为烧结助剂，制作氧化铝的含量为96质量％的由氧化铝质陶瓷构成的基体。然后，按照直径成为120μm的方式通过激光开设贯通孔。
接着，作为成为贯通导体的糊料和成为金属布线层的糊料，准备如下材料。
作为成为金属布线层的糊料，准备平均粒径为2.0μm的Ag粉末、平均粒径为1.3μm、软化点为630℃的R2O-B2O3-SiO2系的玻璃粉末、和有机载体。
并且，作为配合量，按照将玻璃粉末设为2.5质量％、将有机载体设为15质量％，余量为Ag粉末的方式进行称量。然后，将这些混合而得到成为金属布线层的糊料。
另外，作为成为贯通导体的糊料，准备平均粒径为5μm的Ag粉末、作为副成分的表1记载的种类的平均粒径为5μm的添加粉末、和有机载体。
然后，作为配合量，按照将添加粉末设为2.5质量％、将有机载体设为15质量％、余量为Ag粉末的方式进行称量。然后，将这些混合而得到成为贯通导体的糊料。
然后，通过印刷法将成为贯通导体的糊料填充于贯通孔，并且印刷成为金属布线层的糊料。其后，在100℃下干燥，在大气气氛中在850℃以上且900℃以下的范围的最高温度下保持10分钟进行热处理。需要说明的是，通过在上述范围内调整最高温度，从而调整化合物的平均粒径。按照这种方式，制作试样No.3、5、7、9、11、13、15。
另外，试样No.1的形成时，使用按照不加入添加粉末、将有机载体设为15质量％、余量为Ag粉末的方式称量的配合量的糊料，除此以外，通过与上述方法同样的方法来制作。
接着，将上述方法中使用的成为金属布线层的糊料用作金属布线层用和贯通导体用(以下记载为糊料1)。另外，将上述方法中成为贯通导体的糊料用作区域用(以下记载为糊料2)。
通过印刷法将糊料1填充于贯通孔，接着，在其上涂布糊料2，进一步，在其上涂布糊料1，其后，在100℃下干燥，在大气气氛中在850℃以上且900℃以下的范围的最高温度下保持10分钟进行热处理。需要说明的是，试样No.2与试样No.3、试样No.4与试样No.5、试样No.6与试样No.7、试样No.8与试样No.9、试样No.10与试样No.11、试样No.12与试样No.13、试样No.14与试样No.15统一热处理温度。按照这种方式，制作试样No.2、4、6、8、10、12、14。
然后，对于各试样，按照穿过贯通导体的轴的中心的方式切断，用截面抛光机(CP)进行研磨作为观察面，以1000倍以上且3000倍以下的倍率放大观察面，通过基于EPMA的映像，确认化合物存在的区域的有无。关于包含Sn的试样，存在Sn和Ag的化合物，关于包含Cu或Ni的试样，分别存在Cu的氧化物、Ni的氧化物。另外，确认区域的存在部位，在表1中，区域的位置为图2中示出的记载为图2、图3中示出的记载为图3。
另外，对于确认了化合物的试样，使用能够算出将当量圆直径的尺寸作为晶粒直径的平均值的图像解析软件(ImageJ)，求出化合物的平均晶粒直径。
另外，为了确认冷热循环的耐久性，进行热循环试验。
热循环试验中，准备各试样25个，使用冷热冲击试验装置，将各试样的环境温度从室温(25℃)降温至-45℃并保持30分钟之后，升温并在100℃保持30分钟后，降温至室温，将这样的循环作为1循环，在300次循环～1500次循环之间每50次循环对于各试样各取出1个，进行1mA的偏置试验，将断线为止的次数示于表1。
[表1]
如表1所示，可知通过在贯通导体与金属布线层之间，具有包含选自Sn、Cu和Ni中的至少一种的化合物存在的区域，从而相对于冷热循环的耐久性提高。另外，可知作为在区域存在的化合物，Sn与Ag的合金是适宜的。另外，可知区域比起基体的主面更位于金属布线层侧是适宜的。此外，可知通过化合物的平均晶粒直径为10μm以上且30μm以下，相对于冷热循环的耐久性进一步提高。
符号说明
1：基体
2：贯通导体
3：金属布线层
6：区域
10：电路基板
11：电子部件
12：接合线
20：电子装置

Claims (6)

1.一种电路基板，其特征在于，具备：
具备从一个主面贯穿到另一主面的贯通孔的包含陶瓷或蓝宝石的基体、
主成分由银构成且位于所述基体中的所述贯通孔内的贯通导体、和
位于所述基体的两主面和所述贯通导体上的金属布线层，
在所述贯通导体与所述金属布线层之间，具有包含选自Sn、Cu和Ni中的至少一种的化合物存在的区域。
2.根据权利要求1所述的电路基板，其特征在于，所述基体为陶瓷，所述金属布线层的主成分由Ag构成。
3.根据权利要求1或权利要求2所述的电路基板，其特征在于，
所述区域比起所述基体的主面更位于所述金属布线层侧。
4.根据权利要求1至权利要求3中任一项所述的电路基板，其特征在于，
所述化合物中的平均晶粒直径为10μm以上且30μm以下。
5.根据权利要求1至权利要求4中任一项所述的电路基板，其特征在于，
包含Au的表层位于所述金属布线层上。
6.一种电子装置，其特征在于，
在权利要求1至权利要求5中任一项所述的电路基板上的金属布线层上具备电子部件。
CN201580057752.4A 2014-10-29 2015-10-29 电路基板以及具备其的电子装置 Active CN107112291B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-220400 2014-10-29
JP2014220400 2014-10-29
PCT/JP2015/080585 WO2016068248A1 (ja) 2014-10-29 2015-10-29 回路基板およびこれを備える電子装置

Publications (2)

Publication Number Publication Date
CN107112291A true CN107112291A (zh) 2017-08-29
CN107112291B CN107112291B (zh) 2020-01-03

Family

ID=55857583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580057752.4A Active CN107112291B (zh) 2014-10-29 2015-10-29 电路基板以及具备其的电子装置

Country Status (5)

Country Link
US (1) US10147662B2 (zh)
EP (1) EP3200224B1 (zh)
JP (1) JP6298174B2 (zh)
CN (1) CN107112291B (zh)
WO (1) WO2016068248A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7257503B2 (ja) * 2019-03-29 2023-04-13 京セラ株式会社 配線基板、電子装置用パッケージ及び電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731066A (en) * 1994-10-25 1998-03-24 Hitachi, Ltd. Electronic circuit device
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
CN101043787A (zh) * 2006-03-23 2007-09-26 阿尔卑斯电气株式会社 贯通电极导体附近析出银的配线基板及其制造方法
JP2009059789A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
US8222529B2 (en) * 2009-08-20 2012-07-17 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JP4122612B2 (ja) * 1999-01-06 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板
JP4158159B2 (ja) 2004-12-06 2008-10-01 日立金属株式会社 貫通電極付基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731066A (en) * 1994-10-25 1998-03-24 Hitachi, Ltd. Electronic circuit device
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
CN101043787A (zh) * 2006-03-23 2007-09-26 阿尔卑斯电气株式会社 贯通电极导体附近析出银的配线基板及其制造方法
JP2009059789A (ja) * 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
US8222529B2 (en) * 2009-08-20 2012-07-17 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US20170358513A1 (en) 2017-12-14
CN107112291B (zh) 2020-01-03
EP3200224A4 (en) 2018-02-14
EP3200224B1 (en) 2019-06-19
US10147662B2 (en) 2018-12-04
EP3200224A1 (en) 2017-08-02
JP6298174B2 (ja) 2018-03-20
JPWO2016068248A1 (ja) 2017-08-03
WO2016068248A1 (ja) 2016-05-06

Similar Documents

Publication Publication Date Title
EP2720520B1 (en) Circuit board and electronic device provided with same
JP6446155B1 (ja) 両面回路非酸化物系セラミックス基板およびその製造方法
JP5677585B2 (ja) 回路基板およびこれを備える電子装置
JPWO2006019090A1 (ja) 発光素子搭載用セラミックス基板およびその製造方法
WO2008081758A1 (ja) 窒化アルミニウムメタライズド基板の製造方法
JP2006196854A (ja) メタライズドセラミック基板の製造方法
CN107799423A (zh) 用于生产具有至少一个过孔的金属陶瓷衬底的方法
CN107112291A (zh) 电路基板以及具备其的电子装置
JP2001342063A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP7257867B2 (ja) 回路基板およびこれを備える電子装置
JP4949944B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JPH0676264B2 (ja) ガラス層を有する窒化アルミニウム焼結体並びにその製造方法
JP2004228410A (ja) 配線基板
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP6608562B2 (ja) 回路基板およびこれを備える電子装置
JP5743916B2 (ja) 回路基板およびこれを備える電子装置
JP2007176741A (ja) セラミック焼結体及び配線基板
JP2014168053A (ja) 回路基板およびこれを備える電子装置
JPH02153883A (ja) 高熱伝導性基板およびその製造方法
JP2013051253A (ja) 回路基板およびこれを備える電子装置
JP2000159588A (ja) 窒化アルミニウム質基板およびその製造方法
JPH0725616B2 (ja) 金属化面を有する窒化アルミニウム焼結体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant