JP4122612B2 - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板 Download PDFInfo
- Publication number
- JP4122612B2 JP4122612B2 JP00137099A JP137099A JP4122612B2 JP 4122612 B2 JP4122612 B2 JP 4122612B2 JP 00137099 A JP00137099 A JP 00137099A JP 137099 A JP137099 A JP 137099A JP 4122612 B2 JP4122612 B2 JP 4122612B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- low
- layer
- fired ceramic
- temperature fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板表面に表層導体パターンをフォトリソグラフィ法等の湿式パターニング法で形成した低温焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】
８００〜１０００℃で焼成する低温焼成セラミック回路基板は、セラミックと同時焼成する内層導体やビア導体として、低抵抗、低融点の金属（Ａｇ系、Ａｕ系、Ｃｕ系等）を使用でき、また、セラミックの誘電率が低いという利点があり、近年の信号処理の高速化に対応できるセラミック回路基板として知られている。この低温焼成セラミック回路基板においても、近年の高密度実装・小型化の要求を満たすために、基板内層にコンデンサや抵抗体を内蔵させたり、基板表面の表層導体パターンをフォトリソグラフィ法で形成してファインパターン化したものがある。
【０００３】
【発明が解決しようとする課題】
ところで、ビア導体とセラミック層との熱膨張率の差によりセラミック層にクラックが生じることを防止するため、ビア導体は、導体粒子間の空隙をある程度大きく（緻密度を粗く）することで、セラミック層との熱膨張率の差を吸収するようにしている。
【０００４】
しかし、表層導体パターンをフォトリソグラフィ法で形成する際に、露光後の現像工程で、基板表面が現像液にさらされるため、基板表面に露出するビア導体の導体粒子間の微細空隙から水分が浸入して、その水分が内蔵コンデンサや内蔵抵抗体に浸入し、その水分中のイオン（Ｎａ+ 、Ｋ+ 等）が内蔵コンデンサや内蔵抵抗体に含まれた状態となる。この状態で、後焼成すると、ショート等の電気的不具合が発生することがあり、これが歩留り低下、信頼性低下を招く一因となっていた。
【０００５】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、基板表層のビア導体からの水分や湿気の浸入によるショート等の電気的不具合を防止でき、歩留り向上、信頼性向上を実現できる低温焼成セラミック回路基板を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の低温焼成セラミック回路基板は、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部を他の部分よりも緻密に形成したものである（請求項１）。
このように、基板表層のビア導体の少なくとも表面部の緻密度を高めると、その部分の導体粒子間の空隙が小さくなり、表層導体パターンを湿式パターニング法で形成しても、水分が基板表層のビア導体に浸入しにくくなり、基板内層への水分の浸入が防止される。
この場合、基板全体のビア導体を緻密化するのではなく、水分の浸入防止に必要最小限の、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部をのみを緻密化するだけであるから、他の層のビア導体は従来同様の比較的粗い緻密度にして、導体粒子間の空隙をある程度大きくすることができる。
これにより、ビア導体とセラミック層との熱膨張率の差を吸収することができ、低温焼成セラミック層のビア導体周辺にクラックが生じることを防止できる。
【０００７】
上述したように、本発明の低温焼成セラミック回路基板は、基板表層のビア導体に水分が浸入しにくいため、請求項２のように、基板内層に内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成しても、内蔵コンデンサや内蔵抵抗体への水分の浸入が防止され、ショート等の電気的不具合が防止される。
【０００８】
ここで、ビア導体を緻密化する方法としては、例えばＡｇ系導体ペーストに添加物を混合して緻密化しても良いが、請求項３のように、Ａｇ系導体ペーストに含まれる導体粒子の粒径を小さくすることで、ビア導体を緻密化するようにしても良い。このようにすれば、導体粒子の粒径を調整することで、ビア導体の緻密度を容易に調整することができる。
【０００９】
また、請求項４のように、ビア導体の緻密な部分を、他の部分のビア導体と共に低温焼成セラミック層と同時焼成するようにしても良い。このようにすれば、焼成工程が増加せず、生産性を低下させずに済む。
【００１０】
或は、請求項５のように、ビア導体の緻密な部分を、先に焼成されたビア導体上にＡｇ系導体ペーストを印刷して後焼成するようにしても良い。例えば、焼成後の基板表面に表層導体や表層抵抗体等を印刷して後焼成する場合には、表層導体等を後焼成する工程で、同時に、ビア導体の緻密な部分も後焼成することができ、焼成工程が増加せず、生産性を低下させずに済む。
【００１１】
【発明の実施の形態】
［実施形態（１）］
以下、本発明の実施形態（１）を図１に基づいて説明する。低温焼成セラミック層１１は、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末：５０〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 粉末：５０〜３５重量％（好ましくは４０重量％）との混合物からなるグリーンシートにより形成されている。低温焼成セラミックは、上記の系の他に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末との混合物、又は、ＳｉＯ2 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末との混合物等、８００〜１０００℃で焼成できるセラミックを用いれば良い。
【００１２】
各低温焼成セラミック層１１の所定位置には、ビアホール１２が形成され、各層のビアホール１２にＡｇ系のビア導体１３，１４が充填されている。各層のビア導体１３，１４は、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペーストにより形成されている。
【００１３】
基板表層に位置するビア導体１３の表面部は、他の部分よりも緻密度が高い緻密層１５となり、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペーストにより形成されている。緻密層１５は、これを形成するＡｇ系導体ペーストに含まれる導体粒子の平均粒径を１μｍ以下、好ましくは０．５μｍ以下とすることで、緻密度が高められている。この際、導体粒子の形状を球状にすれば、フレーク状等の不定形の導体粒子よりも導体粒子間の隙間が少なくなり、緻密度を更に高めることができる。
【００１４】
緻密層１５以外のビア導体１３，１４は、低温焼成セラミック層１１との熱膨張率の差により低温焼成セラミック層１１にクラックが生じることを防止するため、使用するＡｇ系導体ペーストの導体粒子の平均粒径を数μｍ以上とすることで、比較的粗い緻密度にして、導体粒子間の空隙がある程度大きくなるようにしている。この場合、導体粒子の形状をフレーク状等の不定形にすれば、球状の導体粒子よりも導体粒子間の隙間が大きくなり、緻密度が粗くなる。
【００１５】
各層の低温焼成セラミック層１１を積層する前に、最上層の低温焼成セラミック層１１を除く、各層の低温焼成セラミック層１１の上面には、Ａｇ系導体ペーストで内層配線パターン１６をスクリーン印刷する。また、内蔵コンデンサ１７を形成する内層の低温焼成セラミック層１１には、Ａｇ系導体ペーストでコンデンサ１７の下面電極１８をスクリーン印刷し、その上面にＰｂペロブスカイト系、ＢａＴｉＯ3 系等の誘電体ペーストで誘電体層１９をスクリーン印刷し、更に、その上面にＡｇ系導体ペーストでコンデンサ１７の上面電極２０をスクリーン印刷する。また、他の内層の低温焼成セラミック層１１には、ＲｕＯ2 系の抵抗体ペーストで内蔵抵抗体２１をスクリーン印刷する。
【００１６】
印刷工程終了後、各層の低温焼成セラミック層１１を積層して生基板を作り、これを例えば８０〜１５０℃、５０〜２５０ｋｇｆ／ｃｍ2 の条件で加熱圧着して一体化する。更に、この生基板の両面に、加圧焼成のためのアルミナグリーンシート２２（ダミーグリーンシート）を積層し、上述と同様の方法で加熱圧着する。
【００１７】
この後、２枚のアルミナグリーンシート２２間に挟まれた生基板を、２〜２０ｋｇｆ／ｃｍ2 の範囲内の圧力で加圧しながら８００〜１０００℃（好ましくは９００℃）で焼成し、内蔵コンデンサ１７と内蔵抵抗体２１を有する低温焼成セラミック回路基板を同時焼成する。この場合、基板両面に積層されたアルミナグリーンシート２２は１５５０〜１６００℃まで加熱しないと焼結しないので、８００〜１０００℃で焼成すれば、アルミナグリーンシート２２は未焼結のまま残される。但し、焼成の過程で、アルミナグリーンシート２２中のバインダーが飛散してアルミナ粉体として残る。
【００１８】
焼成後、基板両面に残ったアルミナ粉体（アルミナグリーンシート２２）を研磨等により除去した後、基板表面に表層導体パターン２３をフォトリソグラフィ法で次のようにして形成する。まず、基板表面に感光性導体ペーストを塗布し、これを乾燥させる。この後、感光性導体ペースト膜に露光装置で露光し、これをＮａＣＯ3 （１％）の水溶液で現像処理して、感光性導体ペースト膜のうちの不要部分を除去して、表層導体パターン２３を形成する。この後、表層導体パターン２３を８５０℃で１０分、焼成する。
【００１９】
以上説明した製造方法では、基板表層に位置するビア導体１３とその表面部の緻密層１５とを低温焼成セラミック層１１と同時焼成するようにしたが、緻密層１５を除くビア導体１３を低温焼成セラミック層１１と同時焼成した後、このビア導体１３上にＡｇ系導体ペーストを印刷して緻密層１５を後焼成するようにしても良い。
【００２０】
［実施形態（２）］
上記実施形態（１）では、基板表層に位置するビア導体１３の表面部のみを緻密層１５としたが、図２に示す本発明の実施形態（２）では、基板表層に位置するビア導体２５全体を緻密層としている。この場合は、基板表層に位置するビア導体２５（緻密層）を他の層のビア導体１４と共に低温焼成セラミック層１１と同時焼成すれば良い。
【００２１】
【実施例】
本発明者は、基板表層に位置するビア導体全体又はその表面部を緻密層とした場合の信頼性を評価する試験を行ったので、その試験結果を次の表１に示す。
【００２２】
【表１】
【００２３】
実施例▲１▼，▲２▼と比較例▲１▼，▲２▼は、いずれも、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系の低温焼成セラミックを用い、ビア導体をＡｇペーストで形成し、内蔵コンデンサの誘電体層をＰｂペロブスカイト系又はＢａＴｉＯ3 系のペーストで形成し、内蔵抵抗体をＲｕＯ2 系の抵抗体ペーストで形成したものである。
【００２４】
実施例▲１▼は、図１のビア導体構造を採用し、基板表層のビア導体の表面部のみを緻密層としている。緻密層は、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のものを使用した。緻密層以外の部分は、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のものを使用した。
【００２５】
実施例▲２▼は、図２のビア導体構造を採用し、基板表層のビア導体全体を緻密層としている。緻密層は、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のものを使用した。緻密層以外の部分は、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のものを使用した。
【００２６】
比較例▲１▼は、従来例に相当し、全てのビア導体を、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のＡｇペーストで多孔質状に形成した。
比較例▲２▼は、全てのビア導体を、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のＡｇペーストで緻密に形成した。
【００２７】
信頼性評価試験では、８５℃、８５％ＲＨの湿度環境下で、印加電圧５０Ｖ（ＤＣ）、１０００時間の条件で、実施例▲１▼，▲２▼と比較例▲１▼，▲２▼について、サンプル１０個当たりの１０5 Ω以下のショートの発生数を測定すると共に、ビア導体周辺のクラックの有無を観察した。
【００２８】
従来例に相当する比較例▲１▼は、全てのビア導体の緻密度が粗く、多孔質状になっているため、基板表面に露出するビア導体の導体粒子間の微細空隙から吸湿して、全てのサンプルで１０5 Ω以下のショートが発生し、ショート発生率が１００％になった。
【００２９】
また、比較例▲２▼は、全てのビア導体を緻密に形成し、導体粒子間の空隙が小さくなっているので、基板表層のビア導体からの吸湿が抑えられ、全てのサンプルでショートは発生しなかったが、全てのビア導体を緻密に形成すると、セラミック層との熱膨張率の差をビア導体で吸収できなくなるため、セラミック層のビア導体周辺にクラックが発生した。
【００３０】
これに対し、実施例▲１▼，▲２▼は、基板表層のビア導体の表面部のみ、又は基板表層のビア導体全体を緻密に形成して、導体粒子間の空隙が小さくなっているので、基板表層のビア導体からの吸湿が抑えられ、全てのサンプルでショートは発生しなかった。しかも、実施例▲１▼，▲２▼は、比較例▲２▼とは異なり、基板全体のビア導体を緻密化するのではなく、吸湿防止に必要最小限の基板表層のビア導体又はその表面部のみを緻密化するだけであるから、他の層のビア導体は比較的粗い緻密度となり、セラミック層との熱膨張率の差をビア導体で吸収できる。このため、実施例▲１▼，▲２▼は、セラミック層のビア導体周辺にクラックが発生しなかった。
【００３１】
尚、本発明の低温焼成セラミック回路基板は、表層導体パターン２３をメッキ法等、フォトリソグラフィ法以外の湿式パターニング法で形成しても良い。また、図１及び図２の構成例では、基板下面にも表層導体パターン２３を形成したが、基板下面には表層導体パターンを形成しない構成としても良い。
【００３２】
また、前記実施形態では、焼成工程で生基板を加圧しながら焼成する加圧焼成法を採用したが、加圧せずに焼成しても良い。また、前記実施形態では、内蔵コンデンサの誘電体層を誘電体ペーストを印刷して形成したが、誘電体グリーンシートを基板内層に積層するようにしても良い。
【００３３】
また、基板表層のビア導体に対する緻密層の割合は、例えば、１／２、１／３、２／３、１／４、３／４…にしても良く、要は、基板表層のビア導体の少なくとも表面部を緻密層とすれば良い。また、内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成しない構成としても良い。
【００３４】
【発明の効果】
以上の説明から明らかなように、本発明の請求項１では、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部を他の部分よりも緻密に形成したので、基板表層のビア導体からの水分や湿気の浸入を防止できて、ショート等の電気的不具合を防止できる。
しかも、緻密層以外の部分のビア導体は、緻密度を粗くできるため、セラミック層との熱膨張率の差を吸収することができ、低温焼成セラミック層のビア導体周辺にクラックが生じることを防止でき、上述した防水・防湿効果と相俟って、歩留り向上、信頼性向上を実現できる。
【００３５】
また、請求項２では、基板内層に内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成したので、低温焼成セラミック回路基板の高密度実装・小型化に貢献することができる。
【００３６】
また、請求項３では、Ａｇ系導体ペーストに含まれる導体粒子の粒径を小さくすることで、ビア導体を緻密化するようにしたので、導体粒子の粒径によってビア導体の緻密度を容易に調整することができる。
【００３７】
また、請求項４では、ビア導体の緻密な部分を、他の部分のビア導体と共に低温焼成セラミック層と同時焼成するようにしたので、焼成工程が増加せず、生産性を低下させずに済む。
【００３８】
また、請求項５では、ビア導体の緻密な部分を、先に焼成されたビア導体上にＡｇ系導体ペーストを印刷して後焼成するようにしたので、後焼成するビア導体の緻密な部分の焼成条件を独自に設定でき、導体ペーストの選択の幅を広げることができる。
【図面の簡単な説明】
【図１】本発明の実施形態（１）を示すもので、（ａ）は加圧焼成工程を説明する縦断面図、（ｂ）は表層導体パターンを形成した低温焼成セラミック回路基板の縦断面図
【図２】本発明の実施形態（２）を示す低温焼成セラミック回路基板の縦断面図
【符号の説明】
１１…低温焼成セラミック層、１２…ビアホール、１３，１４…ビア導体、１５…緻密層、１６…内層配線パターン、１７…内蔵コンデンサ、１８…下面電極、１９…誘電体層、２０…上面電極、２１…内蔵抵抗体、２２…アルミナグリーンシート、２３…表層導体パターン、２５…ビア導体（緻密層）。
【発明の属する技術分野】
本発明は、基板表面に表層導体パターンをフォトリソグラフィ法等の湿式パターニング法で形成した低温焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】
８００〜１０００℃で焼成する低温焼成セラミック回路基板は、セラミックと同時焼成する内層導体やビア導体として、低抵抗、低融点の金属（Ａｇ系、Ａｕ系、Ｃｕ系等）を使用でき、また、セラミックの誘電率が低いという利点があり、近年の信号処理の高速化に対応できるセラミック回路基板として知られている。この低温焼成セラミック回路基板においても、近年の高密度実装・小型化の要求を満たすために、基板内層にコンデンサや抵抗体を内蔵させたり、基板表面の表層導体パターンをフォトリソグラフィ法で形成してファインパターン化したものがある。
【０００３】
【発明が解決しようとする課題】
ところで、ビア導体とセラミック層との熱膨張率の差によりセラミック層にクラックが生じることを防止するため、ビア導体は、導体粒子間の空隙をある程度大きく（緻密度を粗く）することで、セラミック層との熱膨張率の差を吸収するようにしている。
【０００４】
しかし、表層導体パターンをフォトリソグラフィ法で形成する際に、露光後の現像工程で、基板表面が現像液にさらされるため、基板表面に露出するビア導体の導体粒子間の微細空隙から水分が浸入して、その水分が内蔵コンデンサや内蔵抵抗体に浸入し、その水分中のイオン（Ｎａ+ 、Ｋ+ 等）が内蔵コンデンサや内蔵抵抗体に含まれた状態となる。この状態で、後焼成すると、ショート等の電気的不具合が発生することがあり、これが歩留り低下、信頼性低下を招く一因となっていた。
【０００５】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、基板表層のビア導体からの水分や湿気の浸入によるショート等の電気的不具合を防止でき、歩留り向上、信頼性向上を実現できる低温焼成セラミック回路基板を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の低温焼成セラミック回路基板は、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部を他の部分よりも緻密に形成したものである（請求項１）。
このように、基板表層のビア導体の少なくとも表面部の緻密度を高めると、その部分の導体粒子間の空隙が小さくなり、表層導体パターンを湿式パターニング法で形成しても、水分が基板表層のビア導体に浸入しにくくなり、基板内層への水分の浸入が防止される。
この場合、基板全体のビア導体を緻密化するのではなく、水分の浸入防止に必要最小限の、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部をのみを緻密化するだけであるから、他の層のビア導体は従来同様の比較的粗い緻密度にして、導体粒子間の空隙をある程度大きくすることができる。
これにより、ビア導体とセラミック層との熱膨張率の差を吸収することができ、低温焼成セラミック層のビア導体周辺にクラックが生じることを防止できる。
【０００７】
上述したように、本発明の低温焼成セラミック回路基板は、基板表層のビア導体に水分が浸入しにくいため、請求項２のように、基板内層に内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成しても、内蔵コンデンサや内蔵抵抗体への水分の浸入が防止され、ショート等の電気的不具合が防止される。
【０００８】
ここで、ビア導体を緻密化する方法としては、例えばＡｇ系導体ペーストに添加物を混合して緻密化しても良いが、請求項３のように、Ａｇ系導体ペーストに含まれる導体粒子の粒径を小さくすることで、ビア導体を緻密化するようにしても良い。このようにすれば、導体粒子の粒径を調整することで、ビア導体の緻密度を容易に調整することができる。
【０００９】
また、請求項４のように、ビア導体の緻密な部分を、他の部分のビア導体と共に低温焼成セラミック層と同時焼成するようにしても良い。このようにすれば、焼成工程が増加せず、生産性を低下させずに済む。
【００１０】
或は、請求項５のように、ビア導体の緻密な部分を、先に焼成されたビア導体上にＡｇ系導体ペーストを印刷して後焼成するようにしても良い。例えば、焼成後の基板表面に表層導体や表層抵抗体等を印刷して後焼成する場合には、表層導体等を後焼成する工程で、同時に、ビア導体の緻密な部分も後焼成することができ、焼成工程が増加せず、生産性を低下させずに済む。
【００１１】
【発明の実施の形態】
［実施形態（１）］
以下、本発明の実施形態（１）を図１に基づいて説明する。低温焼成セラミック層１１は、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末：５０〜６５重量％（好ましくは６０重量％）とＡｌ2 Ｏ3 粉末：５０〜３５重量％（好ましくは４０重量％）との混合物からなるグリーンシートにより形成されている。低温焼成セラミックは、上記の系の他に、ＭｇＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末との混合物、又は、ＳｉＯ2 −Ｂ2 Ｏ3 系のガラス粉末とＡｌ2 Ｏ3 粉末との混合物等、８００〜１０００℃で焼成できるセラミックを用いれば良い。
【００１２】
各低温焼成セラミック層１１の所定位置には、ビアホール１２が形成され、各層のビアホール１２にＡｇ系のビア導体１３，１４が充填されている。各層のビア導体１３，１４は、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペーストにより形成されている。
【００１３】
基板表層に位置するビア導体１３の表面部は、他の部分よりも緻密度が高い緻密層１５となり、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペーストにより形成されている。緻密層１５は、これを形成するＡｇ系導体ペーストに含まれる導体粒子の平均粒径を１μｍ以下、好ましくは０．５μｍ以下とすることで、緻密度が高められている。この際、導体粒子の形状を球状にすれば、フレーク状等の不定形の導体粒子よりも導体粒子間の隙間が少なくなり、緻密度を更に高めることができる。
【００１４】
緻密層１５以外のビア導体１３，１４は、低温焼成セラミック層１１との熱膨張率の差により低温焼成セラミック層１１にクラックが生じることを防止するため、使用するＡｇ系導体ペーストの導体粒子の平均粒径を数μｍ以上とすることで、比較的粗い緻密度にして、導体粒子間の空隙がある程度大きくなるようにしている。この場合、導体粒子の形状をフレーク状等の不定形にすれば、球状の導体粒子よりも導体粒子間の隙間が大きくなり、緻密度が粗くなる。
【００１５】
各層の低温焼成セラミック層１１を積層する前に、最上層の低温焼成セラミック層１１を除く、各層の低温焼成セラミック層１１の上面には、Ａｇ系導体ペーストで内層配線パターン１６をスクリーン印刷する。また、内蔵コンデンサ１７を形成する内層の低温焼成セラミック層１１には、Ａｇ系導体ペーストでコンデンサ１７の下面電極１８をスクリーン印刷し、その上面にＰｂペロブスカイト系、ＢａＴｉＯ3 系等の誘電体ペーストで誘電体層１９をスクリーン印刷し、更に、その上面にＡｇ系導体ペーストでコンデンサ１７の上面電極２０をスクリーン印刷する。また、他の内層の低温焼成セラミック層１１には、ＲｕＯ2 系の抵抗体ペーストで内蔵抵抗体２１をスクリーン印刷する。
【００１６】
印刷工程終了後、各層の低温焼成セラミック層１１を積層して生基板を作り、これを例えば８０〜１５０℃、５０〜２５０ｋｇｆ／ｃｍ2 の条件で加熱圧着して一体化する。更に、この生基板の両面に、加圧焼成のためのアルミナグリーンシート２２（ダミーグリーンシート）を積層し、上述と同様の方法で加熱圧着する。
【００１７】
この後、２枚のアルミナグリーンシート２２間に挟まれた生基板を、２〜２０ｋｇｆ／ｃｍ2 の範囲内の圧力で加圧しながら８００〜１０００℃（好ましくは９００℃）で焼成し、内蔵コンデンサ１７と内蔵抵抗体２１を有する低温焼成セラミック回路基板を同時焼成する。この場合、基板両面に積層されたアルミナグリーンシート２２は１５５０〜１６００℃まで加熱しないと焼結しないので、８００〜１０００℃で焼成すれば、アルミナグリーンシート２２は未焼結のまま残される。但し、焼成の過程で、アルミナグリーンシート２２中のバインダーが飛散してアルミナ粉体として残る。
【００１８】
焼成後、基板両面に残ったアルミナ粉体（アルミナグリーンシート２２）を研磨等により除去した後、基板表面に表層導体パターン２３をフォトリソグラフィ法で次のようにして形成する。まず、基板表面に感光性導体ペーストを塗布し、これを乾燥させる。この後、感光性導体ペースト膜に露光装置で露光し、これをＮａＣＯ3 （１％）の水溶液で現像処理して、感光性導体ペースト膜のうちの不要部分を除去して、表層導体パターン２３を形成する。この後、表層導体パターン２３を８５０℃で１０分、焼成する。
【００１９】
以上説明した製造方法では、基板表層に位置するビア導体１３とその表面部の緻密層１５とを低温焼成セラミック層１１と同時焼成するようにしたが、緻密層１５を除くビア導体１３を低温焼成セラミック層１１と同時焼成した後、このビア導体１３上にＡｇ系導体ペーストを印刷して緻密層１５を後焼成するようにしても良い。
【００２０】
［実施形態（２）］
上記実施形態（１）では、基板表層に位置するビア導体１３の表面部のみを緻密層１５としたが、図２に示す本発明の実施形態（２）では、基板表層に位置するビア導体２５全体を緻密層としている。この場合は、基板表層に位置するビア導体２５（緻密層）を他の層のビア導体１４と共に低温焼成セラミック層１１と同時焼成すれば良い。
【００２１】
【実施例】
本発明者は、基板表層に位置するビア導体全体又はその表面部を緻密層とした場合の信頼性を評価する試験を行ったので、その試験結果を次の表１に示す。
【００２２】
【表１】
実施例▲１▼，▲２▼と比較例▲１▼，▲２▼は、いずれも、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系の低温焼成セラミックを用い、ビア導体をＡｇペーストで形成し、内蔵コンデンサの誘電体層をＰｂペロブスカイト系又はＢａＴｉＯ3 系のペーストで形成し、内蔵抵抗体をＲｕＯ2 系の抵抗体ペーストで形成したものである。
【００２４】
実施例▲１▼は、図１のビア導体構造を採用し、基板表層のビア導体の表面部のみを緻密層としている。緻密層は、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のものを使用した。緻密層以外の部分は、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のものを使用した。
【００２５】
実施例▲２▼は、図２のビア導体構造を採用し、基板表層のビア導体全体を緻密層としている。緻密層は、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のものを使用した。緻密層以外の部分は、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のものを使用した。
【００２６】
比較例▲１▼は、従来例に相当し、全てのビア導体を、Ａｇ粒子の平均粒径が５μｍで、粒子形状がフレーク状のＡｇペーストで多孔質状に形成した。
比較例▲２▼は、全てのビア導体を、Ａｇ粒子の平均粒径が０．２μｍで、粒子形状が球状のＡｇペーストで緻密に形成した。
【００２７】
信頼性評価試験では、８５℃、８５％ＲＨの湿度環境下で、印加電圧５０Ｖ（ＤＣ）、１０００時間の条件で、実施例▲１▼，▲２▼と比較例▲１▼，▲２▼について、サンプル１０個当たりの１０5 Ω以下のショートの発生数を測定すると共に、ビア導体周辺のクラックの有無を観察した。
【００２８】
従来例に相当する比較例▲１▼は、全てのビア導体の緻密度が粗く、多孔質状になっているため、基板表面に露出するビア導体の導体粒子間の微細空隙から吸湿して、全てのサンプルで１０5 Ω以下のショートが発生し、ショート発生率が１００％になった。
【００２９】
また、比較例▲２▼は、全てのビア導体を緻密に形成し、導体粒子間の空隙が小さくなっているので、基板表層のビア導体からの吸湿が抑えられ、全てのサンプルでショートは発生しなかったが、全てのビア導体を緻密に形成すると、セラミック層との熱膨張率の差をビア導体で吸収できなくなるため、セラミック層のビア導体周辺にクラックが発生した。
【００３０】
これに対し、実施例▲１▼，▲２▼は、基板表層のビア導体の表面部のみ、又は基板表層のビア導体全体を緻密に形成して、導体粒子間の空隙が小さくなっているので、基板表層のビア導体からの吸湿が抑えられ、全てのサンプルでショートは発生しなかった。しかも、実施例▲１▼，▲２▼は、比較例▲２▼とは異なり、基板全体のビア導体を緻密化するのではなく、吸湿防止に必要最小限の基板表層のビア導体又はその表面部のみを緻密化するだけであるから、他の層のビア導体は比較的粗い緻密度となり、セラミック層との熱膨張率の差をビア導体で吸収できる。このため、実施例▲１▼，▲２▼は、セラミック層のビア導体周辺にクラックが発生しなかった。
【００３１】
尚、本発明の低温焼成セラミック回路基板は、表層導体パターン２３をメッキ法等、フォトリソグラフィ法以外の湿式パターニング法で形成しても良い。また、図１及び図２の構成例では、基板下面にも表層導体パターン２３を形成したが、基板下面には表層導体パターンを形成しない構成としても良い。
【００３２】
また、前記実施形態では、焼成工程で生基板を加圧しながら焼成する加圧焼成法を採用したが、加圧せずに焼成しても良い。また、前記実施形態では、内蔵コンデンサの誘電体層を誘電体ペーストを印刷して形成したが、誘電体グリーンシートを基板内層に積層するようにしても良い。
【００３３】
また、基板表層のビア導体に対する緻密層の割合は、例えば、１／２、１／３、２／３、１／４、３／４…にしても良く、要は、基板表層のビア導体の少なくとも表面部を緻密層とすれば良い。また、内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成しない構成としても良い。
【００３４】
【発明の効果】
以上の説明から明らかなように、本発明の請求項１では、複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部を他の部分よりも緻密に形成したので、基板表層のビア導体からの水分や湿気の浸入を防止できて、ショート等の電気的不具合を防止できる。
しかも、緻密層以外の部分のビア導体は、緻密度を粗くできるため、セラミック層との熱膨張率の差を吸収することができ、低温焼成セラミック層のビア導体周辺にクラックが生じることを防止でき、上述した防水・防湿効果と相俟って、歩留り向上、信頼性向上を実現できる。
【００３５】
また、請求項２では、基板内層に内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成したので、低温焼成セラミック回路基板の高密度実装・小型化に貢献することができる。
【００３６】
また、請求項３では、Ａｇ系導体ペーストに含まれる導体粒子の粒径を小さくすることで、ビア導体を緻密化するようにしたので、導体粒子の粒径によってビア導体の緻密度を容易に調整することができる。
【００３７】
また、請求項４では、ビア導体の緻密な部分を、他の部分のビア導体と共に低温焼成セラミック層と同時焼成するようにしたので、焼成工程が増加せず、生産性を低下させずに済む。
【００３８】
また、請求項５では、ビア導体の緻密な部分を、先に焼成されたビア導体上にＡｇ系導体ペーストを印刷して後焼成するようにしたので、後焼成するビア導体の緻密な部分の焼成条件を独自に設定でき、導体ペーストの選択の幅を広げることができる。
【図面の簡単な説明】
【図１】本発明の実施形態（１）を示すもので、（ａ）は加圧焼成工程を説明する縦断面図、（ｂ）は表層導体パターンを形成した低温焼成セラミック回路基板の縦断面図
【図２】本発明の実施形態（２）を示す低温焼成セラミック回路基板の縦断面図
【符号の説明】
１１…低温焼成セラミック層、１２…ビアホール、１３，１４…ビア導体、１５…緻密層、１６…内層配線パターン、１７…内蔵コンデンサ、１８…下面電極、１９…誘電体層、２０…上面電極、２１…内蔵抵抗体、２２…アルミナグリーンシート、２３…表層導体パターン、２５…ビア導体（緻密層）。
Claims (5)
- 低温焼成セラミック層を複数層積層し、各層間をＡｇ系のビア導体で電気的に接続し、基板表面に表層導体パターンを湿式パターニング法で形成した低温焼成セラミック回路基板において、
複数の前記低温焼成セラミック層のうち最外層に配置される一層のビアホール内のＡｇ系のビア導体の少なくとも表面部を他の部分よりも緻密に形成したことを特徴とする低温焼成セラミック回路基板。 - 基板内層に内蔵コンデンサと内蔵抵抗体の少なくとも一方を形成したことを特徴とする請求項１に記載の低温焼成セラミック回路基板。
- 前記ビア導体の緻密な部分は、これを形成するＡｇ系導体ペーストに含まれる導体粒子の粒径を小さくすることで、緻密化することを特徴とする請求項１又は２に記載の低温焼成セラミック回路基板。
- 前記ビア導体の緻密な部分は、他の部分のビア導体と共に前記低温焼成セラミック層と同時焼成されていることを特徴とする請求項１乃至３のいずれかに記載の低温焼成セラミック回路基板。
- 前記ビア導体の緻密な部分は、先に焼成されたビア導体上にＡｇ系導体ペーストを印刷して後焼成されていることを特徴とする請求項１乃至３のいずれかに記載の低温焼成セラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00137099A JP4122612B2 (ja) | 1999-01-06 | 1999-01-06 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00137099A JP4122612B2 (ja) | 1999-01-06 | 1999-01-06 | 低温焼成セラミック回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200973A JP2000200973A (ja) | 2000-07-18 |
| JP4122612B2 true JP4122612B2 (ja) | 2008-07-23 |
Family
ID=11499624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00137099A Expired - Lifetime JP4122612B2 (ja) | 1999-01-06 | 1999-01-06 | 低温焼成セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4122612B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645625B1 (ko) * | 2004-12-01 | 2006-11-15 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| JP4671829B2 (ja) | 2005-09-30 | 2011-04-20 | 富士通株式会社 | インターポーザ及び電子装置の製造方法 |
| JP2008159940A (ja) * | 2006-12-25 | 2008-07-10 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP4876997B2 (ja) * | 2007-03-22 | 2012-02-15 | パナソニック株式会社 | セラミック多層基板の製造方法 |
| JP5848901B2 (ja) * | 2010-08-26 | 2016-01-27 | 京セラ株式会社 | 配線基板 |
| EP3200224B1 (en) * | 2014-10-29 | 2019-06-19 | Kyocera Corporation | Circuit board and electronic device provided with same |
-
1999
- 1999-01-06 JP JP00137099A patent/JP4122612B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000200973A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| US7105070B2 (en) | Method for producing ceramic substrate, and ceramic substrate | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JP4122612B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP2955442B2 (ja) | セラミックス回路基板の製造方法 | |
| JP3019136B2 (ja) | 厚膜ペースト及びそれを用いたセラミック回路基板 | |
| JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
| JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
| JPH10303068A (ja) | 複合積層セラミック部品 | |
| JP4528502B2 (ja) | 配線基板 | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JP4028810B2 (ja) | 多層配線基板の製造方法 | |
| JP4693284B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP3948411B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0787226B2 (ja) | 低誘電率絶縁体基板 | |
| JPH0155594B2 (ja) | ||
| JP3111865B2 (ja) | セラミック基板の製造方法 | |
| JP2732171B2 (ja) | セラミックス回路基板の製造方法 | |
| JPH0795630B2 (ja) | 複合積層セラミック部品 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |