JP2732171B2 - セラミックス回路基板の製造方法 - Google Patents
セラミックス回路基板の製造方法Info
- Publication number
- JP2732171B2 JP2732171B2 JP4245697A JP24569792A JP2732171B2 JP 2732171 B2 JP2732171 B2 JP 2732171B2 JP 4245697 A JP4245697 A JP 4245697A JP 24569792 A JP24569792 A JP 24569792A JP 2732171 B2 JP2732171 B2 JP 2732171B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- hole
- weight
- parts
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，ビアホール導体の電気
接続性に優れたセラミックス回路基板の製造方法に関す
る。
接続性に優れたセラミックス回路基板の製造方法に関す
る。
【０００２】
【従来技術】従来，セラミックス回路基板は，同一の組
成のセラミックス基板用のグリーンシートを用い，電気
配線のための印刷等を行い，複数のグリーンシートを熱
圧着後，焼成してセラミックス基板としている。そし
て，その後，セラミックス基板の最外層にパターン導体
を形成させて実用に供していた。
成のセラミックス基板用のグリーンシートを用い，電気
配線のための印刷等を行い，複数のグリーンシートを熱
圧着後，焼成してセラミックス基板としている。そし
て，その後，セラミックス基板の最外層にパターン導体
を形成させて実用に供していた。
【０００３】この製造方法においては，セラミックス基
板が焼成時に縦，横，厚さの３方向にそれぞれ１０〜２
０％程度収縮するため，焼成後の個々のセラミックス基
板の寸法，及びパターン導体の位置精度にばらつきが生
じる。そのため，このセラミックス基板上に実装するＩ
Ｃやコンデンサーが，セラミックス基板上の所定位置に
搭載できなくなってしまう。
板が焼成時に縦，横，厚さの３方向にそれぞれ１０〜２
０％程度収縮するため，焼成後の個々のセラミックス基
板の寸法，及びパターン導体の位置精度にばらつきが生
じる。そのため，このセラミックス基板上に実装するＩ
Ｃやコンデンサーが，セラミックス基板上の所定位置に
搭載できなくなってしまう。
【０００４】そこで，複数のグリーンシートの最外層
に，該セラミックス基板の焼結温度では焼結しない未焼
結セラミックスシートを積層し熱圧着して一体化とな
し，その後グリーンシートを焼結させることが考えられ
る。これによれば，セラミックス基板の縦，横方向の収
縮を抑制し，主に厚さ方向にのみ収縮させる方法が考え
られる。
に，該セラミックス基板の焼結温度では焼結しない未焼
結セラミックスシートを積層し熱圧着して一体化とな
し，その後グリーンシートを焼結させることが考えられ
る。これによれば，セラミックス基板の縦，横方向の収
縮を抑制し，主に厚さ方向にのみ収縮させる方法が考え
られる。
【０００５】
【解決しようとする課題】 しかし，この場合，ビアホー
ル内に充填したビアホール導体が収縮し，ビアホール導
体とビアホールの内壁との接合性が不十分になる。即
ち，セラミックス基板はその厚さ方向に収縮するが，ビ
アホール内のビアホール導体は縦，横，厚さの３方向に
収縮する。そのため，ビアホール導体とビアホールの内
壁との間に隙間が生じる。
ル内に充填したビアホール導体が収縮し，ビアホール導
体とビアホールの内壁との接合性が不十分になる。即
ち，セラミックス基板はその厚さ方向に収縮するが，ビ
アホール内のビアホール導体は縦，横，厚さの３方向に
収縮する。そのため，ビアホール導体とビアホールの内
壁との間に隙間が生じる。
【０００６】それ故，ビアホール導体と該ビアホール導
体に接続する内，外層のパターン導体との間に隙間が生
じ，電気的接続に欠損が生じてしまうおそれがある。本
発明はかかる問題点に鑑み，ビアホール導体の電気接続
性に優れたセラミックス回路基板の製造方法を提供しよ
うとするものである。
体に接続する内，外層のパターン導体との間に隙間が生
じ，電気的接続に欠損が生じてしまうおそれがある。本
発明はかかる問題点に鑑み，ビアホール導体の電気接続
性に優れたセラミックス回路基板の製造方法を提供しよ
うとするものである。
【０００７】
【課題の解決手段】本発明は，ビアホール内にビアホー
ル導体を充填してなる複数のセラミックス基板からなる
セラミックス回路基板の製造方法において，８００℃〜
１０００℃にて焼結可能なセラミックス基板形成用のグ
リーンシートを準備するＡ工程と，該グリーンシートの
焼結温度では焼結しない末焼結セラミックスシートを準
備するＢ工程と，上記グリーンシートにビアホールを穿
設し，該ビアホールにビアホール導体を充填するＣ工程
と，グリーンシート上にパターン導体を印刷するＤ工程
と，上記グリーンシートを複数枚積層し，その最上層及
び最下層に上記未焼結セラミックスシートを積層し熱圧
着して積層体を得るＥ工程と，上記積層体を８００℃〜
１０００℃にて加熱してグリーンシートを焼結させるＦ
工程と，上記積層体から未焼結セラミックスシートを除
去するＧ工程とからなり，かつ，上記Ｃ工程で用いるビ
アホール導体は，Ａｇ１００重量部と，Ｗ０．５〜５重
量部とよりなることを特徴とするセラミックス回路基板
の製造方法にある。
ル導体を充填してなる複数のセラミックス基板からなる
セラミックス回路基板の製造方法において，８００℃〜
１０００℃にて焼結可能なセラミックス基板形成用のグ
リーンシートを準備するＡ工程と，該グリーンシートの
焼結温度では焼結しない末焼結セラミックスシートを準
備するＢ工程と，上記グリーンシートにビアホールを穿
設し，該ビアホールにビアホール導体を充填するＣ工程
と，グリーンシート上にパターン導体を印刷するＤ工程
と，上記グリーンシートを複数枚積層し，その最上層及
び最下層に上記未焼結セラミックスシートを積層し熱圧
着して積層体を得るＥ工程と，上記積層体を８００℃〜
１０００℃にて加熱してグリーンシートを焼結させるＦ
工程と，上記積層体から未焼結セラミックスシートを除
去するＧ工程とからなり，かつ，上記Ｃ工程で用いるビ
アホール導体は，Ａｇ１００重量部と，Ｗ０．５〜５重
量部とよりなることを特徴とするセラミックス回路基板
の製造方法にある。
【０００８】上記ビアホール導体は，Ａｇ（銀）１００
重量部と，Ｗ（タングステン）０．５〜５重量部とより
なる。Ｗが，Ａｇ１００重量部に対して０．５重量部未
満の場合には，ビアホール導体と該ビアホール導体に接
続する内，外層のパターン導体との間に隙間が生じ，電
気的接続に欠損が生じてしまうおそれがある。一方，５
重量部を越える場合には，ビアホール導体の導通抵抗が
高くなりすぎるおそれがある。
重量部と，Ｗ（タングステン）０．５〜５重量部とより
なる。Ｗが，Ａｇ１００重量部に対して０．５重量部未
満の場合には，ビアホール導体と該ビアホール導体に接
続する内，外層のパターン導体との間に隙間が生じ，電
気的接続に欠損が生じてしまうおそれがある。一方，５
重量部を越える場合には，ビアホール導体の導通抵抗が
高くなりすぎるおそれがある。
【０００９】また，上記ビアホール導体は，Ａｇ１００
重量部と，Ｗ及びＳｂ ２ Ｏ ３ の合計量が０．５〜５重量
部とよりなることが好ましい。これにより，ビアホール
導体と内，外層のパターン導体との電気接続性が向上す
る。 更にまた，上記ビアホール導体は，Ａｇ１００重量
部及びＷ０．５〜５重量部に対して，更にＰｄ（パラジ
ウム）を０．１〜５０重量部の範囲内で加えることがで
きる。これにより，Ｐｄを含有する内，外層のパターン
導体とビアホール導体との電気的接続性が向上する。
重量部と，Ｗ及びＳｂ ２ Ｏ ３ の合計量が０．５〜５重量
部とよりなることが好ましい。これにより，ビアホール
導体と内，外層のパターン導体との電気接続性が向上す
る。 更にまた，上記ビアホール導体は，Ａｇ１００重量
部及びＷ０．５〜５重量部に対して，更にＰｄ（パラジ
ウム）を０．１〜５０重量部の範囲内で加えることがで
きる。これにより，Ｐｄを含有する内，外層のパターン
導体とビアホール導体との電気的接続性が向上する。
【００１０】即ち，内，外層のパターン導体に耐マイグ
レーション性向上のためＰｄを加える場合がある。この
場合，ビアホール導体の導体成分にＡｇだけでなくＰｄ
を加えることにより，ビアホール導体とパターン導体と
の接合信頼性が向上する。Ｐｄが，０．１重量部未満の
場合ではＰｄ添加による効果がなく，５０重量部を越え
る場合には焼結し難くなる。
レーション性向上のためＰｄを加える場合がある。この
場合，ビアホール導体の導体成分にＡｇだけでなくＰｄ
を加えることにより，ビアホール導体とパターン導体と
の接合信頼性が向上する。Ｐｄが，０．１重量部未満の
場合ではＰｄ添加による効果がなく，５０重量部を越え
る場合には焼結し難くなる。
【００１１】上記ビアホール導体としては，ペースト状
のものを用いる。該ペースト状のビアホール導体は，上
記組成の混合粉末と，エチルセルロース等のバインダー
と，テレピネオール等の溶剤とを混合することにより得
られる。混合の際には，３本ロール等を用いて，上記混
合粉末を均一に分散させる。上記混合粉末は，Ａｇ粉末
とＷ粉末とよりなる。Ｐｄを添加する場合には，Ａｇと
Ｐｄとの混合粉末として添加することができる。Ａｇと
Ｐｄとの混合粉末としては，両粉末の混合物，ＡｇとＰ
ｄとの共沈物，或いは両者の合金粉等を用いる。
のものを用いる。該ペースト状のビアホール導体は，上
記組成の混合粉末と，エチルセルロース等のバインダー
と，テレピネオール等の溶剤とを混合することにより得
られる。混合の際には，３本ロール等を用いて，上記混
合粉末を均一に分散させる。上記混合粉末は，Ａｇ粉末
とＷ粉末とよりなる。Ｐｄを添加する場合には，Ａｇと
Ｐｄとの混合粉末として添加することができる。Ａｇと
Ｐｄとの混合粉末としては，両粉末の混合物，ＡｇとＰ
ｄとの共沈物，或いは両者の合金粉等を用いる。
【００１２】上記混合粉末の粒径は，０．１〜２０μｍ
が好ましい。０．１μｍ未満，或いは２０μｍを越える
場合には，粒径が不揃いとなり均一なビアホール導体を
形成することが困難である。また，上記と同様の理由に
より，平均の粒径は，約０．１〜１０μｍであることが
好ましい。上記パターン導体には，抵抗体，コンデンサ
ー等を設けることができる。
が好ましい。０．１μｍ未満，或いは２０μｍを越える
場合には，粒径が不揃いとなり均一なビアホール導体を
形成することが困難である。また，上記と同様の理由に
より，平均の粒径は，約０．１〜１０μｍであることが
好ましい。上記パターン導体には，抵抗体，コンデンサ
ー等を設けることができる。
【００１３】上記グリーンシートは，８００〜１０００
℃の低温で焼結可能なものである。グリーンシートは，
セラミックス粉とバインダーと溶剤とを混合し，シート
状にすることにより得られる。上記セラミックス粉とし
ては，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラ
スとα─アルミナとよりなる混合物，ＰｂＯ−ＳｉＯ2
─Ｂ2 Ｏ3 系ガラスとα─アルミナ又はムライトよりな
る混合物，或いはＭｇＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2
Ｏ3 系結晶化ガラス等を用いる。
℃の低温で焼結可能なものである。グリーンシートは，
セラミックス粉とバインダーと溶剤とを混合し，シート
状にすることにより得られる。上記セラミックス粉とし
ては，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラ
スとα─アルミナとよりなる混合物，ＰｂＯ−ＳｉＯ2
─Ｂ2 Ｏ3 系ガラスとα─アルミナ又はムライトよりな
る混合物，或いはＭｇＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2
Ｏ3 系結晶化ガラス等を用いる。
【００１４】上記セラミックス粉は，０．１〜１０μｍ
程度の平均粒径であることが好ましい。上記バインダー
としては，アクリル樹脂，ブチラール樹脂等を用いる。
上記溶剤としては，ベンゼン，エタノール等を用いる。
上記未焼結セラミックスシートは，α─アルミナ，ジル
コニア等の１０００℃以上で焼結する粉末を，上記グリ
ーンシートと同様にして混合し，シート状にすることに
より得られる。
程度の平均粒径であることが好ましい。上記バインダー
としては，アクリル樹脂，ブチラール樹脂等を用いる。
上記溶剤としては，ベンゼン，エタノール等を用いる。
上記未焼結セラミックスシートは，α─アルミナ，ジル
コニア等の１０００℃以上で焼結する粉末を，上記グリ
ーンシートと同様にして混合し，シート状にすることに
より得られる。
【００１５】
【作用及び効果】本発明の製造方法においては，ビアホ
ール内のビアホール導体は，上記に示す組成よりなる。
そのため，複数のグリーンシートの最外層に未焼結セラ
ミックスシートを積層し一体化した状態でグリーンシー
トを焼結させる際には，ビアホール導体とビアホールの
内壁との間に隙間が生じない。それ故，本発明のセラミ
ックス回路基板は，ビアホールにおける電気接続性に優
れている。
ール内のビアホール導体は，上記に示す組成よりなる。
そのため，複数のグリーンシートの最外層に未焼結セラ
ミックスシートを積層し一体化した状態でグリーンシー
トを焼結させる際には，ビアホール導体とビアホールの
内壁との間に隙間が生じない。それ故，本発明のセラミ
ックス回路基板は，ビアホールにおける電気接続性に優
れている。
【００１６】上記理由は，ビアホール導体が上記組成で
あるので，ビアホール導体中のＡｇとＷとの混合粉末又
はＡｇとＷとＰｄとの混合粉末と，セラミックス基板と
の接合性が強固になるためと考えられる。本発明によれ
ば，ビアホール導体の電気接続性に優れたセラミックス
回路基板の製造方法を提供することができる。
あるので，ビアホール導体中のＡｇとＷとの混合粉末又
はＡｇとＷとＰｄとの混合粉末と，セラミックス基板と
の接合性が強固になるためと考えられる。本発明によれ
ば，ビアホール導体の電気接続性に優れたセラミックス
回路基板の製造方法を提供することができる。
【００１７】
【実施例】実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２，比較
例Ｃ１，Ｃ２ 本発明にかかる実施例について，参考例及び比較例とと
もに，図１〜図６を用いて説明する。本例は，図１に示
すごとく，ビアホール９０内にビアホール導体１１を充
填してなるセラミックス基板９１，９２からなるセラミ
ックス回路基板９を製造する方法である。
例Ｃ１，Ｃ２ 本発明にかかる実施例について，参考例及び比較例とと
もに，図１〜図６を用いて説明する。本例は，図１に示
すごとく，ビアホール９０内にビアホール導体１１を充
填してなるセラミックス基板９１，９２からなるセラミ
ックス回路基板９を製造する方法である。
【００１８】セラミックス基板９１の表面，裏面には，
パターン導体１２，１３が形成されている。セラミック
ス回路基板９において，セラミックス基板９１は最上層
であり，セラミックス基板９２は最下層である。図２〜
図４に示すごとく，セラミックス基板９１のパターン導
体１２，１３は，ビアホール９０内に充填したビアホー
ル導体１１を介して，交互に電気的に接続している。
パターン導体１２，１３が形成されている。セラミック
ス回路基板９において，セラミックス基板９１は最上層
であり，セラミックス基板９２は最下層である。図２〜
図４に示すごとく，セラミックス基板９１のパターン導
体１２，１３は，ビアホール９０内に充填したビアホー
ル導体１１を介して，交互に電気的に接続している。
【００１９】次に，上記セラミックス回路基板の製造方
法について説明する。まず，Ａ工程においては，図５
（Ａ）に示すごとく，８００℃〜１０００℃にて焼結可
能なセラミックス基板９１形成用のグリーンシート８１
を準備する。グリーンシートは，セラミックス粉とバイ
ンダーと溶剤とを混合し，ドクターブレード法によりシ
ート状にすることにより得られる。グリーンシートの厚
さは０．３６ｍｍである。
法について説明する。まず，Ａ工程においては，図５
（Ａ）に示すごとく，８００℃〜１０００℃にて焼結可
能なセラミックス基板９１形成用のグリーンシート８１
を準備する。グリーンシートは，セラミックス粉とバイ
ンダーと溶剤とを混合し，ドクターブレード法によりシ
ート状にすることにより得られる。グリーンシートの厚
さは０．３６ｍｍである。
【００２０】上記セラミックス粉としては，ＣａＯ−Ａ
ｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０重量部とα
─アルミナ４０重量部とよりなる混合物であって，平均
粒径２μｍの粉体である。上記バインダーとしては，ブ
チラール樹脂を用いる。上記溶剤としては，トルエン，
エタノール，及びジブチルフタレートを用いる。
ｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０重量部とα
─アルミナ４０重量部とよりなる混合物であって，平均
粒径２μｍの粉体である。上記バインダーとしては，ブ
チラール樹脂を用いる。上記溶剤としては，トルエン，
エタノール，及びジブチルフタレートを用いる。
【００２１】次に，Ｂ工程においては，図５（Ｂ）に示
すごとく，厚さ０．４ｍｍの未焼結セラミックスシート
２を準備する。該未焼結セラミックスシートは，１００
０℃以上で焼結するα─アルミナ粉末を，上記グリーン
シートと同様にして混合し，シート状にすることにより
得られる。α─アルミナ粉末の平均粒径は１μｍであ
る。
すごとく，厚さ０．４ｍｍの未焼結セラミックスシート
２を準備する。該未焼結セラミックスシートは，１００
０℃以上で焼結するα─アルミナ粉末を，上記グリーン
シートと同様にして混合し，シート状にすることにより
得られる。α─アルミナ粉末の平均粒径は１μｍであ
る。
【００２２】そして，Ｃ工程において，図５（Ｃ１）に
示すごとく，金型を用いて，上記グリーンシート８１
に，０．３ｍｍ径のビアホール９０を穿設する。次い
で，図５（Ｃ２）に示すごとく，スクリーン印刷により
ビアホール９０内にビアホール導体１１を充填する。該
ビアホール導体１１は，表１に示すごとく，ペースト１
〜４（実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２）を用いて
いる。
示すごとく，金型を用いて，上記グリーンシート８１
に，０．３ｍｍ径のビアホール９０を穿設する。次い
で，図５（Ｃ２）に示すごとく，スクリーン印刷により
ビアホール９０内にビアホール導体１１を充填する。該
ビアホール導体１１は，表１に示すごとく，ペースト１
〜４（実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２）を用いて
いる。
【００２３】ビアホール導体１１は，ペースト状であ
り，上記組成の混合粉末と，バインダーとしてのエチル
セルロースと，溶剤としてのテレピネオールとを混合す
ることにより得られる。混合の際には，３本ロール混合
機を用いて，上記混合粉末を均一に分散させる。上記混
合粉末の粒径は，０．１〜２０μｍであり，平均粒径は
約０．１〜１０μｍである。上記混合粉末は，Ａｇ粉末
又はＡｇとＰｄとの混合粉末と，Ｗ粉末又はＳｂ2Ｏ3
粉末とよりなる。
り，上記組成の混合粉末と，バインダーとしてのエチル
セルロースと，溶剤としてのテレピネオールとを混合す
ることにより得られる。混合の際には，３本ロール混合
機を用いて，上記混合粉末を均一に分散させる。上記混
合粉末の粒径は，０．１〜２０μｍであり，平均粒径は
約０．１〜１０μｍである。上記混合粉末は，Ａｇ粉末
又はＡｇとＰｄとの混合粉末と，Ｗ粉末又はＳｂ2Ｏ3
粉末とよりなる。
【００２４】ＡｇとＰｄとの混合粉末は，両粉末の混合
物を用いる。次に，Ｄ工程において，図５（Ｄ）に示す
ごとく，グリーンシート８１の表面，裏面に，パターン
導体１２，１３を印刷する。パターン導体１２は外層パ
ターンであり，表１に示すごとく，ペースト６を用いて
いる。パターン導体１３は，内層パターンであり，ペー
スト５を用いている。
物を用いる。次に，Ｄ工程において，図５（Ｄ）に示す
ごとく，グリーンシート８１の表面，裏面に，パターン
導体１２，１３を印刷する。パターン導体１２は外層パ
ターンであり，表１に示すごとく，ペースト６を用いて
いる。パターン導体１３は，内層パターンであり，ペー
スト５を用いている。
【００２５】また，セラミックス基板９２形成用のグリ
ーンシート８２を，上記Ａ工程と同様に成形する。次
に，上記Ａ〜Ｃ工程を行い加工されたグリーンシート８
１及び上記Ａ工程により成形されたグリーンシート８２
を，金型を用いて外寸法１２０ｍｍ×１２０ｍｍの正方
形状に打抜く。
ーンシート８２を，上記Ａ工程と同様に成形する。次
に，上記Ａ〜Ｃ工程を行い加工されたグリーンシート８
１及び上記Ａ工程により成形されたグリーンシート８２
を，金型を用いて外寸法１２０ｍｍ×１２０ｍｍの正方
形状に打抜く。
【００２６】次に，Ｅ工程において，図６（Ｅ）に示す
ごとく，上記グリーンシート８２，８１を下から順に積
層し，その最上層及び最下層に上記未焼結セラミックス
シート２を積層する。次に，これらを温度１００℃，圧
力１００Ｋｇ／ｃｍ2 にて，熱圧着し，積層体９９を得
る。
ごとく，上記グリーンシート８２，８１を下から順に積
層し，その最上層及び最下層に上記未焼結セラミックス
シート２を積層する。次に，これらを温度１００℃，圧
力１００Ｋｇ／ｃｍ2 にて，熱圧着し，積層体９９を得
る。
【００２７】次に，Ｆ工程において，図６（Ｆ，Ｇ）に
示すごとく，上記積層体９９を９００℃，２０分間焼成
して上記グリーンシートを焼結させる。次に，Ｇ工程に
おいて，上記積層体９９から未焼結セラミックスシート
２を除去する。これにより，図１に示すような前記セラ
ミックス回路基板９が得られる。
示すごとく，上記積層体９９を９００℃，２０分間焼成
して上記グリーンシートを焼結させる。次に，Ｇ工程に
おいて，上記積層体９９から未焼結セラミックスシート
２を除去する。これにより，図１に示すような前記セラ
ミックス回路基板９が得られる。
【００２８】次に，本例の製造方法により作製されたセ
ラミックス回路基板の寸法安定性，及びビアホール内に
おける導体の導通性について評価した。評価項目は，表
２に示すごとく，導体の導通性，焼成によるセラミック
ス基板の収縮率及びそのばらつきとした。各実施例，参
考例及び比較例においては，表１に示したペーストＮ
ｏ．１〜４及び５を用いた。
ラミックス回路基板の寸法安定性，及びビアホール内に
おける導体の導通性について評価した。評価項目は，表
２に示すごとく，導体の導通性，焼成によるセラミック
ス基板の収縮率及びそのばらつきとした。各実施例，参
考例及び比較例においては，表１に示したペーストＮ
ｏ．１〜４及び５を用いた。
【００２９】導体の導通性を測定するに当たっては，テ
スターを用い，１００Ω以上の抵抗値の場合を導通性無
しとし，それ以下の場合を導通性有りとした。上記収縮
率を測定するに当たっては，図３に示すごとく，セラミ
ックス基板９１の表面に形成された基板寸法測定用パタ
ーン１５１，１５９間の距離Ｌを測定した。その結果を
表２に示す。同表において，「ばらつき」とは，パター
ン１５１，１５９間の距離の最大値と最小値の差をい
う。
スターを用い，１００Ω以上の抵抗値の場合を導通性無
しとし，それ以下の場合を導通性有りとした。上記収縮
率を測定するに当たっては，図３に示すごとく，セラミ
ックス基板９１の表面に形成された基板寸法測定用パタ
ーン１５１，１５９間の距離Ｌを測定した。その結果を
表２に示す。同表において，「ばらつき」とは，パター
ン１５１，１５９間の距離の最大値と最小値の差をい
う。
【００３０】尚，比較のために，ビアホール内のビアホ
ール導体１１に，内層パターン導体形成用のペースト５
を用いたセラミックス回路基板を，実施例と同様に製造
し，比較例Ｃ１とした。また，比較例Ｃ２として，末焼
結セラミックスシートでグリーンシートを挟むことな
く，該グリーンシートを焼成した。その他は比較例Ｃ１
と同様である。上記比較例Ｃ１，Ｃ２のセラミックス回
路基板について，上記と同様に評価を行ない，表２に示
した。上記各試験は，各々２０個のセラミックス回路基
板を作製して評価した。
ール導体１１に，内層パターン導体形成用のペースト５
を用いたセラミックス回路基板を，実施例と同様に製造
し，比較例Ｃ１とした。また，比較例Ｃ２として，末焼
結セラミックスシートでグリーンシートを挟むことな
く，該グリーンシートを焼成した。その他は比較例Ｃ１
と同様である。上記比較例Ｃ１，Ｃ２のセラミックス回
路基板について，上記と同様に評価を行ない，表２に示
した。上記各試験は，各々２０個のセラミックス回路基
板を作製して評価した。
【００３１】表２より知られるごとく，本発明の実施例
Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２にかかるビアホール導体
はいずれも導通性があった。なお，１つのビアホール導
体の導通抵抗は０．８ｍΩであった。比較例Ｃ１，Ｃ２
については，ビアホールと該ビアホールに接続する内，
外層のパターン導体の間に隙間が生じたために，導通性
がなかった。また，実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ
２及び比較例Ｃ１における，セラミックス基板の収縮率
は０．２％であり，セラミック基板のばらつきは約０．
２ｍｍであった。
Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２にかかるビアホール導体
はいずれも導通性があった。なお，１つのビアホール導
体の導通抵抗は０．８ｍΩであった。比較例Ｃ１，Ｃ２
については，ビアホールと該ビアホールに接続する内，
外層のパターン導体の間に隙間が生じたために，導通性
がなかった。また，実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ
２及び比較例Ｃ１における，セラミックス基板の収縮率
は０．２％であり，セラミック基板のばらつきは約０．
２ｍｍであった。
【００３２】このことから，本例の製造方法において，
未焼結セラミックスシートによりグリーンシートを挟ん
で熱圧着して積層体とすることにより，セラミックス基
板の横，縦方向の収縮が抑制されることがわかる。一
方，比較例Ｃ２に関しては，グリーンシートを焼結する
際に未焼結セラミックスシートでグリーンシートを挟ま
なかったために，セラミックス基板の収縮率が１８．５
％であり，セラミックス基板のばらつきは１．４ｍｍで
あった。以上より知られるごとく，本例のセラミックス
回路基板は，上記組成のビアホール導体１１を用いてい
るので，ビアホールにおける電気接続性に優れている。
未焼結セラミックスシートによりグリーンシートを挟ん
で熱圧着して積層体とすることにより，セラミックス基
板の横，縦方向の収縮が抑制されることがわかる。一
方，比較例Ｃ２に関しては，グリーンシートを焼結する
際に未焼結セラミックスシートでグリーンシートを挟ま
なかったために，セラミックス基板の収縮率が１８．５
％であり，セラミックス基板のばらつきは１．４ｍｍで
あった。以上より知られるごとく，本例のセラミックス
回路基板は，上記組成のビアホール導体１１を用いてい
るので，ビアホールにおける電気接続性に優れている。
【００３３】
【表１】
【００３４】
【表２】
【図１】実施例Ｅ１，Ｅ２，参考例Ｒ１，Ｒ２，比較例
Ｃ１，Ｃ２にかかるセラミックス回路基板の断面図。
Ｃ１，Ｃ２にかかるセラミックス回路基板の断面図。
【図２】図１におけるＡ−Ａ線矢視線断面図。
【図３】図１における平面図。
【図４】図１におけるＢ−Ｂ線矢視線断面図。
【図５】実施例１〜４のセラミックス回路基板の製造工
程説明図。
程説明図。
【図６】図５に続く製造工程説明図。
【図７】図６に続く製造工程説明図。
１１．．．ビアホール導体， １２，１３．．．パターン導体， ２．．．未焼結セラミックスシート， ９．．．セラミックス回路基板， ９０．．．ビアホール， ９１，９２．．．セラミックス基板， ８１，８２．．．グリーンシート， ９９．．．積層体，
フロントページの続き (56)参考文献 特開 昭64−81106（ＪＰ，Ａ) 特開 平２−277279（ＪＰ，Ａ) 国際公開91／10630（ＷＯ，Ａ)
Claims (3)
- 【請求項１】 ビアホール内にビアホール導体を充填し
てなる複数のセラミックス基板からなるセラミックス回
路基板の製造方法において， ８００℃〜１０００℃にて焼結可能なセラミックス基板
形成用のグリーンシートを準備するＡ工程と， 該グリーンシートの焼結温度では焼結しない未焼結セラ
ミックスシートを準備するＢ工程と， 上記グリーンシートにビアホールを穿設し，該ビアホー
ルにビアホール導体を充填するＣ工程と， グリーンシート上にパターン導体を印刷するＤ工程と， 上記グリーンシートを複数枚積層し，その最上層及び最
下層に上記末焼結セラミックスシートを積層し熱圧着し
て積層体を得るＥ工程と， 上記積層体を８００℃〜１０００℃にて加熱してグリー
ンシートを焼結させるＦ工程と， 上記積層体から未焼結セラミックスシートを除去するＧ
工程とからなり， かつ，上記Ｃ工程で用いるビアホール導体は，Ａｇ１０
０重量部と，Ｗ０．５〜５重量部とよりなることを特徴
とするセラミックス回路基板の製造方法。 - 【請求項２】 請求項１において，上記ビアホール導体
は，Ａｇ１００重量部と，Ｗ及びＳｂ２Ｏ３の合計量が
０．５〜５重量部とよりなることを特徴とするセラミッ
クス回路基板の製造方法。 - 【請求項３】 請求項１又は２において，上記ビアホー
ル導体は，Ａｇ１００重量部及びＷ０．５〜５重量部に
対して，Ｐｄ０．１〜５０重量部を含有することを特徴
とするセラミックス回路基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245697A JP2732171B2 (ja) | 1992-08-21 | 1992-08-21 | セラミックス回路基板の製造方法 |
| US08/109,040 US5456778A (en) | 1992-08-21 | 1993-08-17 | Method of fabricating ceramic circuit substrate |
| EP93113295A EP0584726B1 (en) | 1992-08-21 | 1993-08-19 | Method of fabricating ceramic circuit substrate |
| DE69305939T DE69305939T2 (de) | 1992-08-21 | 1993-08-19 | Verfahren zur Herstellung eines keramischen Schaltungssubstrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245697A JP2732171B2 (ja) | 1992-08-21 | 1992-08-21 | セラミックス回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669651A JPH0669651A (ja) | 1994-03-11 |
| JP2732171B2 true JP2732171B2 (ja) | 1998-03-25 |
Family
ID=17137467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245697A Expired - Lifetime JP2732171B2 (ja) | 1992-08-21 | 1992-08-21 | セラミックス回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732171B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261841B2 (en) * | 2003-11-19 | 2007-08-28 | E. I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
| WO2005104639A1 (ja) | 2004-04-20 | 2005-11-03 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに圧電共振部品 |
| US7749592B2 (en) | 2007-02-06 | 2010-07-06 | Tdk Corpoation | Multilayer ceramic substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481106A (en) * | 1987-09-22 | 1989-03-27 | Sumitomo Metal Mining Co | Composition for forming conductive film |
| JPH0738493B2 (ja) * | 1989-04-18 | 1995-04-26 | 株式会社住友金属セラミックス | 同時焼成セラミック回路基板 |
-
1992
- 1992-08-21 JP JP4245697A patent/JP2732171B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669651A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0584726B1 (en) | Method of fabricating ceramic circuit substrate | |
| CA1078079A (en) | Method for preparing a multilayer ceramic | |
| US5560851A (en) | Process for producing ceramic heating elements | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JP2006165585A (ja) | セラミック多層プリント回路基板 | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP2732171B2 (ja) | セラミックス回路基板の製造方法 | |
| JP3744469B2 (ja) | 導電性ペースト | |
| JP4122612B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH03108203A (ja) | 導体ペーストおよび配線基板 | |
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| EP0132615B1 (en) | Method of making a matrix print head | |
| JP3162539B2 (ja) | 導体ペーストによって導体を形成したセラミック配線基板の製造方法 | |
| EP1189495A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP2958492B2 (ja) | 多層配線回路基板の製造方法 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JP2615970B2 (ja) | 内部に導体、抵抗体を配線したＡ▲ｌ▼Ｎ多層基板の製造方法 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP2881018B2 (ja) | セラミックス基板の製造方法 | |
| JP4462695B2 (ja) | セラミック回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 15 |