JP6608562B2 - 回路基板およびこれを備える電子装置 - Google Patents

回路基板およびこれを備える電子装置 Download PDF

Info

Publication number
JP6608562B2
JP6608562B2 JP2019502027A JP2019502027A JP6608562B2 JP 6608562 B2 JP6608562 B2 JP 6608562B2 JP 2019502027 A JP2019502027 A JP 2019502027A JP 2019502027 A JP2019502027 A JP 2019502027A JP 6608562 B2 JP6608562 B2 JP 6608562B2
Authority
JP
Japan
Prior art keywords
conductor
circuit board
mass
silver
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019502027A
Other languages
English (en)
Other versions
JPWO2019044752A1 (ja
Inventor
裕一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2019044752A1 publication Critical patent/JPWO2019044752A1/ja
Application granted granted Critical
Publication of JP6608562B2 publication Critical patent/JP6608562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本開示は、回路基板およびこれを備える電子装置に関する。
回路基板の金属層上に半導体素子、発熱素子、ペルチェ素子等の各種電子部品が搭載された電子装置が知られている。このような用途において使用される回路基板は、貫通孔を有する基板と、貫通孔内に位置する導体（以下、貫通導体と記載する。）と、を備えており、この貫通導体は金属層と電気的に接合されている。そして、この貫通導体を介して、外部から金属層上に搭載された電子部品に電気信号が入力される。（例えば、特許文献１参照）
特開２０１５−６５４４２号公報
本開示の回路基板は、貫通孔を有する、セラミックスからなる基体と、前記貫通孔内に位置する貫通導体と、を備える。また、貫通導体は、主成分である銀および銅と、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する。
また、本開示の電子装置は、上記構成の回路基板と、該回路基板の金属層上に位置する電子部品とを備える。
本開示の回路基板における貫通孔周辺の一例を模式的に示す断面図である。 本開示の回路基板における貫通孔周辺の他の例を模式的に示す断面図である。 本開示の電子装置における電子部品周辺の一例を模式的に示す断面図である。
金属層上に位置する電子部品は、動作時に熱を生じるものである。そして、近年の電子部品の高集積化、電子装置の小型化および薄型化によって、回路基板における体積当たりに加わる熱量は大きくなっている。そのため、電子部品の動作により、回路基板の加熱および冷却が繰り返されると、回路基板の貫通導体に、貫通孔の内壁と接触する箇所から亀裂が発生しやすく、貫通導体の電気抵抗値が増加しやすかった。
このような事情に鑑みて、長期間に亘っての使用に耐えることができるように、回路基板の加熱および冷却が繰り返されても、電気抵抗値が増加する要因となる亀裂が発生しにくい貫通導体を備えた回路基板が求められている。
本開示の回路基板は、加熱および冷却が繰り返されても、貫通導体に亀裂が発生しにくく、貫通導体の電気抵抗値が増加しにくいため、長期間に亘っての使用に耐え得る。
また、本開示の電子装置は、本開示の回路基板を備えることから、高い信頼性を有する。
以下、本開示の回路基板および電子装置について、図面を参照しながら詳細に説明する。
本開示の回路基板１０は、図１に示すように、貫通孔を有する基体１と、貫通孔内に位置する貫通導体２とを備える。ここで、基体１は、セラミックスからなる。セラミックスとしては、例えば、炭化珪素質セラミックス、酸化アルミニウム質セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等を用いることができる。
基体１が、窒化アルミニウム質セラミックス等の窒化物系セラミックスからなるときには、高い熱伝導率により、回路基板１０の放熱性が向上する。なお、窒化アルミニウム質セラミックスとは、窒化アルミニウム質セラミックスを構成する全成分１００質量％のうち、窒化アルミニウムが７０質量％以上を占めるものである。
そして、基体１の材質は、以下の方法により確認することができる。まず、Ｘ線回折装置（ＸＲＤ）を用いて基体１を測定し、得られた２θ（２θは、回折角度である。）の値をＪＣＰＤＳカードで同定することで、基体１の構成成分を同定する。次に、ＩＣＰ（Inductively Coupled Plasma）発光分光分析装置（ＩＣＰ）を用いて、基体１の定量分析を行なう。このとき、ＸＲＤで同定された構成成分が窒化アルミニウムであり、ＩＣＰで測定したアルミニウム（Ａｌ）の含有量から窒化アルミニウム（ＡｌＮ）に換算した値が７０質量％以上であれば、窒化アルミニウム質セラミックスである。なお、他のセラミックスについても同様である。
また、図１においては、貫通孔の断面形状として、基体１の上方および下方に向かって拡がる鼓形状を示しているが、これに限定されるものではなく、単に矩形状であってもよい。
そして、貫通導体２は、銀および銅が主成分である。ここで、銀および銅が主成分とは、貫通導体２を構成する全成分１００質量％のうち、銀および銅の合計が８３質量％以上であることをいう。このように、貫通導体２の主成分が、熱伝導率が高い銀および銅であることから、本開示の回路基板１０における貫通導体２は放熱性に優れ、回路基板１０の加熱および冷却が繰り返されても、貫通導体２に亀裂が発生しにくく、貫通導体２の電気抵抗値が増加しにくい。貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、銀が６５質量％以上７５質量％以下、銅が１８質量％以上３０質量％以下であってもよい。
また、貫通導体２は、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する。言い換えるならば、第１合金とは、ＡｇＩｎ合金、または、ＡｇＳｎ合金のいずれかである。
このように、貫通導体２がグループＡを含有していることで、貫通孔の内壁と貫通導体２とが強固に接合され、加熱および冷却が繰り返された際に、貫通導体２が貫通孔の内壁から剥がれにくく、亀裂の発生が抑制される。
また、貫通導体２がグループＢを含有していることで、グループＢが骨材の役目を成し、骨材となるグループＢ同士の間を、他の成分（銀、銅、グループＡ、後述する第１合金）が埋めることで、貫通導体２において、亀裂が発生する起点となりやすい気孔の量が少なくなる。
そして、貫通導体２が第１合金を含有していることで、貫通導体２を作製する際の第１合金生成時に、気孔を消滅させ、気孔の量を少なくすることができる。
よって、このような構成を満足している本開示の回路基板１０は、加熱および冷却が繰り返されても、貫通孔の内壁と接触する箇所から、貫通導体２に亀裂が発生しにくく、貫通導体２の電気抵抗値が増加しにくいため、長期間に亘っての使用に耐え得る。
ここで、貫通導体２を構成する成分（銀、銅、グループＡ、グループＢ）とその含有量は、以下の方法で確認すればよい。まず、図１に示すような断面形状となるように、回路基板１０を切断し、クロスセクションポリッシャー（ＣＰ）を用いて研磨することで研磨面を得る。次に、この研磨面を観察面として、走査型電子顕微鏡（ＳＥＭ）付設のエネルギー分散型Ｘ線分析装置（ＥＤＳ）用いて、貫通導体２を構成する成分とその含有量を測定する。または、貫通導体２を削り取り、ＩＣＰまたは蛍光Ｘ線分析装置（ＸＲＦ）を用いて、貫通導体２を構成する成分とその含有量とを測定してもよい。
また、貫通導体２が、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を含有しているか否かは、以下の方法で確認すればよい。まず、上述した研磨面を測定面とし、電子線マイクロアナライザー（ＥＰＭＡ）を用いて面分析を行なう。そして、面分析のカラーマッピングにおいて、銀とインジウムとが同時に存在する箇所が確認された場合、銀およびインジウムからなる第１合金を含有しているとみなす。同様に、面分析のカラーマッピングにおいて、銀とスズとが同時に存在する箇所が確認された場合、銀およびスズからなる第１合金を含有しているとみなす。なお、同時に存在する箇所が確認されるというのは、例えば、銀の面分析の結果と、インジウムの面分析の結果を重ね合わせたとき、存在箇所に重なり合う領域があるということである。
また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、グループＡの合計含有量が１．５質量％以上３．０質量％以下であってもよい。このような構成を満足するならば、貫通孔の内壁と貫通導体２とがより強固に接合され、加熱および冷却が繰り返された際に、貫通導体２が貫通孔の内壁から剥がれにくく、亀裂の発生がさらに抑制される。
また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、グループＢの合計含有量が３．０質量％以上８．０質量％以下であってもよい。このような構成を満足するならば、貫通導体２において、グループＢが骨材の役目を効果的に成し、骨材となるグループＢ同士の間を他の成分が埋めることで、亀裂が発生する起点となりやすい気孔の量がさらに少なくなる。
また、第１合金は、貫通導体２に占める面積占有率が５面積％以上２５面積％以下であってもよい。このような構成を満足するならば、貫通導体２の展延性を高く維持しつつ、気孔の量をより少なくすることができる。
また、第１合金の円相当径の平均値は、例えば、５μｍ以上３０μｍ以下であってもよい。
ここで、第１合金が貫通導体２に占める面積占有率、第１合金の円相当径の平均値は、以下の方法で算出すればよい。まず、上述した方法により、研磨面を得た後、第１合金の存在を確認する。次に、ＳＥＭにより撮影した研磨面の写真において、第１合金を黒く塗りつぶす。その後、この写真を画像データとして読み取り、画像解析ソフト「Ａ像くん」（登録商標、旭化成エンジニアリング（株）製、なお、以降に画像解析ソフト「Ａ像くん」と記した場合、旭化成エンジニアリング（株）製の画像解析ソフトを示すものとする。）の粒子解析という手法を適用して画像解析することにより、第１合金が占める面積占有率、第１合金の円相当径の平均値を算出すればよい。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
また、貫通導体２は、貫通導体２を構成する全成分１００質量％のうち、インジウムまたはスズの含有量が１．０質量％以上３．０質量％以下であってもよい。このような構成を満足するならば、貫通導体２の展延性を維持しつつ、貫通導体２の融点を下げて、貫通導体２を作製する際に発生する気孔の量を少なくすることができる。
ここで、貫通導体２におけるインジウムまたはスズの含有量に関しては、上述したように、ＥＤＳ、ＸＲＦまたはＩＣＰを用いて測定することにより求めることができる。
また、貫通導体２は、銅の粒を含有し、円相当径が５μｍ以下である銅の粒が占める面積占有率が５面積％以上１５面積％以下であってもよい。このような構成を満足するならば、銅の粒は延性に優れることから、貫通導体２の展延性が向上し、加熱および冷却が繰り返されても、貫通導体２に亀裂が発生しにくくなる。
ここで、貫通導体２における、円相当径が５μｍ以下である銅の粒が占める面積占有率は、以下の方法で算出すればよい。まず、上述した方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の面分析を行なう。そして、面分析のカラーマッピングにより、粒として視認される箇所において、その粒が他の箇所よりも銅の含有量が多ければ、その粒を銅の粒とみなす。
次に、上述した面分析を行なった範囲と同じ箇所についてＳＥＭで撮影した写真を用いて、カラーマッピングの結果からみなした銅の粒を黒く塗りつぶす。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、各銅の粒の円相当径と面積とを算出する。これにより、円相当径が５μｍ以下である銅の粒の面積を合算することで、円相当径が５μｍ以下である銅の粒が占める面積占有率を算出すればよい。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
また、貫通導体２は、貫通導体２を構成する全質量１００質量％のうち、酸素の含有量が０．１５質量％以下であってもよい。このような構成を満足するならば、貫通導体２を構成する成分と酸素とが酸化物を形成しにくく、貫通孔の内壁と貫通導体２とがより強固に接合される。なお、酸素の含有量は、上述した方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の貫通導体２に電子線を照射することで測定すればよい。
また、貫通導体２は、貫通孔の内壁に接する位置に、基体１に含まれる成分と貫通導体２に含まれるグループＡとを含む接合層を有し、接合層の最大厚みが、３μｍ以上１０μｍ以下であってもよい。このように、上記厚みの接合層を有していれば、貫通孔の内壁と貫通導体２とがより強固に接合されるとともに、接合層を介して、貫通導体２の熱を基体１に逃がしやすいものとなることから、加熱および冷却が繰り返されても、貫通導体２において亀裂が発生しにくいものとなる。なお、上記接合層において、貫通導体２に含まれるグループＡは、一つに限らない。
ここで、基体１に含まれる成分と貫通導体２に含まれるグループＡとを含む接合層とは、基体１が窒化物系セラミックスであれば、窒素とグループＡとを含む窒化物の層であり、基体１が酸化物系セラミックスであれば、酸素とグループＡとを含む酸化物の層であり、基体１が炭化物系セラミックスであれば、炭素とグループＡとを含む炭化物の層である。
なお、接合層が存在しているか否かは、以下の方法で確認すればよい。まず、図１に示すような断面形状となるように、回路基板１０を切断し、ＣＰを用いて研磨することで研磨面を得る。次に、この研磨面を測定面として、ＥＰＭＡ用いて面分析を行ない、基体１が窒化物系セラミックスであるとき、貫通導体２の貫通孔の内壁に接する位置に、窒素と貫通導体２に含まれるグループＡとを含む窒化物の層があれば、これを接合層とみなせばよい。なお、接合層の最大厚みは、ＳＥＭで撮影した写真から測定すればよい。
また、本開示の回路基板１０は、図２に示すように、基体１上および貫通導体２上に位置する金属層３を備えていてもよい。ここで、図２においては、基体１の上面および貫通導体２の上面に金属層３を有している例を示しているが、少なくとも基体１および貫通導体２の上面または下面のいずれかに金属層３を有していればよい。また、基体１および貫通導体２の上面および下面の両方に金属層３を有していてもよい。
ここで、金属層３の主成分は、金、銀、銅またはニッケルであってもよい。金、銀、銅またはニッケルが主成分とは、金属層３を構成する全成分１００質量％のうち、金、銀、銅またはニッケルが５０質量％以上であることである。このように、金属層３の主成分が、電気抵抗値の低い金、銀、銅またはニッケルであるならば、金属層３上に電子部品を載置した場合、電子部品の応答性を向上させることができる。また、金属層３を構成する各成分の含有量に関しては、貫通導体２と同様に、ＥＤＳ、ＸＲＦまたはＩＣＰを用いて測定することにより求めることができる。
そして、本開示の回路基板１０は、金属層３を備えている場合、図２に示すように、貫通導体２および金属層３の間に位置する薄膜層４を備え、薄膜層４の主成分は、チタンまたはクロムであってもよい。ここで、チタンまたはクロムが主成分とは、薄膜層４を構成する全成分１００質量％のうち、チタンまたはクロムが９０質量％以上であることである。
このような構成を満足するならば、金属層３と貫通導体２とが強固に接合され、加熱および冷却が繰り返されても、貫通導体２に亀裂がより発生しにくく、電気抵抗値がより増加しにくい。
また、本開示の回路基板１０は、貫通導体２および薄膜層４の界面において、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を有していてもよい。
このような構成を満足するならば、第２合金の存在により、貫通導体２と薄膜層４とが強固に接合され、加熱および冷却が繰り返されても、貫通導体２に亀裂がより発生しにくく、電気抵抗値がより増加しにくい。
なお、薄膜層４の主成分がチタンであれば、第２合金は、例えば、チタンと、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む合金である。また、薄膜層４の主成分がクロムであれば、第２合金は、例えば、クロムと、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む合金である。
また、第２合金の円相当径の平均値は、例えば、５０ｎｍ以上５００ｎｍ以下であってもよい。
ここで、貫通導体２および薄膜層４の界面において、第２合金が存在するか否かは、以下の方法で確認すればよい。まず、回路基板１０から、イオンビーム等を用いて貫通導体２および薄膜層４の界面を含む領域を１００ｎｍ以下の厚みで切り出し、透過型電子顕微鏡（ＴＥＭ）を用いて倍率５万倍以上にて上記界面の観察を行なう。そして、ＥＤＳを用いて測定し、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つを含む合金が存在すれば、それが第２合金である。
また、上述した分析を行なった範囲と同じ箇所についてＴＥＭで撮影した写真を用いて、第２合金を黒く塗りつぶす。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、第２合金の円相当径の平均値を算出することができる。なお、「Ａ像くん」の解析条件としては、例えば粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とすればよい。
また、本開示の電子装置２０は、図３に示すように、本開示の回路基板１０と、回路基板１０の金属層３上に位置する電子部品５とを備える。そして、本開示の電子装置２０は、長期間に亘っての使用に耐えうる本開示の回路基板１０を備えることから、高い信頼性を有する。
そして、電子部品５としては、例えば、発光ダイオード（ＬＥＤ）素子、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）、高電子移動トランジスタ（ＨＥＭＴ）素子、相補型金属酸化膜半導体（ＣＭＯＳ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。
以下、本開示の回路基板１０の製造方法の一例について説明する。
まず、公知の方法により、窒化アルミニウムが主成分であり、貫通孔を有する基体１を準備する。
次に、貫通導体２となる金属ペーストを作製する。まず、銀粉末と、銅粉末と、グループＡ粉末（チタン粉末、ジルコニウム粉末、ハフニウム粉末、ニオブ粉末）と、グループＢ粉末（モリブデン粉末、タンタル粉末、タングステン粉末、レニウム粉末、オスミウム粉末）と、インジウム粉末またはスズ粉末とを準備し、銀粉末および銅粉末の合計が８３質量％以上となるように、各粉末を秤量・混合することで混合粉末を得る。さらに、この混合粉末に有機ビヒクルを添加することで、金属ペーストを得る。
なお、有機ビヒクルとは、有機バインダを有機溶剤に溶解したものであり、有機バインダとしては、例えば、ポリブチルメタクリレート、ポリメチルメタクリレート等のアクリル類、ニトロセルロース、エチルセルロース、酢酸セルロース、ブチルセルロース等のセルロース類、ポリオキシメチレン等のポリエーテル類、ポリブタジエン、ポリイソプレン等のポリビニル類から選択される１種もしくは２種以上を混合して用いることができる。
また、有機溶剤としては、例えば、カルビトール、カルビトールアセテート、α−テルピネオール、メタクレゾール、ジメチルイミダゾール、ジメチルイミダゾリジノン、ジメチルホルムアミド、ジアセトンアルコール、トリエチレングリコール、パラキシレン、乳酸エチル、イソホロンから選択される１種もしくは２種以上を混合して用いることができる。
次に、金属ペーストを基体１の貫通孔内に充填した後、乾燥させ、真空中において、７８０℃以上８５０℃以下の最高温度で、１０分以上６０分以下保持する。そして、最高温度で上記時間保持した後、最高温度からの降温速度を１０℃／分以下とし、室温まで冷却することで、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を形成することができる。これにより、本開示の回路基板１０を得る。
ここで、第１合金が貫通導体２に占める面積占有率を５面積％以上２５面積％以下とするには、混合粉末を作成する際に、混合粉末１００質量％のうち、インジウム粉末とスズ粉末との合計含有量が０．８質量％以上５質量％以下となるように調整すればよい。
また、貫通導体２において、円相当径が５μｍ以下である銅の粒が占める面積占有率を５面積％以上１５面積％以下とするには、混合粉末に円相当径が５μｍ以下の銅粉末を用いるとともに、混合粉末における上記銅粉末の含有量と熱処理時の最高温度での保持時間とを調整すればよい。
また、貫通導体２において、貫通導体２を構成する全質量１００質量％のうち、酸素の含有量を０．１５質量％以下とするには、各原料粉末に含まれる酸素の含有量を調整すればよい。
また、貫通導体２において、貫通孔の内壁に接する位置に、基体１を構成する成分と貫通導体２に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、この接合層の最大厚みを、３μｍ以上１０μｍ以下とするには、熱処理時の最高温度を８００℃以上８４０℃以下にすればよい。
また、金属層３を備える回路基板１０とするには、基体１上および貫通導体２上に金属層３を形成すればよい。ここで、金属層３の形成方法としては、公知の金属ペースト法、めっき法およびスパッタリング法等であればよい。
また、貫通導体２および金属層３の間に、チタンまたはクロムを主成分とする薄膜層４を形成してもよい。以下では、スパッタリング法による薄膜層４および金属層３の形成方法の一例について説明する。まず、金属層３を形成する、貫通導体２を含めた基体１の面を研磨する。次に、例えば、金からなる金属層３を形成するならば、研磨した面にスパッタリング法でチタンを主成分とする薄膜層４を形成する。その後、この薄層層４上にスパッタリング法で金を形成することによって、金からなる金属層３を形成することができる。なお、この場合、金属層３を形成する前に、薄膜層４上にスパッタリング法で白金を形成しても構わない。また、必要に応じてレジスト処理を行なった後に、エッチング処理を行なうことによって、所望の金属層３のパターンを得ることができる。
ここで、金属層３の表面を、公知のめっき法により、銀、銅、ニッケル、パラジウムおよび白金より選択される少なくとも１種により構成される被膜層で被膜してもよい。
また、貫通導体２および薄膜層４の界面において、薄膜層４を構成する成分と銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を存在させるには、スパッタリング法で薄膜層４を形成する前に、貫通導体２の表面を研磨加工し、貫通導体２の表面にイオンを衝突させる逆スパッタリングを行なうことで、貫通導体２の表面における銀、銅、インジウムおよび錫を活性化させておけばよい。
以上、本開示の回路基板１０の製造方法の一例について説明したが、本開示の回路基板１０の製造方法は上述した製造方法に限るものではない。例えば、分割溝が形成された基体１を用いれば、回路基板１０の多数個形成が可能である。
次に、本開示の電子装置２０の製造方法の一例について、図３に示す構成の電子装置２０の製造方法について説明する。まず、上述した製造方法により得られた回路基板１０を用意する。次に、金属層３上に電子部品５を実装することにより、本開示の電子装置２０とすることができる。
以下、本開示の実施例を具体的に説明するが、本開示は以下の実施例に限定されるものではない。
貫通導体において、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金の有無が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
まず、公知の方法により、直径が１００μｍの貫通孔を有する、厚みが０．３８ｍｍの窒化アルミニウム質セラミックスからなる基体を準備した。次に、平均粒径が２．５μｍの銀粉末と、平均粒径が２．５μｍの銅粉末と、グループＡ粉末として平均粒径が５μｍのチタン粉末と、グループＢ粉末として平均粒径が５μｍのモリブデン粉末と、平均粒径が１０μｍのインジウム粉末または平均粒径が１０μｍのスズ粉末とを準備した。そして、銀粉末が６８．８質量％、銅粉末が２５質量％、チタン粉末が２．５質量％、モリブデン粉末が３質量％、試料Ｎｏ．１、３ではスズ粉末が０．７質量％、試料Ｎｏ．２ではスズ粉末の代わりにインジウム粉末が０．７質量％となるように、各粉末を秤量・混合することで混合粉末を得た。なお、この混合粉末において、貫通導体における酸素の含有量が、貫通導体を構成する全成分１００質量％のうち、０．２０質量％となるように、各原料粉末に含まれる酸素の含有量を調整した。
次に、この混合粉末１００質量部に対し、有機ビヒクルを２５質量部添加することで、貫通導体となる金属ペーストを得た。
次に、金属ペーストを基体の貫通孔内に充填した後、乾燥させ、真空中において、７８０℃の最高温度で、２０分間保持した。その後、試料Ｎｏ．１、２に関しては最高温度からの降温速度を１０℃／分、試料Ｎｏ．３に関しては最高温度からの降温速度を２０℃／分とし、室温まで冷却した。
次に、貫通導体を形成した基体の両面を研磨し、基体の両面にチタン、白金、金の順番にスパッタリング法で形成することで、金を主成分とする金属層を形成し、各試料を得た。なお、チタン、白金、金の厚みは、それぞれ０．０５μｍ、０．１μｍ、３μｍとした。
次に、各試料の貫通導体において、銀およびインジウムもしくはスズの少なくとも一つからなる第１合金を含有しているか否かを、以下の方法で確認した。まず、図１に示すような断面形状となるように、各試料を切断し、ＣＰを用いて研磨することで研磨面を得た。次に、この研磨面を測定面とし、ＥＰＭＡを用いて面分析を行なった。そして、面分析のカラーマッピングにより、銀と、インジウムまたはスズとの存在が同時に確認されたものを、銀およびインジウムまたは銀およびスズからなる第１合金とみなした。その結果、試料Ｎｏ．３には第１合金の存在が確認できなかったのに対して、試料Ｎｏ．１には銀およびスズからなる第１合金、試料Ｎｏ．２には銀およびインジウムからなる第１合金の存在が確認された。
次に、上述した方法により作製した別の各試料に対して、各試料の金属層に電気抵抗測定器の端子を接触させ、３．５ｍＶの電圧を加えることで、貫通導体を含めた電気抵抗値を測定した。
次に、各試料に対して、加熱および冷却を繰り返すヒートサイクル試験を、以下の方法で行なった。まず、各試料を冷熱衝撃試験装置内へ入れ、温度を室温（２５℃）から−４５℃に降温して１０分保持してから、昇温して１２５℃で１０分保持した後、室温まで降温するというサイクルを１サイクルとし、このサイクルを繰り返した。そして、１００サイクル毎に試料を取り出し、上述の電気抵抗値を測定した方法で、試料の電気抵抗値を測定した。そして、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。ここで、この記録したサイクル数の値が大きい程、加熱および冷却が繰り返されても、電気抵抗値が増加しにくいことを意味する。
結果を表１に示す。
Figure 0006608562
表１に示すように、試料Ｎｏ．３に比べて、試料Ｎｏ．１、２のサイクル数は６００回以上と大きかった。この結果から、貫通導体が、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金を含有していることで、加熱および冷却が繰り返されても、電気抵抗値を低く維持でき、長期間に亘っての使用が可能であることがわかった。
次に、貫通導体において、第１合金が占める面積占有率およびスズの含有量が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
なお、作製方法としては、混合粉末を作成する際に、混合粉末１００質量％のうち、スズ粉末の含有量が表２に示す値になるように調整したこと以外は実施例１の試料Ｎо．１の作製方法と同様とした。なお、スズ粉末の含有量を増やすに当たっては、代わりに銀粉末の含有量を減らした。また、試料Ｎｏ．４は、実施例１の試料Ｎｏ．１と同じである。
次に、各試料の貫通導体における合金が占める面積占有率を、以下の方法で算出した。まず、実施例１と同じ方法により、研磨面を得た後、第１合金の存在を確認した。次に、ＳＥＭにより撮影した研磨面の写真において、第１合金を黒く塗りつぶした。その後、この写真を画像データとして読み取り、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、第１合金が貫通導体に占める面積占有率を算出した。なお、「Ａ像くん」の解析条件としては、粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とした。
また、各試料の貫通導体におけるスズの含有量を、以下の方法で測定した。まず、実施例１と同じ方法により、研磨面を得た。次に、この研磨面を観察面として、ＳＥＭ付設のＥＤＳを用いて、各試料の貫通導体におけるスズの含有量を測定した。
そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
結果を表２に示す。
Figure 0006608562
表２に示すように、試料Ｎｏ．４、９に比べて試料Ｎｏ．５〜８のサイクル数は８００回以上と大きかった。この結果から、第１合金が貫通導体に占める面積占有率が５面積％以上２５面積％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
また、試料Ｎｏ．５〜８の中でも、試料Ｎｏ．６、７のサイクル数は９００回以上とさらに大きかった。この結果から、貫通導体において、スズの含有量が１．０質量％以上３．０質量％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をさらに低く維持できることがわかった。
次に、貫通導体において、円相当径が５μｍ以下である銅の粒が占める面積占有率が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
なお、作製方法としては、熱処理時の最高温度での保持時間が表３の値となるように設定したこと以外は実施例２の試料Ｎо．６の作製方法と同様とした。なお、試料Ｎｏ．１０は、実施例２の試料Ｎｏ．６と同じである。
次に、各試料の貫通導体における円相当径が５μｍ以下である銅の粒が占める面積占有率を、以下の方法で算出した。まず、実施例１と同じ方法により、研磨面を得た後、ＥＰＭＡを用いて研磨面の面分析を行なった。そして、面分析のカラーマッピングにより、銅の存在が確認し、これを銅の粒とみなした。
次に、上述した面分析を行なった範囲と同じ箇所についてＳＥＭで撮影した写真を用いて、カラーマッピングの結果からみなした銅の粒を黒く塗りつぶした。次に、その写真を用いて、画像解析ソフト「Ａ像くん」の粒子解析という手法を適用して画像解析することにより、各銅の粒の円相当径と面積とを算出した。そして、円相当径が５μｍ以下である銅の粒の面積を合算することで、円相当径が５μｍ以下である銅の粒が占める面積占有率を算出した。なお、「Ａ像くん」の解析条件としては、粒子の明度を「暗」、２値化の方法を「手動」、小図形除去を「０．０１μｍ」、閾値を「１８０」とした。
そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
結果を表３に示す。
Figure 0006608562
表３に示すように、試料Ｎｏ．１０、１４に比べて試料Ｎｏ．１１〜１３のサイクル数は１２００回以上と大きかった。この結果から、貫通導体において、円相当径が５μｍ以下である銅の粒が占める面積占有率が５面積％以上１５面積％以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
次に、貫通導体における酸素の含有量が異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
なお、作製方法としては、貫通導体における酸素の含有量が表４の値となるように、各原料粉末に含まれる酸素の含有量を調整したこと以外は実施例３の試料Ｎо．１２の作製方法と同様とした。なお、試料Ｎｏ．１５は、実施例３の試料Ｎｏ．１２と同じである。
そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
結果を表４に示す。
Figure 0006608562
表４に示すように、試料Ｎｏ．１５に比べて試料Ｎｏ．１６、１７のサイクル数は１６００回以上と大きかった。この結果から、貫通導体において、酸素の含有量が０．１５質量％以下であるであれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
次に、貫通導体において、貫通孔の内壁に接する位置に存在する、チタンを含む窒化物である接合層の最大厚みが異なる試料を作製し、ヒートサイクル試験による電気抵抗値の変化を評価した。
なお、作製方法としては、熱処理時の最高温度が表５の値となるようにしたこと以外は実施例４の試料Ｎо．１７の作製方法と同様とした。なお、試料Ｎｏ．１８は、実施例４の試料Ｎｏ．１７と同じである。
次に、各試料における、チタンを含む窒化物である接合層の最大厚みを、以下の方法で測定した。まず、実施例１と同じ方法により、研磨面を得た。次に、この研磨面を測定面として、ＥＰＭＡ用いて面分析を行ない、貫通導体の貫通孔の内壁に接する位置に、チタンおよび窒素が存在している層を接合層とみなした。そして、接合層の最大厚みを、ＳＥＭで撮影した写真から測定した。
そして、得られた各試料に対して、実施例１と同じ方法でヒートサイクル試験を行ない、ヒートサイクル試験前の電気抵抗値よりも電気抵抗値が１００％以上増加した際のサイクル数を記録した。
結果を表５に示す。
Figure 0006608562
表５に示すように、試料Ｎｏ．１８、２２に比べて試料Ｎｏ．１９〜２１のサイクル数は１８００回以上と大きかった。この結果から、貫通導体において、貫通孔の内壁に接する位置に、基体を構成する成分と貫通導体に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、この接合層の最大厚みが３μｍ以上１０μｍ以下であれば、加熱および冷却が繰り返されても、電気抵抗値をより低く維持できることがわかった。
１：基体
２：貫通導体
３：金属層
４：薄膜層
５：電子部品
１０、１０ａ、１０ｂ：回路基板
２０：電子装置

Claims (10)

  1. 貫通孔を有する、セラミックスからなる基体と、
    前記貫通孔内に位置する貫通導体と、を備え、
    前記貫通導体は、主成分である銀および銅と、チタン、ジルコニウム、ハフニウムおよびニオブのグループＡから選択される少なくとも一つと、モリブデン、タンタル、タングステン、レニウムおよびオスミウムのグループＢから選択される少なくとも一つと、銀およびインジウムまたは銀およびスズのいずれかからなる第１合金とを含有する回路基板。
  2. 前記第１合金は、前記貫通導体に占める面積占有率が５面積％以上２５面積％以下である請求項１に記載の回路基板。
  3. 前記貫通導体は、該貫通導体を構成する全成分１００質量％のうち、前記インジウムまたは前記スズの含有量が１．０質量％以上３．０質量％以下である請求項１または請求項２に記載の回路基板。
  4. 前記貫通導体は、前記銅の粒を含有し、円相当径が５μｍ以下である前記銅の粒が占める面積占有率が５面積％以上１５面積％以下である請求項１乃至請求項３のいずれかに記載の回路基板。
  5. 前記貫通導体は、該貫通導体を構成する全質量１００質量％のうち、酸素の含有量が０．１５質量％以下である請求項１乃至請求項４のいずれかに記載の回路基板。
  6. 前記貫通導体は、前記貫通孔の内壁に接する位置に、前記基体を構成する成分と前記貫通導体に含まれるグループＡから選択される少なくとも一つとを含む接合層を有し、該接合層の最大厚みが、３μｍ以上１０μｍ以下である請求項１乃至請求項５のいずれかに記載の回路基板。
  7. 前記基体上および前記貫通導体上に位置する金属層を備える請求項１乃至請求項６のいずれかに記載の回路基板。
  8. 前記貫通導体および前記金属層の間に薄膜層を備え、該薄膜層の主成分が、チタンまたはクロムである請求項７に記載の回路基板。
  9. 前記貫通導体および前記薄膜層の界面に、前記薄膜層を構成する成分と、銀、銅、インジウムおよび錫から選択される少なくとも一つとを含む第２合金を有する請求項８に記載の回路基板。
  10. 請求項７乃至請求項９のいずれかに記載の回路基板と、該回路基板の前記金属層上に位置する電子部品とを備える電子装置。
JP2019502027A 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置 Active JP6608562B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017164455 2017-08-29
JP2017164455 2017-08-29
PCT/JP2018/031530 WO2019044752A1 (ja) 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置

Publications (2)

Publication Number Publication Date
JPWO2019044752A1 JPWO2019044752A1 (ja) 2019-11-07
JP6608562B2 true JP6608562B2 (ja) 2019-11-20

Family

ID=65525670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019502027A Active JP6608562B2 (ja) 2017-08-29 2018-08-27 回路基板およびこれを備える電子装置

Country Status (5)

Country Link
US (1) US10959320B2 (ja)
EP (1) EP3678459B1 (ja)
JP (1) JP6608562B2 (ja)
CN (1) CN111052879B (ja)
WO (1) WO2019044752A1 (ja)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05246771A (ja) * 1991-03-15 1993-09-24 Toshiba Corp セラミックス−金属接合用組成物およびそれを用いたセラミックス−金属接合体
JPH0597532A (ja) * 1991-10-08 1993-04-20 Toshiba Corp 接合用組成物
JP3095490B2 (ja) * 1991-11-29 2000-10-03 株式会社東芝 セラミックス−金属接合体
JPH06329480A (ja) * 1993-05-20 1994-11-29 Noritake Co Ltd セラミックス−金属接合体およびその製造方法
JP3577109B2 (ja) * 1994-08-25 2004-10-13 株式会社東芝 メタライズ基板
JP3574738B2 (ja) * 1998-01-29 2004-10-06 京セラ株式会社 配線基板
JP3879276B2 (ja) * 1998-10-29 2007-02-07 株式会社村田製作所 セラミック多層基板の製造方法
JP2002043740A (ja) * 2000-07-24 2002-02-08 Matsushita Electric Works Ltd セラミック基板のスルーホールへの金属充填方法
JP2002289996A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP2006310779A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 回路基板および電子装置
US7626274B2 (en) * 2006-02-03 2009-12-01 Texas Instruments Incorporated Semiconductor device with an improved solder joint
US9012783B2 (en) * 2009-05-27 2015-04-21 Kyocera Corporation Heat dissipation base and electronic device
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5436662B2 (ja) * 2010-03-31 2014-03-05 京セラ株式会社 実装基板およびデバイス
JP5743503B2 (ja) * 2010-11-29 2015-07-01 京セラ株式会社 ろう材およびこれを用いた回路基板ならびに電子装置
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP2012138417A (ja) * 2010-12-24 2012-07-19 Panasonic Corp 多層配線基板及びその製造方法
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
CN102497724A (zh) * 2011-11-16 2012-06-13 金悦通电子（翁源）有限公司 一种高可靠性pcb板及其加工方法
JP2013165265A (ja) * 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
KR20150103653A (ko) * 2013-01-07 2015-09-11 가부시끼가이샤 아라이도 마테리아루 세라믹 배선 기판, 반도체 장치, 및 세라믹 배선 기판의 제조 방법
JP6163436B2 (ja) * 2014-01-30 2017-07-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP6122561B2 (ja) * 2015-04-27 2017-04-26 京セラ株式会社 回路基板およびこれを備える電子装置
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置
JP6396964B2 (ja) * 2015-09-29 2018-09-26 三ツ星ベルト株式会社 導電性ペースト並びに電子基板及びその製造方法

Also Published As

Publication number Publication date
WO2019044752A1 (ja) 2019-03-07
JPWO2019044752A1 (ja) 2019-11-07
EP3678459A4 (en) 2021-06-02
US20200163200A1 (en) 2020-05-21
CN111052879A (zh) 2020-04-21
EP3678459A1 (en) 2020-07-08
EP3678459B1 (en) 2022-09-21
US10959320B2 (en) 2021-03-23
CN111052879B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
JP5677585B2 (ja) 回路基板およびこれを備える電子装置
TW201218325A (en) Method for production metalized substrate
JP6393012B2 (ja) 抵抗体およびこれを備える回路基板ならびに電子装置
JP6608562B2 (ja) 回路基板およびこれを備える電子装置
JP5820092B1 (ja) セラミック配線基板
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6114001B2 (ja) 導電性ペーストおよび回路基板ならびに電子装置
JP6430886B2 (ja) 回路基板およびこれを備える電子装置
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP5743916B2 (ja) 回路基板およびこれを備える電子装置
JP5840945B2 (ja) 回路基板およびこれを備える電子装置
JP2018125341A (ja) 回路基板およびこれを備える電子装置
JP7027218B2 (ja) 回路基板およびこれを備える電子装置
TW202231398A (zh) 氧化銅糊料及電子零件之製造方法
JP2013051253A (ja) 回路基板およびこれを備える電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191023

R150 Certificate of patent or registration of utility model

Ref document number: 6608562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150