JP2013165265A - 貫通/埋込電極構造及びその製造方法 - Google Patents

貫通/埋込電極構造及びその製造方法 Download PDF

Info

Publication number
JP2013165265A
JP2013165265A JP2013004159A JP2013004159A JP2013165265A JP 2013165265 A JP2013165265 A JP 2013165265A JP 2013004159 A JP2013004159 A JP 2013004159A JP 2013004159 A JP2013004159 A JP 2013004159A JP 2013165265 A JP2013165265 A JP 2013165265A
Authority
JP
Japan
Prior art keywords
paste
metal
electrode
particles
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004159A
Other languages
English (en)
Other versions
JP2013165265A5 (ja
Inventor
Manabu Bonshihara
學 盆子原
Hirobumi Nakamura
博文 中村
Kii Ka
奇偉 何
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZYCUBE KK
ZyCube Co Ltd
Original Assignee
ZYCUBE KK
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZYCUBE KK, ZyCube Co Ltd filed Critical ZYCUBE KK
Priority to JP2013004159A priority Critical patent/JP2013165265A/ja
Publication of JP2013165265A publication Critical patent/JP2013165265A/ja
Publication of JP2013165265A5 publication Critical patent/JP2013165265A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 半導体製造技術の微細化に応じてより高密度に配置可能な、低抵抗かつ高信頼性の貫通/埋込電極の構造と、その電極を低コストで製造する方法を提供する。
【解決手段】 板状構造体50に設けられた、絶縁膜54を有する貫通孔51に、第1金属のペースト56を乾燥してなる多孔質の堆積層57を形成し、その堆積層57を覆うようにして第2金属のペーストを塗布充填する。その後、第2金属を第1金属の多孔質空隙部に含浸させる。
【選択図】 図1A

Description

本発明は、半導体チップの三次元積層に好適な貫通電極または埋込電極の構造(以下、貫通/埋込電極構造ともいう)と、その製造方法に関するものである。
半導体工業技術の進歩を背景として、シリコン集積回路への高集積化の要求は留まることがない。高集積化を推進するためには、単位素子(トランジスタ)の寸法を微小化したり、チップサイズを大きくする手法がある。しかしながら、微小化に伴う製造技術の新規開発は、膨大なリソースを必要とする。チップサイズ増大に伴う大規模回路の設計や検査も、複雑化している。さらに、チップサイズが大きいと信号伝達線路の長さが長大となり、高速化の限界が発生する。
半導体チップの三次元積層に必要なウェハ基板(半導体ウェハの基板)上の開孔に電極を形成する方法として、従来、概ね以下の三つ方法が知られている。しかし、いずれも次のような難点があるため、実用上問題が残っている。
これらの欠点を除去するため、複数のチップを高さ方向に積み上げた構造、即ち、3次元化構造が提案されている。この構成では、信号伝達線路を上下のチップの中央領域で高さ方向に形成できる。この構成では、チップ周辺領域まで信号伝達線路を伸ばしてから、チップ相互に接続することがない。この結果、高速の信号伝達が容易に実現できる。かかる「高さ方向の信号伝達線路」を実現するため、チップの表裏面を電気接続する貫通電極(Through Via)(シリコン基板の場合はTSV、Through Silicon Viaと称される)が利用されるが、初期加工では貫通しないで埋め込み型の電極構造を形成し、その後の裏面からの研削やエッチングにより埋め込み部の底辺を削り出して貫通電極構造にしたり、埋め込みのまま内部回路と接続を形成する埋込電極とする場合がある。
このような貫通電極は、チップの中央領域に配置されるだけではなく、チップ周辺領域(従来構成では「ボンディングパッド」と称される電気接続端子が配置されている領域)に配置されることもある。これらの電極構造は、(1)チップの表裏面を貫通するか、片面寄りに埋め込まれた孔を形成、(2)この孔の側壁に絶縁層を形成、(3)この孔に導電体を充填、あるいは、孔の側壁に導電体を付着させ、貫通電極又は埋込電極を作製、(4)貫通/埋込電極が露出したチップ表裏面に電極パターンを作製、といったプロセスで実現することができる。
上記(3)に記載した貫通/埋込電極構造の形成プロセスとしては、多くの手法が周知である。例えば、第一の方法は、コンフォーマル銅めっき法である。
(1)湿式法: 代表例として「コンフォーマル銅メッキ法」を利用した手法がある。かかるメッキ法により貫通/埋込電極孔内部の側壁に薄く、かつ、厚さが均一な銅の薄膜を形成する(貫通/埋込電極孔は完全には充填されていない)。貫通/埋込電極孔の内部に残された空隙については、(i)ポリイミド樹脂やエポキシ樹脂などを埋め込む、(ii)前記した銅薄膜の表面をポリイミド樹脂やエポキシ樹脂などの薄膜で被覆する、(iii)空隙に何も充填しない、などがある。いずれの場合でも、基板表面に露出した貫通/埋込電極の周辺領域(特に貫通/埋込電極と基板との界面領域)にクラック(ひび割れ)が発生しやすい。クラックは電気配線の断線を誘起し、信頼性を低下させる。クラックの発生を防止するため、貫通/埋込電極の直径よりも大きいサイズの導電性パターン(所謂「ランド」)を、基板表面の貫通/埋込電極部に配置し、接続保護部とすることがある。この手法では、量産に利用される技術であるが、電極の片側に開口があり、貫通/埋込電極孔周辺部に配置された構成要素(例えばランド)が大きくなるため、高密度の配線は困難である。
(2)乾式法: スパッタ装置、イオン化スパッタ装置あるいは、メタルCVD装置で金属粒子を貫通孔に充填する手法であるが、めっき処理時間も長くかかる。製造装置が高価格であること、充填時間が長いことなどの欠点がある。このため、形成された電極は、製造コストの高いものとなる。また、電極が緻密な金属層で形成されるため、基板の熱膨張係数との差により過大な内部応力が発生し、基板を破損させる可能性がある。さらには、クラック発生部分にリーク電流が発生して電子回路の信頼性を低下させる可能性も高くなる。さらに、電極が「めっき」による緻密な銅で形成されるため、例えばシリコンウェハ基板と比較すると、熱膨張率差が大きく、弾性率も大きいため、後続工程の温度サイクルにより過大な内部応力が発生し、シリコンウェハ基板にクラックを発生させる可能性もある。
第二の方法は、充填法である。
図4は、特許文献1の図1に掲載されている図である。同図において、101は貫通孔102を有する基板であり、フィルタ140の上部に配置されている。130は分散液(金属微粒子を純粋に懸濁させた液)である。ピストン120を押し下げることにより、貫通孔の内部に130が押込まれる。基板101を取出して乾燥させてから、導電性ペーストを貫通孔内部に充填する。即ち、金の微粒子間に導電性ペーストが流れ込む。続いて所定条件で導電性ペーストを硬化させると、貫通電極が形成される。この手法では、導電性ペーストに含まれる導電体粒子と金の微粒子により貫通電極の導電性が確保される。しかしながら、この方法は、導電性ペーストを真空中で印刷する方式で、モノマーを希釈剤として用いるため、有機残留物が多く、導電性ペーストの導電抵抗率(導電率、体積抵抗率とも言う)は比較的大きく、すなわち電極の導通抵抗も高く大電流や高速信号の伝達には限界があるという欠点がある。また、基板101と貫通電極とで熱膨張係数に差があると、耐熱性や長期信頼性を劣化させる欠点もある。このため、回路設計が制限されたり、不適当な電気特性や不良の発生につながる。
第三の方法は、充填型銅めっき法である。
図5は、特許文献2の図1に掲載されている図である。同図において、貫通孔を有する基板の表面に金属ペーストを塗布し、振動発生器でブレードを振動させながら移動させ、金属ペーストを貫通孔内に充填させている。金属ペーストを高温で焼結させることで、貫通電極が形成される。この手法によれば、貫通電極の導電性を大きくすることは可能であるが、焼結条件によっては貫通電極にクラックが発生したり、基板そのものを劣化させるという欠点がある
上記したように、三つの方法の改良案は多数開示され、貫通/埋込電極の作製には多くの手法が適用可能である。しかしながら、電極の導電性と、熱膨張係数差に起因する耐熱性や長期信頼性の劣化とは相反する傾向がある。即ち、導電性を高めるために金属材料を使用すると、熱膨張係数の差が特性劣化の要因となる。熱膨張係数差があっても、柔軟な素材(例えば、導電ペースト)で応力を吸収させると、導電性が劣化して信号伝達特性を低下させる。
例えば、特許文献1には、金属粉末の懸濁液を圧力とフィルターによって開孔に堆積させる方法が開示されている。
特許文献2には、ブレードを用いて、金属ペーストに振動を印加しながら塗布し、同時にウェハ基板の反対側から吸引圧を加えて、ペーストの貫通孔に沈着させて焼結する方法が開示されている。
特許文献3には、少量の金属ペーストを塗布した後、真空環境で熱と高速振動を加えて溶融金属を貫流し、沈着させる方法が開示されている。
特開2011−054907号公報 特開2011−071153号公報 特開2009−277927号公報
特許文献1〜3の方法では、それぞれが謳っている目的は達成されているが、加工工程が既存回路パターンに与えるダメージ、補助材(支持ガラス基板等)の脱着、半導体デバイスの実装の全工程を総合的に考慮すると、実用するには支障がある。
本発明は、以上のような事情を考慮してなされたものであり、その目的とするところは、半導体製造技術の微細化に応じて、より高密度に配置可能な、低抵抗かつ高信頼性の貫通電極または埋込電極の構造と、その電極を低コストで製造する方法を提供することにある。
ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになる。
本発明の貫通/埋込電極構造は、
板状構造体の第1主面に配置された少なくとも1個の穴部に第1導電材を充填してから熱処理されて形成された多孔質の第1導電体と、
前記第1導電体の空隙に浸透される第2導電材で構成される第2導電体とを備え、
前記第2導電材は前記第1導電材とは異なっていることを特徴とするものである。
貫通/埋込電極の構成では、熱膨張係数差に起因する信頼性の劣化と、導電性が低いことによる信号伝達特性の劣化の双方を防止することが課題となっている。また、半導体製造技術の微細化に伴い、高密度に貫通/埋込電極を配置することが要求されている。このため、貫通/埋込電極のサイズを小さくしても、信号伝達特性と信頼性を確保する技術、さらに、貫通/埋込電極の作製が容易となる製造方法の開発が求められる。
上述した目的を達成するため、本発明では、開孔内の充填物(電極材)の物性、充填手段及び加工所要時間に着目した。
電極にとって最も重要な要求性能は、導電性である。この要求性能を実現するため、比較的導電率の大きい金属をもって、電極内の空洞と、抵抗率の大きな有機物を排除する。前記第1導電材は、金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の部材に異種部材が被覆された導電粒子のうちの少なくとも一つから成る。前記第2導電材は、金属の粒子、合金の粒子、金属化合物の粒子、半導体の粒子、若しくは、電気導電性を有する有機系部材の粒子のうちの少なくとも一つから成り、かつ、前記第2導電材は前記第1導電材とは異なる。
前記した「板状構造体」とは、半導体ウェーハや回路基板である。前者における貫通孔は、単一のウェーハの表裏面の電気配線パターンなどを相互に電気接続する機能を有しており、3次元集積回路の主要な構成要素となっている。また、後者における貫通孔は、回路基板の表裏面間の電気接続を達成するものである。このような回路基板は「インターポーザ」と呼ばれており、その材質はシリコン、樹脂、セラミックなどである。
前記した「貫通孔」は「板状構造体」の表裏の一方の面である第1主面に露出している。また、「貫通孔」は「板状構造体」の表裏の他方の面である第2主面に露出している場合もあるが、この限りではない。「貫通孔」の形状は円柱であることが多いが、これに限らない。また、貫通孔の断面の面積、あるいは、円柱状である場合の直径は種々設定して良い。貫通孔の内壁は絶縁性であることが好ましく、前記板状の構造体が導電性である場合(例えばシリコンウェーハ)には、内壁表面に絶縁層を付着させる必要がある。また、前記板状の構造体が樹脂あるいはセラミックで構成されている場合は、新たな絶縁層は必ずしも必要でない。
前記「第1導電材」とは、金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の部材に異種材が被覆された導電粒子のうちの少なくとも一つから成っている材料である。第1導電材を含有する「溶液あるいはペースト」を前記穴部へ充填してから熱処理することにより、多孔質な前記「第1導電体」が得られる。
なお、前段落に記載した「溶液やペーストなど」を充填する手法について記載する。穴部へ流体を流入させる手法には、多くの周知例がある。例えば、粘度が小さい溶液の場合には、マイクロピペットやインクジェットノズル(所謂「ジェットディスペンサ」である)が用いられる。あるいは、前記第1主面にスピンコートして第2主面側を真空雰囲気にすることにより充填する。第1主面側から圧力(例えば空気圧)を印加して充填を促進することもある。溶液中で「導電部材」を沈降させて、穴部に充填することもある。一方、粘度が大きいペーストの場合には、スクリーン印刷などが用いられる。いずれの手法も適用できるが、充填速度の増大やボイド発生の防止などに留意することが必要である。
また、後続工程における温度サイクルによって、半導体基板と電極の間に生じる熱応力が軽減するため、多孔質焼結体は開孔率に比例して、弾性率と強度が急低減することを特徴とする電極材料構成である。ここでは、前記「熱処理」について説明する。前記第1導電材が超微粒子(例えば、0.1μm以下)である場合には、静電気などにより複数の超微粒子が結合して大きな微粒子(例えば、0.3〜10μm)として観察される。微粒子を含有する「溶液あるいはペースト」を熱処理して溶剤を蒸発させると、前記第1導電材のみが残る。この熱処理温度を前記第1導電材の融点よりも低く設定すれば、導電材(微粒子状である)の形状が変化することはない(=溶融しない)。かかる熱処理により前記第1導電材を「焼結」させることになる。この焼結体には微粒子間に空隙が存在しており、多孔質である。空隙の大きさは前記微粒子の大きさ、表面形状などに依存する。この空隙に前記した第2導電材を浸透させることになる。
さらに、その含浸材も、変化はあるものの、概ね多孔質焼結体の力学性質を示すことに着目し、比較的融点の高い第1金属の多孔質焼結体を骨材とし、それに低融点の第2金属を含浸することで、電極を形成する。
前段落では「溶剤の蒸発」で焼結体を得ることを説明したが、ここでは、焼結体を得るための他の例を記載する。前記第1導電材(微粒子状である)の表面を融点が低い材料で被覆し、ペースト状に加工した第1導電材を前記穴部へ充填する。次に、熱処理することにより、ペーストの溶剤は蒸発し、さらに、第1導電材を被覆していた材料が溶融し、前記第1導電体としての多孔質の焼結体が得られる。かかる導電材と被覆材の組合せ例としては、次のようなものがある。
第1導電材(「コア部」):タングステン
被覆部材(「スキン部」):インジウム、スズ、銅、貴金属類、(金、銀、白金など)のうちの少なくとも一つ
なお、「コア部」と「スキン部」の被覆強度(スキン部の剥がれ難さ)を増大させるために、「コア部」表面に、「ニッケル、チタン、タンタルのいずれか、あるいは少なくとも二つの組合せ」から成る被覆層を設け、その上に前記被覆材で被覆することもある。この構成は「無機系の部材に異種材が被覆された導電粒子」の一例である。ここではタングステンを例示したが、これに限らない。
焼結体を得るための他の例では、第1導電材をタングステンとし、これを前記穴部へ充填してから、水素雰囲気で熱処理を行うことにより、前記焼結体が得られる。タングステン単体の融点は3400℃と高温であるが、水素雰囲気での処理により融点が低くなることを利用している。この手法は液体を使用しない「乾式」である。さらに、第1導電材をタングステンとし、還元剤を含む溶液でペースト状にすることにより、融点を低くすることも可能である。還元剤の例としては蟻酸やカルボン酸と言った「COOH系の酸」、あるいは、ロジンワックス(松脂)などがある。この手法は溶剤によるペースト化を必要とするので「湿式」のプロセスとなる。本段落ではタングステンを例示したが、これに限らない。
前記「第2導電材」とは、金属の粒子、合金の粒子、金属化合物の粒子、半導体の粒子、若しくは、電気導電性を有する有機系部材の粒子のうちの少なくとも一つから成っている材料であり、かつ、前記第1導電材とは異なっている。すなわち、前記第2導電材と前記第1導電材とが同一の材料で構成される組合せは排除される。第2導電材を含有する「溶液あるいはペースト」を、前記第1導電体に形成されている空隙に浸透させてから熱処理などの処理により前記「第2導電体」が得られる。第2導電部材の融点が低い場合には、溶融された第2導電材(溶液状である)を前記空隙の中に浸透させ、冷却することにより第2導電体を得ることもある。また、上記した「電気導電性を有する有機系材料」とは、材料自身が導電性を有しているものや、有機系材料に導電性物質を混入させたものや、有機系材料の表面に金属などの異種材を被覆して導電性としたものなどもある。
前記した導電材の例としては、次のようなものがある。
金属:タングステン、モリブデン、クローム、インジウム、スズ、金、銀
合金:インジウム系合金、スズ系合金(スズ銀、金スズなど)、ビスマス系合金(スズビスマスなど)、ガリウム系合金、亜鉛系合金、ニッケルコバルト、金コバルト、ハンダ類
金属化合物:上記金属を構成成分とする化合物(構成材料の比率は種々あるので「混合物」とも言える)
半導体:シリコン、ゲルマニウム、化合物半導体、シリコンカーバイト、カーボン
有機系の部材に異種部材が被覆された導電粒子:樹脂材料などの微粒子表面にインジウム、金、銀、白金、スズなどの金属をメッキした粒子
無機系の部材に異種部材が被覆された導電粒子:導電性薄膜が被覆された微粒子状のシリコン、ゲルマニウムなど(半導体)導電性薄膜が被覆された微粒子状のシリコンカーバイト、カーボン系物質、ダイヤモンドライク物質、導電性薄膜が被覆された微粒子状の窒化シリコン、窒化アルミ、ボロシリケートガラス、窒化ボロンセラミックス、タングステンなど
微粒子を被覆する材料としては、インジウム、インジウム合金、ニッケル・金、金、銀、銅、白金、スズ、チタン、タンタルなどがある。
これらの素材を選定する際には、(1)良好な信頼性を確保するために、前記板状構造体との熱膨張係数差が少ないこと、(2)良好な信号伝達特性を確保するために、導電性が大きい(抵抗が小さい)ことなどを考慮する。
板状構造体の表裏の一方の面である第1主面に配置された(1)少なくとも1個の穴部の底面、あるいは、(2)少なくとも1個の前記穴部の底面に導体を配置し、前記導体が配置された穴部に第1導電材を充填してから熱処理されて形成された多孔質の第1導電体と、前記第1導電体の空隙に浸透される第2導電材で構成される第2導電体とから成る貫通電極とする。
なお、前記した「底面に導体が配置された穴部」は、前記第1主面に配置された複数の穴の全てであっても構わない。また、複数の穴の一部の穴が「導体が底面に配置」されていても良い。
次に、「底面に導体が配置された穴部」の具体的な構造について説明する。以下では、シリコンウェーハの第2主面に集積回路が作成された板状構造体を例としている。シリコン集積回路では第2主面(説明の便宜上、裏面とする)に拡散層(ソース、ドレイン)とゲート電極とで構成された多数のトランジスタが配置されている。前記ゲート電極、および、前記拡散層からの電気配線は、絶縁膜(例えば酸化膜)の中に埋め込まれている。前記電気配線はチップ周辺に配置された接続端子(ボンディングパッド)まで延長されている。この接続端子(あるいは前記電気配線)をウェーハの第1主面(表面)側へ引き出すのが貫通電極である。かかる貫通電極を作製するプロセスを以下に例示する。
(1)第1主面側から前記接続端子に向けて穴を掘りこむ。より具体的には、シリコン基板の所定の位置(前記接続端子に対抗した位置である)に、反応性イオンエッチング(ClF、BrF、Fなどのガスを利用)などの手法を用いて穴を形成する。この手法では基板のシリコンが全て除去され、穴の底に前記絶縁膜が露出した状態となる。次に、ふっ酸(HF)ガスなどの雰囲気中で反応性イオンエッチングを行うことにより、露出した絶縁膜を除去し、前記接続端子の表面を露出させる。この露出面はシリコン基板の第1主面側である。この結果、作成された「穴部」は底面に接続端子(「導体」である)が配置された構造となる。
(2)前記「穴部」の側壁に酸化膜などの絶縁膜で被覆する。ここでは、熱酸化や化学気相堆積(CVD)の手法が用いられる。ただし、前記「穴部」の底面(露出した前記接続端子の表面である)には絶縁膜が付着していないことが必要である。もし、前記被覆のプロセスで、底面にも絶縁膜が形成される場合には、この絶縁膜を周知の手法で除去する必要がある。
(3)底面を有する「穴部」に、前記第1導電材の「溶液あるいはペースト」を充填し、これを熱処理することにより前記第1導電体を作製する。かかる工程の結果、第1導電体は多孔質(内部に微小な空隙を持つ構造)の焼結体になる。
(4)第1導電体の空隙に、前記第2導電材から成る「溶液あるいはペースト」を浸透させ、熱処理などの処理を行うことにより前記第2導電体を作製する。
上記したプロセスにより、多孔質の第1導電体の内部に第2導電体が「しみ渡った」ような構成になり、貫通電極が作成される。
次に、前記「電気配線」について説明する。多くのシリコン集積回路では、複数層からなる「電気配線」が採用されている。即ち、前記絶縁膜内には、厚さ方向に複数の「電気配線」が配置されており、必要に応じて、電気配線層を相互に接続する「層間配線」が施されている。このような構成においては、所望の電気配線層に対して貫通電極を配置することも可能である。例えば、2層目の電気配線層が露出するまで前記シリコン基板を掘り込んで穴部を形成する。この場合、1層目の電気配線層が配置されている位置よりもさらに深い穴部となる。
上記説明では、所望の指定された電気配線層(上記例では2層目である)への貫通電極であったが、複数の電気配線層に対して「共通の穴部」を形成し、ここに貫通電極を作製することにより、かかる複数の電気配線層相互間の「層間配線」も同時に実現できる。
前記第1導電体は、前記板状構造体の熱膨張係数の3倍を超えない熱膨張係数とする。
前記「第1導電体」と「第2導電体」には熱膨張係数の制約がある。この制約は、高温雰囲気に曝された時に、前記板状構造体と導電体の熱膨張係数差により発生した内部応力で、前記板状構造体などが破損しないために必要である。特に、前段落に記載したように、前記「第1導電体」については「3倍を超えない熱膨張係数」が必要である。板状構造体がシリコンである場合には、かかる素材例を列記する。
(1)タングステン、モリブデン、クロームなど
(2)導電性薄膜が被覆された微粒子状の半導体(シリコン、ゲルマニウムなど)
(3)導電性薄膜が被覆された微粒子状のシリコンカーバイト、カーボン系物質、ダイヤモンドライク物質
(4)導電性薄膜が被覆された微粒子状の窒化シリコン、窒化アルミ、ボロシリケートガラス、窒化ボロンセラミックスなど
一般に、金属の熱膨張係数はシリコンウェーハの熱膨張係数よりも10倍程度大きく、この差異が上記破損の原因となり、高信頼性の確保を困難にしていた。「3倍を超えない」素材を採用することにより、前記内部応力を低減させることが可能である。なお、前記板状構造体がシリコン以外の素材(樹脂やセラミック)で構成されている場合も同様に素材の選択が行われる。
第2導電材の融点は、300℃を超えない値とする。
前記「第2導電体」は、金属の粒子、合金の粒子、金属化合物の粒子、半導体の粒子、若しくは、電気導電性を有する有機系部材の粒子から成る第2導電材から構成される。第2導電体は、融点が300℃を越えない値の導電材料で構成することが好ましい。かかる温度の制約は、前記板状の構造体の耐熱性、あるいは、前記板状の構造体がシリコンウェーハであり複数のデバイスが集積化されている場合には、集積化工程での最高温度よりも低い温度プロセスが要求されることに起因している。かかる素材の例としては、インジウムやスズなどの金属、あるいは、半田(スズ17.3%、ビスマス57.5%、インジウム25.2%から成る金属混合物)などがあるが、これらに限らない。
第2導電体の体積は、第1導電体の体積を超えない値とする。
前記第1導電体の体積は、前記第2導電体の体積よりも大きいことが好ましい。材料選択にも依存するが、一般的に、第1導電体は熱膨張係数が小さい反面、熱伝導率が大きい。また、第2導電体は融点が低い反面、熱伝導率が小さい。本発明の主眼は熱膨張係数差に起因する信頼性劣化の排除にあるが、このためには熱伝導率を大きくして排熱効果を大きくすることが好ましい。かかる理由により、前記導電体の体積に差を持たせることにより排熱効果を増大させている。
前記第1導電体の体積は、前記第2導電体の体積よりも大きいことが好ましい。材料選択にも依存するが、一般的に、第1導電体は体積抵抗率が小さく、第2導電体は体積抵抗率が大きい。本発明の主眼は貫通電極の導電率を大きくして信号伝達特性の劣化を排除することにあるが、このためには体積抵抗率の小さい材料を多く用いることが好ましい。かかる理由により、前記導電体の体積に差を持たせることにより導電率を大きくしている。
第1導電体と第2導電体の好ましい組合せについて例示すると、次のとおりである。第1導電体(第1導電材)で小さい熱膨張係数差を、第2導電体(第2導電材)で大きい導電率を実現する指針に基づいている。
第1導電材:タングステンなどの微粒子から成る金属粒子(表面がインジウムあるいはインジウム合金で被覆(=無機系の部材に異種部材が被覆された導電粒子)されていても良い)
第2導電材:インジウムあるいはインジウム合金
この組合せは一例であり、これに限ることはない。
(1)板状構造体の表裏の一方の面である第1主面に少なくとも1個の穴部を作製する工程と、(2)前記穴部の内壁に絶縁層を付着させる工程と、(3)金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の部材に異種材が被覆された導電粒子のうちの少なくとも一つから成る第1導電材の「溶液あるいはペースト」を前記穴部に充填する工程と、(4)前記第1導電材の「溶液あるいはペースト」を熱処理して前記第1導電体にする工程と、(5)金属の粒子、合金の粒子、金属化合物の粒子、半導体の粒子、若しくは、電気導電性を有する有機系部材の粒子のうちの少なくとも一つから成る第2導電材の「溶液あるいはペースト」を前記第1導電体の空隙に浸透させる工程と、(6)前記第2導電材の「溶液あるいはペースト」を熱処理して前記第2導電体にする工程と、(7)前記板状構造体の第1主面あるいは第2主面、あるいは、第1主面と第2主面を平滑化する工程で貫通電極を製造する。
前記した(2)の工程は、前記板状構造体が樹脂あるいはセラミックで構成されている場合には不要となる。また、(3)と(4)の工程は、この組合せで複数回繰り返し実施しても構わない。かかる繰返しは、前記第1導電体の堆積量を増大させる効果がある。また、前記した(5)と(6)の工程は、この組合せで複数回繰り返し実施しても構わない。かかる繰返しは、前記第2導電体の浸透量を増大させる効果がある。
前記した(3)の工程における「溶液あるいはペースト」はその成分に格別の制限はなく、多くの形態があり得る。例えば、前記ペーストとして、残留物の少ない高揮発性溶剤を希釈剤とし、数10ミクロンから数100ナノメータの粒径を有する導電性の大きい金属粒子を調合した液状粘性材料がある。なお、前記残留物とは、工程(4)で前記第1導電体を構成した時に、導電率を低下させるような不純物である。
前記第2導電材は、金属あるいは合金などである。これらの部材は溶液に混濁させたり、ペースト状に加工されている。例えば、単一金属、あるいは、少なくとも2種類の低融点金属を含み、数ミクロンから数10nmの粒径を有する金属粒子(金属粉末)を、残留物の少ない高揮発性溶剤を希釈剤として調合した液状粘性材料である。あるいは、融点以上に加熱し液状になった前記第2導電部材を直接浸み込ませる(あるいは流し込む)ことにより浸透させても良い。
第2導電体を構成する材料の粒径は、前記第1導電体に形成された空隙の大きさよりも小さいことが望ましい。この理由は、「多孔質な第1導電体の隙間を縫って第2導電体の粒子が浸み込む」ことが必要だからである。
前記した(6)の工程では、前記第2導電材の「溶液あるいはペースト」を高温で溶融させて第2導電体にすることがある。この工程により、多孔質な第1導電体の空隙内に前記第2導電体が配置され(望むらくは両者が空隙なしに密着させる)、機械的強度と導電率の増大が達成される。かかる溶融工程では、前記第1導電体は溶融せず、前記第2導電体を構成する素材のみが溶融することが必要である。例えば、第1の導電体をタングステンで構成し、第2導電体をインジウムで構成する場合、設定温度を160℃にする。この事例は、タングステン粒子の周囲にインジウム粒子が密着するので好ましい事例である。
前記した(7)の工程では、前記板状構造体の主面の表面が平滑化される。前記した工程(6)が完了した段階では、貫通電極の表面は第1主面(あるいは第1主面と第2主面)と同一平面を構成せず、凹凸形状になる。前記第1導電体あるいは第2導電体を形成する熱処理工程では、前記第1主面(あるいは第1主面と第2主面)での貫通電極の表面領域を凸状態にすることが好ましい。かかる凸部を研磨などの手法を用いて平滑化する。なお、前記穴部の底面に導体が配置されている場合や、第2主面側(充填側と反対の側である)にガラス板などを密着する場合には、第1主面側のみの平滑化が必要となる。さらに、第1主面での貫通電極領域が凹状態になると、貫通電極との電気接続が困難になる可能性が高いので、かかる状態は避けることが好ましい。かかる状態を避けるために、前記した充填工程((3)と(5)の工程である)と熱処理工程((4)と(6)の工程)を複数回繰り返すこともある。
本発明の貫通/埋込電極構造及びその製造方法によれば、従来の各種の電極形成法に比べて、高価な設備を要せず、比較的に短時間で、空洞のない緻密な金属電極を形成することができ、熱膨張係数差に起因する信頼性の低下がなく、導電率が小さいことに起因する信号伝達特性の劣化がない貫通/埋込電極を構成することが可能となる。
電極形成の工程において230℃を超える高温処理工程を避けることができるため、既に回路が形成されていて高温処理ができないデバイスウェハ(半導体基板)上に、電極を形成する方法として、有効であり、このように貫通/埋込電極の作製工程では300℃以上の高温熱処理を含まないため、板状構造体(例えばシリコンウェーハ)に既に構成されているデバイスの特性変動(劣化を含む)を伴わない。さらに、貫通/埋込電極の導電率が大きいため、大電流あるいは高速信号が通過しない貫通/埋込電極のサイズを小さくすることが可能となり、しかも製造コストを低減することができる高集積化や微細化を達成することも可能となる。
本発明の第1実施形態に係る貫通/埋込電極構造の製造工程を示す図である。 本発明の第1実施形態に係る貫通/埋込電極構造の製造工程を示す図で、図1Aの続きである。 本発明の第2実施形態に係る貫通/埋込電極構造の製造工程を示す図である。 本発明の第2実施形態に係る貫通/埋込電極構造の製造工程を示す図で、図2Aの続きである。 本発明の第3実施形態に係る貫通/埋込電極構造の製造工程を示す図である。 従来の貫通/埋込電極構造の製法を示す図である。 従来の貫通電極作製法を示す図である。 本発明の一実施形態に係る貫通/埋込電極構造の製造方法において、導電材粒子(粉末)同士の接合状況を示す説明図である。
以下、本発明の好適な実施形態について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、本実施形態の記載内容に限定して解釈されるものではない。なお、以下の説明において、同一部分又は同等機能を有する部分には同一の符号を付し、その説明は省略する。
(第1実施形態)
図1A及び図1Bは、本発明の第1実施形態に係る貫通電極の製造工程を示す。
まず、図1A(a)に示すような板状構造体50を準備する。板状構造体50は、例えば、半導体ウェーハあるいは回路基板などから構成される。
次に、図1A(b)に示すように、周知のパターン形成技術に続くエッチング工程により、板状構造体50に貫通孔51が形成される。貫通孔51は、板状構造体50の第1主面(ここでは上位の主面)52から第2主面(ここでは下位の主面)53に至るまで貫通している。このエッチング工程には、酸などによる湿式エッチング、反応性ガスによる乾式エッチングなどが利用される。貫通孔51の内径は、数μmから数100μmである。
次に、図1A(c)に示すように、貫通孔51の内壁に絶縁層54が形成・付着される。これは、板状構造体50が導電性を有しているからである。しかし、板状構造体50が導電性を有していない場合は、絶縁層54は不要である。絶縁層54の形成には、熱酸化やCVD(化学的な反応を利用した成膜法)など周知の手法が用いられる。絶縁層54は、その製造手法にもよるが、通常は第1主面52と第2主面53の上にも形成される。
続いて、図1A(d)に示すように、板状構造体50の第2主面53に、ガラスなどで構成される支持板55が密着して配置される。支持板55は、貫通孔51の底部を塞ぐ役割を有する。
その後、図1A(e)に示すように、貫通孔51の内部には第1導電体が形成される。具体的に説明すると、第1導電体は、金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の材料に異種材料が被覆された導電粒子のうちの少なくとも一つから成る第1導電材を含有する溶液あるいはペースト56を、貫通孔51に充填することによって形成される。この充填には、マイクロピペットやスクリーン印刷など周知の手法が利用される。
ここで使用される溶液あるいはペースト56の一例を挙げると、インジウム等で被覆されたタングステンの微粒子群(無機系の材料に異種材料が被覆された導電粒子である)が85重量%の割合で揮発性溶媒に混濁されたペーストがある。これら微粒子群の粒径は、例えば0.3μmから0.5μmである。このペーストの構成物質、含有量、溶媒などは例示した事例に限らない。
続いて、溶液あるいはペースト56を所定の温度で熱処理することにより、溶液あるいはペースト56中の揮発性溶媒が散逸し、溶液あるいはペースト56中の微粒子群(タングステンの微粒子群)のみが貫通孔51内に堆積される。こうして、図1A(f)に示す堆積層57が形成される。堆積層57の堆積状況は、溶液あるいはペースト56の成分構成(例えば重量%の値)で異なるが、一般的には熱処理の結果、体積が減少する。また、堆積状況は、貫通孔51の内壁と底壁(支持板55で塞がれている領域)に沿って堆積されていても良いし、貫通孔51の内部全体に渡って堆積(つまり充填)されていても良い。図1A(f)には、貫通孔51の内部全体に渡って堆積層57が形成された状態が示されている。
図1B(g)には、微粒子が堆積された状態が概念的に示されている。図1B(g)では、多数の超微粒子が集結して、粒径が0.3μmから0.5μmの微粒子58になっていることが示されている。これら集結した微粒子58の間には空隙が存在し、したがって、堆積層57は多孔質になっている。
次に、図1B(h)に示すように、貫通孔51に第2導電体が形成される。具体的に説明すると、金属あるいは合金などから成る第2導電材を含有する溶液あるいはペースト59が貫通孔51内に充填される。溶液あるいはペースト59を調合する有機溶剤としては、エステルアルコール、ターピネオール、パインオイル、ブチルカルビトールアセテート、ブチルカルビトール、カルビトール、パークロールが好ましい。これらの溶剤は、レジストへの攻撃性も低く、且つ、比較的低温(50℃未満)でも揮発可能であって、塗布後の乾燥が容易になるからである。このうち、パークロールは、室温での乾燥が可能であるので、特に好ましい。
この充填により、溶液あるいはペースト59は、多孔質の堆積層57の持つ空隙を埋めながら浸透して「浸みわたる」。図1B(h)における60は、第2導電材の溶液あるいはペースト59が「浸み込んだ」堆積層を示す。溶液あるいはペースト59の一例を挙げるならば、インジウム系合金(インジウム52%、スズ48%)のペーストなどであり、微粒子群は粒径0.03μmから0.05μmの粒子を構成している。金属ペーストの金属粉末と有機溶剤との配合割合については、金属粉末を80〜999wt%、有機溶剤を1〜20wt%とするのが好ましい。この配合割合であれば、金属粉末の凝集を防ぎ、且つ充填材を十分に供給できるからである。
形成工程は、例えば次の通りとする。絶縁層54を施した貫通孔51に、第1導電材(金属)のペースト56を塗布・充填してから、蒸発・乾燥・堆積させる。その後、貫通孔51に第1導電材のペースト56の乾燥堆積物が充填された板状構造体50を、2%程度のHを還元剤として含有するN雰囲気で、150〜230℃の温度で熱処理し、ペースト56の微粒子の表面にある溶剤の残留物及び酸化膜を除去する。こうして、固相焼結により、多孔質の電極骨材が得られる。
ペースト56の典型的な配合例を表1に示すが、ペースト56の構成物質、含有量、溶媒などは、ここに例示したものに限らないことは、言うまでもない。
Figure 2013165265
続いて、溶液あるいはペースト59を所定の温度(インジウム系合金の場合には約120℃)で熱処理することにより、揮発性溶媒が散逸すると共に、インジウム合金は溶融し、第2導電体となる。この段階では、堆積層60は第1導電体の隙間に第2導電体が密着して焼結したかのようになる。第2導電体の完全な充填を行うためには、真空雰囲気での熱処理を行い、多孔質の堆積層57のすべての領域に第2導電材が流入する(所謂「巣」がない状態になる)ことが好ましいが、必ずしもそうならなくてもよい。
図1B(i)は、このような完全な充填が行われた場合の堆積層60の詳細構成を概念的に示している。図1B(i)では、溶融したインジウム系合金61が微粒子58間の空隙領域を埋め尽くしていることが示されている。
塗布機械の性能、塗布速度、堆積密度等を考慮して、溶液あるいはペースト59中の微粒子の粒径と固形分比(希釈剤割合)の調整で、容易に対応できる。使用機械は、比較的安価なジェット・ディスペンサとするのが好ましい。選定機種の性能によって、塗布の繰り返し回数が異なる。一般的仕様なら、概ね2回の繰り返しを要する。
形成工程は例えば次の通りとする。貫通孔51に堆積層57が形成された板状構造体50に対し、堆積層57を覆うように第2金属のペースト59を塗布する。そして、板状構造体50を真空環境で150℃の温度で熱処理し、多孔質の堆積層57に第2金属を含浸させる。
以上の説明では、第2導電材を含むペーストを用いる手法を示したが、インジウム合金などの低融点金属の場合には、溶融した当該合金を多孔質の堆積層57の(第1導電体)に流し込み、溶融状態のまま空隙領域に浸透させる手法もある。
第2金属のペースト59としては、好ましくは、粒径30nm、85wt%の固形分(Sn−17.3%、Bi−57.5%、In−25.2%、融点78.8℃)のペーストを選択することができる(表1を参照)。この場合の形成工程は、例えば次の通りとする。絶縁層54を施した貫通孔51に、第1導電材(金属)のペースト56を塗布・充填してから、蒸発・乾燥・堆積させる。その後、貫通孔51に第1導電材のペースト56の乾燥堆積物が充填された板状構造体50を、2%程度のHを還元剤として含有するN雰囲気で、200℃の温度で熱処理し、第1導電材(金属)(ペースト56)の微粒子の表面にある溶剤の残留物及び酸化膜を除去する。こうして、固相焼結により、多孔質の電極骨材が得られる。
図1B(j)は、充填かつ熱処理された堆積層60の第1主面52上に形成された部分(凸部)と、溶液あるいはペースト59(前記した熱処理工程を経ているので、固体の状態になっている)の第1主面52上に形成された部分(凸部)を平坦化した図である。かかる平坦化工程は、機械的な研磨やCMP(化学反応と機械研磨とを併用した光沢化工程)といった周知の手法で行われる。
なお、堆積層と、固化したペーストの形状によっては、第1主面52の側において堆積層60の中央部に凹部が発生することがある。この凹部は発生しないことが好ましいが、μmオーダーの深さの凹部であるならば、第1主面52の表面に形成される電気配線パターンに影響を与えることはない。
最後に、図1B(k)に示すように、板状構造体50の第1主面52と第2主面53に、電気配線層65及び66をそれぞれ形成する。以上の工程により、貫通電極が形成された板状構造体50の(この場合はインターポーザ)が完成する。
(第2実施形態)
図2A及び図2Bは、本発明の第2実施形態に係る貫通電極の製造工程を示す。
まず、図2A(a)に示すように、半導体ウェーハで構成された板状構造体250を準備する。板状構造体250の第2主面253(図では下側の面)側には、トランジスタ70が配置されている。トランジスタ70は、ソースとドレインをそれぞれ形成する拡散層71とゲート電極72とから構成されている。73は、拡散層71の電位を引き出す配線層であり、ゲート電極72と共に絶縁層(酸化膜であることが多い)74内に配置されている。
次に、図2A(b)に示すように、周知のパターン形成技術に続くエッチング工程で穴部251が形成されている。詳しく説明すると、反応性イオンエッチングなどの手法により、第1主面252側から穴が掘られ、第2主面253側の絶縁膜が露出した状態でエッチングが完了する。この「穴部」の内径は、数μmから数100μmである。
次に、図2A(c)に示すように、ふっ酸(HF)ガス雰囲気中での反応性イオンエッチングなどにより、絶縁層74の第1主面252側をエッチングして、配線層73を露出させる。
次に、図2A(d)に示すように、穴部251の内壁と第1主面252に絶縁層254を形成する。この時、露出した配線層73の表面(底の面)にも絶縁層254が形成されるが、周知の手法により除去される。
以上のプロセスにより、「底面に導体が配置された穴部」が形成される。
続いて、図2A(e)に示すように、穴部251の内部には第1導電体が形成される。具体的に説明すると、金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の部材に異種部材が被覆された導電粒子のうちの少なくとも一つから成る第1導電材を含有する「溶液あるいはペースト」256を、穴部251に充填する。この充填には、マイクロピペットやスクリーン印刷など周知の手法が利用される。
この溶液あるいはペースト256の一例としては、インジウムで被覆されたタングステンの微粒子群が85重量%の割合で揮発性溶媒に混濁されたペーストがあり、当該微粒子群は粒径0.3μmから0.5μmの粒子である。溶液あるいはペースト256の構成物質、含有量、溶媒などは、例示したものに限らない。続いて、溶液あるいはペースト256を所定の温度で熱処理することにより、揮発性溶媒が散逸し、タングステンの粒子(金属粒)のみが穴部251内に堆積され、第1導電体となる(図2A(f)に堆積層257として示している)。この堆積状況は、溶液あるいはペースト256の成分構成(例えば重量%の値)で異なるが、穴部251の内壁と底壁(配線層73が露出している領域)に沿って堆積されていても良い。あるいは、穴部251の内部全体に渡って堆積(充填)されていても良い。図2A(f)には、溶液あるいはペースト256が内部全体に渡って堆積された状態が示されている。
図2B(g)には、溶液あるいはペースト256が堆積された形成された堆積層257を概念的に示している。図2B(g)では、堆積層257では、多数の微粒子群が集結して粒径が0.3μmから0.5μmの粒子258になっていることが示されている。この集結したナノ粒子の間には空隙が存在し、したがって、堆積層257は多孔質になっている。
続いて、図2B(h)に示すように、穴部251に第2導電体が形成される。具体的に説明すると、金属あるいは合金などから成る第2導電材を含有する溶液あるいはペースト259が穴部251内に充填される。この充填は、多孔質の堆積層257の空隙を埋めながら浸透して「浸みわたる」ことになる。図2B(h)に示した260は、溶液あるいはペースト259が「浸み込んだ」堆積層を示す。
溶液あるいはペースト259の一例は、インジウム系合金(インジウム52%、スズ48%)の微粒子を含んでおり、当該微粒子群は粒径0.03μmから0.05μmの粒子258を構成している。このペーストの構成物質、含有量、溶媒などは例示したものに限らない。
続いて、溶液あるいはペースト259を所定の温度(インジウム系合金の場合には約120℃)で熱処理することにより、揮発性溶媒が散逸すると共に、インジウム合金は溶融し、第2導電体となる。この段階では、第1導電体の隙間に第2導電体が密着して焼結したかのような状態になる。第2導電体の完全な充填を行うためには、真空雰囲気での熱処理を行い、多孔質の堆積層257のすべての領域に第2導電体が流入する(所謂「巣」がない状態になる)ことが好ましいが、必ずしもこの限りではない。
図2B(i)は、このような完全な充填が行われた場合の貫通電極の構成を概念的に示している。図2B(i)では、溶融したインジウム合金261が粒子258の周囲を埋め尽くしていることが示されている。
次に、図2B(j)に示すように、充填かつ熱処理された堆積層260の第1主面252上にある部分と、溶液あるいはペースト259(前記した熱処理工程を経ているので、固体の状態になっている)の第1主面252上にある部分(凸部)を除去し、平坦化する。この平坦化工程は、機械的な研磨やCMP(化学反応と機械研磨とを併用した光沢化工程)といった周知の手法で行われる。
なお、堆積層260と溶液あるいはペースト259(固体状態にある)の形状によっては、第1主面252の堆積層260(貫通電極)の中央部に凹部が発生することがある。この凹部は、発生しないことが好ましいが、μm程度の深さの凹部であるならば、第1主面252の表面に形成される電気配線パターンに影響を与えることはない。
最後に、図2B(k)に示すように、板状構造体250の第1主面252に電気配線層265を形成する。以上の工程により、穴部251に貫通電極が埋め込まれた構造体(この場合はシリコン集積回路)が完成する。
第2実施形態で説明した「穴部に形成された電極」は、第1主面252から第2主面253へ「貫通」していないが、板状構造体250の厚さのほとんどを「貫通」している。また、3次元化構造では、第2主面253側の配線(電極)と、第1主面252側の配線(電極)とを電気的接続しているので、便宜上、「貫通電極」と称している。したがって、本発明の「貫通電極」には、第2実施形態で説明したような構造の電極も含まれる。
(第3実施形態)
図3は、本発明の第3実施形態である貫通電極の製造工程を示す。本実施形態は、本発明の第2実施形態において多層配線を用いた場合である。したがって、図3では、本発明の第2実施形態を示す図2A及び図2Bと同一番号は、同一構成要素を示している。
まず、図3(a)に示すように、半導体ウェーハで構成された板状構造体250を準備する。この板状構造体250は、板状構造体250の第2主面253の側において、絶縁層74の内部に複数の配線層73a、73b、73cが配置されている。これらの配線層の間には層間配線270が配置されており、隣接する配線層(図では、第1層73aと第2層73b)の間を電気的に接続している。このような複数の配線層および層間配線は、シリコン集積回路では多用されている。
次に、図3(b)に示すように、第2層の配線層73bに到達する貫通電極を形成するための穴部251bが形成される。その後は、上述した第2実施形態と同様にして、穴部251bに貫通電極が形成される。
図3では、第二層の配線層73bへの貫通電極を形成する場合が示されているが、本発明はこれに限らず、他の層の配線層への貫通電極形成も可能である。図3(c)には第三層の配線層73cへの貫通電極を形成する場合の穴部251cが示されている。このように、多層配線構造では、指定された任意の配線層に対して貫通電極を形成することが可能である。
図3(d)では、第二層の配線層73bと第三層の配線層73cの両者に対して共通の貫通電極を形成する場合の穴部251bcが示されている。このような構成に対して貫通電極を形成すると、配線層73bと73cの層間配線が形成されると同時に、これら両者を第1主面252側へ引き出すことが可能となる。即ち、1個の貫通電極に複数の機能を持たせることが可能である。
図6は、本発明の一実施形態に係る貫通/埋込電極構造の製造方法において、導電材粒子(粉末)同士の接合状況を示す説明図である。
図6(a)は、多面体の導体粒子358の例、すなわち、メタル単体・複合メタル、導体、表面導体コート有機・無機材料を示す。
図6(b)は、金属粒子458の例、すなわち、メタルW、Mo,Siの単体や、表面がNi、Cu、Sn、Au、Ag等でメッキされたものを示す。
図6(c)は、メッキ付き金属粒子558の例を示しており、589は被覆するAu、Ag、Pt膜をしめし、689は被覆するNi、Cu、Ti、Cr、Ta膜を示し、789は被覆する表面Sn単体膜、Sn−Ag合金膜、Sn−Ag−Cu合金膜を示し、658はW、Mo、Si等の金属粒子を示す。
図6(d)は、部分的Au−Sn共晶合金接合部589、789、861を示す。
図6(f)は、メッキ付き金属粒子558の例を示しており、878は、表面がSn膜で、Cuが含浸されたW粒子を示し、978は表面がAu膜で、Ag、Cuが含浸されたW、Mo粒子を示す。
図6(g)及び(h)は、埋込電極の内部における各種粒子の状態を示す。
図6(i)は、網目状Au−Sn共晶合金接合部の内部構造を示す。
(本発明で使用される導電材の物理特性)
上述した第1〜第3実施形態では、第1導電体の主要導電材としてタングステンを、第2導電体の主要導電材としてインジウム合金をそれぞれ例示している。ここでは、これらの材料の物理特性について記述する。その主要な物理定数を表2にまとめて示す。
Figure 2013165265
表2より、半導体ウェーハ(単結晶シリコン)を基準とすると、タングステンの熱膨張係数は約1.7倍、インジウムは約12.3倍であり、熱膨張係数の差に起因する内部応力の効果(信頼性に対応すると想定)はタングステンの方が小さい。また、タングステンの体積抵抗率(小さいほど導電率が大きい)はインジウムよりも小さい。また、熱伝導率はインジウムの方が小さい。これらのことから、第1導電材としてタングステンを、第2導電材としてインジウムを選択し、かつ、貫通電極の内部のタングステンの体積をインジウムの体積よりも大きく設定することにより、熱膨張係数と導電率に関わる特性劣化を有効に防止できることが明らかである。
さらに、インジウムの融点は157℃であり、タングステンの融点よりも極度に低いため、第2導電材をペースト状で充填してから熱処理することにより、容易にインジウムのみを溶融させ、タングステン粒子の周囲を覆うことができる。また、ペースト状に加工することなく、インジウムを加熱溶融して貫通電極の内部へ直接流れ込ませて、浸透させることも可能である。このような工程を採用した場合でも、当該工程での最高温度は200℃以下であり、前記したように半導体ウェーハに作製されたデバイスの特性を劣化させることはない。さらに、インジウムは柔らかい(=ヤング率が小さい)ため、タングステンが熱膨張(体積が大きくなる)しても、インジウムがその膨張を吸収できる可能性もある。
第1導電体と第2導電体を構成する導電材については、多くの選択肢がある。例えば、第1導電体にタングステンを、第2導電体にスズを選択することも可能である。スズと単結晶シリコンを比較すると熱膨張係数は約8.5倍大きい。スズの体積抵抗率をインジウムと比較すると約1.3倍である。さらに、融点は232℃であり、インジウムよりも高い値であるが、許容できる範囲である。これらの数値を考慮すると、第2導電材としてはスズも選択できる。
以上に述べたものは、導電材が単一金属である場合である。しかしながら、導電材はこれに限ることなく、これらの合金、あるいは、異種材(例えば、インジウムやスズなど)で表面が被覆された導電粒子(タングステンなど)などであっても良い。
上述した第1〜第3実施形態では、第1導電体と第2導電体の構成材料を限定して説明してきたが、本発明は上記した組合せに限定されることはない。熱膨張係数差による信頼性劣化と導電率による信号伝達特性の劣化を阻止するための要件は(1)第1導電体の熱膨張係数は記板状構造体の熱膨張係数の3倍を超えない値であること、(2)第2導電体は、融点が300℃を超えない導電材から構成されること、および、(3)第2導電体の体積は、第1導電体の体積を超えない値とすることである。これらの要件を満足するならば、第1導電体と第2導電体の素材は、任意に選択可能である。
以上、本発明の好適な実施形態について図面を参照しながら説明した。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は記載内容に限定して解釈されるものではない。
本発明により、貫通電極の信頼性や信号伝達特性を大幅に改善することができる。この改善により、半導体製造技術の微細化に伴う高密度な貫通電極の配置が可能となる。
本発明による貫通/埋込電極構造およびその製造方法は、半導体分野、特に3次元化構造での基本的な要素技術であるから、本発明は単に貫通電極と埋込電極に留まらず、これらを応用した3次元集積回路(メモリ回路、演算処理回路、ドライバなど)やセンサシステムに広く適用可能である。
50、250 板状構造体
51 貫通孔
52、252 第1主面
53、253 第2主面
54、74、254 絶縁層
55 支持板
56、59、256、259 溶液あるいはペースト
57、60、257、260 堆積層
61、261 金属あるいは合金
58、258 粒子
65、66、73、73a、73b、73c、265 配線層
70 トランジスタ
71 拡散層
72 ゲート電極
251、251b、251c、251bc 穴部
270 層間配線

Claims (6)

  1. 板状構造体の第1主面に配置された少なくとも1個の穴部に第1導電材を充填してから熱処理されて形成された多孔質の第1導電体と、
    前記第1導電体の空隙に浸透される第2導電材で構成される第2導電体とを備え、
    前記第2導電材は前記第1導電材とは異なっていることを特徴とする貫通/埋込電極構造。
  2. 前記第1導電材は、金属の粒子、合金の粒子、金属化合物の粒子若しくは半導体の粒子、又は、有機系若しくは無機系の部材に異種部材が被覆された導電粒子のうちの少なくとも一つから成り、
    前記第2導電材は、金属の粒子、合金の粒子、金属化合物の粒子、半導体の粒子、若しくは、電気導電性を有する有機系部材の粒子のうちの少なくとも一つから成り、かつ、前記第2導電材は前記第1導電材とは異なっていることを特徴とする請求項1に記載の貫通/埋込電極構造。
  3. 前記少なくとも1個の穴部、あるいは、少なくとも1個の前記穴部の底面に導体が配置されていることを特徴とする請求項1または2に記載の貫通/埋込電極構造。
  4. 前記第1導電体は、前記板状構造体の熱膨張係数の3倍を超えない熱膨張係数を有していることを特徴とする請求項1〜3のいずれかに記載の貫通/埋込電極構造。
  5. 半導体基板の開孔の内部に貫通電極または埋込電極を形成する貫通/埋込電極構造の製造方法であって、
    半導体基板の開孔に、電極の骨材となる第1金属の溶液またはペーストを充填して乾燥させる工程と、
    前記開孔に前記第1金属の溶液またはペーストが充填された前記半導体基板を、還元ガスを含有する雰囲気で固相焼結し、多孔質の電極骨材を形成する工程と、
    前記電極骨材を覆うように第2金属の溶液またはペーストを塗布する工程と、
    前記第2金属の溶液またはペーストが塗布された前記半導体基板を、真空環境で熱処理して、前記第2金属の溶液またはペーストを融解させ、前記電極骨材に含浸させる工程と
    を備えたことを特徴とする貫通/埋込電極構造の製造方法。
  6. 前記第1金属の溶液またはペーストは、揮発性溶剤を希釈剤とし、粒径500nm以下の金属粉末を調合した液状粘性材料であり、
    前記第2金属の溶液またはペーストは、少なくとも二種類の低融点金属を含み、粒径が30nm以下の金属粉末を揮発性溶剤を希釈剤として調合した液状粘性材料であり、
    前記第2金属の溶液またはペーストの金属粉末の粒径は、前記第2金属の溶液またはペーストの金属粉末の粒径より大きい請求項5に記載の貫通/埋込電極構造の製造方法。
JP2013004159A 2012-01-13 2013-01-14 貫通/埋込電極構造及びその製造方法 Pending JP2013165265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004159A JP2013165265A (ja) 2012-01-13 2013-01-14 貫通/埋込電極構造及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012005698 2012-01-13
JP2012005698 2012-01-13
JP2013004159A JP2013165265A (ja) 2012-01-13 2013-01-14 貫通/埋込電極構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013165265A true JP2013165265A (ja) 2013-08-22
JP2013165265A5 JP2013165265A5 (ja) 2013-10-03

Family

ID=49176418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004159A Pending JP2013165265A (ja) 2012-01-13 2013-01-14 貫通/埋込電極構造及びその製造方法

Country Status (2)

Country Link
US (1) US20130313687A1 (ja)
JP (1) JP2013165265A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009783A (ja) * 2014-06-25 2016-01-18 アルバック成膜株式会社 貫通電極基板の製造方法
JP2016039218A (ja) * 2014-08-06 2016-03-22 アルバック成膜株式会社 貫通電極基板の製造方法および貫通電極基板
WO2017154422A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板
WO2018094177A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
WO2019044752A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 回路基板およびこれを備える電子装置
US10278286B2 (en) 2016-03-11 2019-04-30 Ngk Insulators, Ltd. Connection substrate
JP2021025848A (ja) * 2019-08-02 2021-02-22 東芝Itコントロールシステム株式会社 非破壊解析装置
US11013127B2 (en) 2016-03-11 2021-05-18 Ngk Insulators, Ltd. Method for producing connection substrate
KR20220053469A (ko) * 2020-10-22 2022-04-29 와이엠티 주식회사 이종 금속을 이용한 회로기판의 관통홀 충진 방법
JP7430670B2 (ja) 2020-08-05 2024-02-13 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
JP7432258B1 (ja) 2022-08-31 2024-02-16 晶呈科技股▲分▼有限公司 貫通電極付きガラス基板の貫通孔充填方法
WO2024118884A1 (en) * 2022-11-30 2024-06-06 Samtec, Inc. Electrically conductive vias having end caps
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same
US12100647B2 (en) 2019-09-30 2024-09-24 Samtec, Inc. Electrically conductive vias and methods for producing same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
KR20140073163A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
US10115692B2 (en) * 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
US11570900B2 (en) * 2018-11-05 2023-01-31 Fuji Corporation Circuit forming method
CN109994425B (zh) * 2019-04-04 2021-07-30 上海迈铸半导体科技有限公司 填充基片的制备方法、填充基片及微孔互连结构制备方法
KR20210115349A (ko) * 2020-03-12 2021-09-27 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그 제조방법
WO2023159079A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metallized vias in glass and silicon substrates, interposers, and methods for production thereof
CN114613724B (zh) * 2022-03-02 2023-06-02 业成科技(成都)有限公司 导电结构及其制造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009783A (ja) * 2014-06-25 2016-01-18 アルバック成膜株式会社 貫通電極基板の製造方法
JP2016039218A (ja) * 2014-08-06 2016-03-22 アルバック成膜株式会社 貫通電極基板の製造方法および貫通電極基板
US11013127B2 (en) 2016-03-11 2021-05-18 Ngk Insulators, Ltd. Method for producing connection substrate
WO2017154422A1 (ja) * 2016-03-11 2017-09-14 日本碍子株式会社 接続基板
JPWO2017154422A1 (ja) * 2016-03-11 2019-01-17 日本碍子株式会社 接続基板
US10257941B2 (en) 2016-03-11 2019-04-09 Ngk Insulators, Ltd. Connection substrate
US10278286B2 (en) 2016-03-11 2019-04-30 Ngk Insulators, Ltd. Connection substrate
WO2018094177A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US11646246B2 (en) 2016-11-18 2023-05-09 Samtec, Inc. Method of fabricating a glass substrate with a plurality of vias
US11251109B2 (en) 2016-11-18 2022-02-15 Samtec, Inc. Filling materials and methods of filling through holes of a substrate
WO2019044752A1 (ja) * 2017-08-29 2019-03-07 京セラ株式会社 回路基板およびこれを備える電子装置
JPWO2019044752A1 (ja) * 2017-08-29 2019-11-07 京セラ株式会社 回路基板およびこれを備える電子装置
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same
JP2021025848A (ja) * 2019-08-02 2021-02-22 東芝Itコントロールシステム株式会社 非破壊解析装置
JP7281994B2 (ja) 2019-08-02 2023-05-26 東芝Itコントロールシステム株式会社 非破壊解析装置
US12100647B2 (en) 2019-09-30 2024-09-24 Samtec, Inc. Electrically conductive vias and methods for producing same
JP7430670B2 (ja) 2020-08-05 2024-02-13 三ツ星ベルト株式会社 ビア充填基板の製造方法および導電ペーストのキット
KR20220053469A (ko) * 2020-10-22 2022-04-29 와이엠티 주식회사 이종 금속을 이용한 회로기판의 관통홀 충진 방법
KR102526076B1 (ko) * 2020-10-22 2023-04-26 와이엠티 주식회사 이종 금속을 이용한 회로기판의 관통홀 충진 방법
JP7432258B1 (ja) 2022-08-31 2024-02-16 晶呈科技股▲分▼有限公司 貫通電極付きガラス基板の貫通孔充填方法
WO2024118884A1 (en) * 2022-11-30 2024-06-06 Samtec, Inc. Electrically conductive vias having end caps

Also Published As

Publication number Publication date
US20130313687A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP2013165265A (ja) 貫通/埋込電極構造及びその製造方法
JP2013165265A5 (ja)
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
US7910837B2 (en) Circuit board, electronic device and method for manufacturing the same
TWI493670B (zh) 使用導電粒子之低應力矽穿孔設計
CN103972159B (zh) 三维封装结构及其形成方法
WO2014106925A1 (ja) セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
EP0332559A2 (en) Method of manufacturing a substrate for carrying and electrically interconnecting electronic devices
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
TWI377651B (en) A suspension for filling via holes in silicon and method for making the same
KR20130053400A (ko) 도전 접속부재, 및 도전 접속부재의 제작방법
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
CN102487058B (zh) 半导体芯片、半导体封装件以及半导体芯片的制造方法
TW202023002A (zh) 半導體結構及其製造方法
US9282638B2 (en) Electrode, electrode material, and electrode formation method
TW201740491A (zh) 裝配平台
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
CN104332447A (zh) 电极的构造,构成材料及其制造方法
JP6134884B2 (ja) 電極、電極材料及び電極形成方法
JP2005259845A (ja) 導電性ペーストによるビア充填方法
TWI811895B (zh) 中介層基板及使用該中介層基板的裝置之製造方法
TWI590315B (zh) The structure of the electrode, the constituent material and the manufacturing method thereof
JPWO2015141344A1 (ja) セラミック配線基板
JP5316227B2 (ja) コンデンサ、配線基板およびそれらの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130713