JP6056386B2 - 貫通電極付き配線基板及びその製造方法 - Google Patents

貫通電極付き配線基板及びその製造方法 Download PDF

Info

Publication number
JP6056386B2
JP6056386B2 JP2012242727A JP2012242727A JP6056386B2 JP 6056386 B2 JP6056386 B2 JP 6056386B2 JP 2012242727 A JP2012242727 A JP 2012242727A JP 2012242727 A JP2012242727 A JP 2012242727A JP 6056386 B2 JP6056386 B2 JP 6056386B2
Authority
JP
Japan
Prior art keywords
wiring board
electrode
hole
wiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012242727A
Other languages
English (en)
Other versions
JP2014093406A (ja
Inventor
智洋 吉田
智洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2012242727A priority Critical patent/JP6056386B2/ja
Publication of JP2014093406A publication Critical patent/JP2014093406A/ja
Application granted granted Critical
Publication of JP6056386B2 publication Critical patent/JP6056386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、ガラス基材に貫通電極を設けたインターポーザとして使用可能な貫通電極付き配線基板及びその製造方法に関する。
ウェハープロセス技術を用いて製造される各種のメモリー、CMOS(Complementary Metal Oxide Semiconductor;相補型金属酸化膜半導体)、CPU(Central Processing Unit;中央演算処理装置)等の半導体素子は、電気的接続用の端子を有している。
この半導体素子の接続用端子のピッチと、半導体素子と電気的な接続を行うためのプリント配線基板側接続部のピッチとは、通常数倍から数十倍程度スケールが異なる。そのため、半導体素子とプリント配線基板とを電気的に接続しようとする場合、インターポーザと称するピッチ変換のための中継用基板(半導体素子実装用基板)が使用される。このインターポーザの一方の面には半導体素子を実装し、他方の面もしくは基板の周辺部でプリント配線基板との接続がとられる。
プリント配線基板に半導体素子を実装するためのインターポーザとしては、従来の有機基板や有機ビルドアップ基板の他、近年はハイエンド向けのインターポーザとして、基板の材質にシリコンやガラスを用いたインターポーザの研究が活発に行われるようになり、大きな注目が集まっている。
基材としてシリコンやガラスを用いたインターポーザでは、内部に貫通孔を形成し、その孔を導電性物質で充填するTSV(Through−Silicon Via)やTGV(Through−Glass Via)と呼ばれる技術を用いていることが特徴である。
このような技術により形成される貫通電極は、インターポーザの表裏を最短距離で接続することで配線長が短縮され、信号伝送速度の高速化などに優れた電気特性が期待されている。また、内部に配線を形成する構造のため電子デバイスの小型化や高密度化にも有効な実装方法であるといえる。さらに、貫通電極を採用することで、多ピン並列接続が可能となり、LSI自体を高速化させる必要がなく、優れた電気特性が得られることから、低消費電力化が実現できると期待されている。
特に近年では、ガラスを基板の材質として用いたガラスインターポーザに大きな注目が集まっている。
ガラスインターポーザの大きな関心の1つは、低コスト化の実現が挙げられる。それは、シリコンインターポーザがウエハー処理でしか製造できないのに対し、ガラスインターポーザは、大型パネルでの大量処理が可能であると考えられているためである。その結果、これまで高性能や最高級向けのインターポーザで大きな課題となっていたコストの問題を解決できる可能性が出てきた。
しかしながら、ガラスインターポーザを製造する場合、幾つかの克服すべき課題が存在する。
その1つは加工性が挙げられる。材質がシリコンの場合、開口径10μmφ程度の微細な孔を加工する技術が既に確立されており、その孔の形状もほぼストレートな貫通孔を形成することができる。これに対して、ガラスは、シリコンと比較して加工性が劣るため、微細な孔をあけることが難しく、加工技術も未だ確立されていないのが現状である。
もう1つの大きな課題は、基板の放熱性に問題がある。それは、ガラスの熱伝導率がシリコンに比べて低いため、熱が内部から逃げにくく信頼性の確保が難しい。
そこで、以上のような課題を解決するために幾つかの技術が提案されている。
その1つは、ガラス基板に安価で良好な貫通電極を簡便な工程を用いて形成する貫通電極付き配線基板の製造方法が提案されている(特許文献1)。
また、他の1つは、金属薄膜上に塗布したレジストに貫通電極に相当し、かつ金属薄膜に至る長さの複数の開口部を形成した後、各開口部の内壁に金属を円筒状にめっきした後、レジストを除去する。しかる後、各円筒状の金属間に溶融ガラスを流し込んで固化させた後、金属薄膜を除去することで、微細な貫通電極を形成する貫通電極付きガラスウエアの形成方法が提案されている(特許文献2)。
特開2012−119611号公報 特開2011−119372号公報
第25回エレクトロニクス実装学会春季講演大会 10D−14「3次元実装用・高気密・貫通ビア付ガラスウェハ "SCHOTT HermeS"」
しかしながら、特許文献1の方法は、ガラス基板の微細な貫通孔にも電極を形成できると記載されているが、貫通孔を微細化する方法については具体的な開示がなされていない。
また、特許文献2の方法は、少なくとも微細な貫通電極の形成工程と溶融ガラスの流入工程とが必要となり、製造工程数が多くなること及び技術的な難易度が非常に高くなり、簡便な製造方法とは言い難い。
本発明は上記事情に鑑みてなされたもので、ガラス基材に任意の大きさの貫通孔を形成でき、かつ貫通孔を含むガラス基材面に金属層及び絶縁層の順序で施し、放熱性に優れた構成及び自在な径の貫通孔を形成し、信頼性の高い微細な貫通電極を有するインターポーザとして使用可能な貫通電極付き配線基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、第1の態様に対応する発明は、SiO2を主成分とするガラス基材を用いた配線基板において、前記ガラス基材に形成された複数の貫通孔と、この貫通孔を含むガラス基材の面に形成された所定厚さの金属層と、この金属層の面に形成され、後記する貫通電極からのリーク電流防止用の所定厚さを有する絶縁層と、前記貫通孔部分に形成された導電性物質からなる前記貫通電極とを備えたことを特徴とする貫通電極付き配線基板である。
第2の態様に対応する発明は、第1の態様に対応する発明に記載の貫通電極付き配線基板において、前記金属層の熱伝導率は、10W・m-1・K-1〜400W・m-1・K-1の範囲内であることを特徴とする。
第3の態様に対応する発明は、第1の態様または第2の態様に対応する発明に記載の貫通電極付き配線基板において、前記貫通電極の主材料は、Cu,Ag,Au,Ni,Pt,Pd,Ru,Feの何れか一種またはこれらの金属を含む合金の何れか一種であることを特徴とする。
第4の態様に対応する発明は、第1の態様ないし第3の態様の何れかに対応する発明に記載の貫通電極付き配線基板において、前記配線基板の片面または両面に取り付けられ、絶縁基材に貼り付けた導体層に所望の回路構成が形成され、かつ前記配線基板から露出される前記貫通電極に接続するための貫通電極を設けた配線板をさらに備えたことを特徴とする。
第5の態様に対応する発明は、第4の態様に対応する発明に記載の貫通電極付き配線基板において、前記配線板の表面部に半導体素子を搭載してなることを特徴とする。
第6の態様に対応する発明は、SiO2を主成分とするガラス基材を用いた配線基板の製造方法において、前記ガラス基材に複数の貫通孔を形成する孔形成工程と、この孔形成工程で形成された貫通孔を含む前記ガラス基材の面部に所定厚さの金属層を形成する工程と、この工程で形成された金属層の面部にリーク電流防止用の所定厚さの絶縁層を形成する工程と、前記貫通孔以外の部分にレジストを形成する工程と、前記貫通孔に導電性物質を充填、または埋め込んで貫通電極とする工程と、前記レジストを剥離する工程とを含むことを特徴とする貫通電極付き配線基板の製造方法である。
第7の態様に対応する発明は、第6の態様に対応する発明に記載の貫通電極付き配線基板の製造方法において、絶縁基板に導電性の回路配線を施した配線板を形成する工程と、この配線板の所定の位置に形成される貫通孔に導電性物質を充填、または埋め込んで貫通電極を形成する工程と、前記配線基板の片面または両面から露出する貫通電極に対して、前記配線板の貫通電極を位置決めして接続する工程とをさらに含むことを特徴とする。
本発明によれば、SiOを主成分とするガラス基材を用いた配線基板においては、加工性及び放熱性に優れた高機能で信頼性の高い貫通電極付き配線基板及びその製造方法を提供できる。
すなわち、請求項1に係る発明によれば、貫通孔を含むガラス基材の面を所定厚さの金属層で覆うことにより、配線基板の内部に熱伝導性の高い物質を取り込むことができ、結果放熱性が強化された信頼性の高いインターポーザを実現できる。
その結果、ガラス基材に金属層などの熱伝導性の高い物質を含まない配線基板においては、チップ搭載部周辺に熱が留まり信頼性を低下させる恐れがあるが、熱伝導性の高い金属を放熱用の層として内部に配置することで、熱を分散させて逃がすという効果がある。特にこの金属層をインターポーザ外部に配置した放熱板などにサーマルビアなどを形成して接続させると、よりいっそうの高い放熱効果が期待できる。
また、金属層の厚さを自在に制御することにより、微細な貫通電極を形成することが可能となる。
一般に、SiOを主成分とするガラス基材への加工は非常に難しく、例えば既存の技術であるレーザー加工などで形成できるビア(孔)サイズは小さくてもせいぜい50〜60μm程度が限界であるといわれており、またこのサイズの場合にはビアの形状もストレートではなくテーパーになりやすい。
しかし、第1の態様に係る発明では、あらかじめガラス基材に容易に形成できる大きいサイズの貫通孔を開けた後、金属層の厚さを自在に調整制御することにより、開口径が50μmφ以下の貫通孔であっても容易に形成できる。例えば、ガラス基材に大きい径となる開口径100μmφの貫通孔を開けた後、この貫通孔を含むガラス基材の面に30μmの金属層を形成させることによって、最終的に開口径が40μmφを下回るような、既存技術では形成困難な微細な貫通電極を形成することが可能である。
第2の態様に係る発明によれば、放熱用途の金属層の熱伝導率として、少なくとも10W・m-1・K-1〜400W・m-1・K-1の範囲内にある値とすることを特徴とする。一般に、ガラスであるフロートガラスの熱伝導率は1W・m-1・K-1程度であり、SiO2純度が高い石英ガラスでも1.3W・m-1・K-1程度とガラスは熱伝導率が低い。
これに対して、金属の場合には、例えばアルミニウムでは200W・m−1・K−1程度、銅で380W・m−1・K−1程度とはるかに高い。金属の中では熱伝導率が低いチタンでも17W・m−1・K−1程度とガラス類の10倍以上の値を有しており、結果として放熱性は強化されることになる。
第3の態様に係る発明によれば、貫通電極の主材料がCu、Ag、Au、Ni、Pt、Pd、Ru、Feまたはこれらの金属を含む合金のいずれか一種とすれば、これら単体又は合金の物質はめっきにより容易に析出させることが可能であり、電気特性も優れている。中でも特に電気特性やコストの両面で優れているのは銅である。
また、第4の態様及び第5の態様に係る発明によれば、貫通電極付き配線基板の表裏面に配線板を取り付けることにより、配線基板への半導体素子の搭載やプリント配線基板への実装が可能となるため、半導体装置として使用が可能となる。このとき、配線基板側の貫通電極と配線板側の貫通電極とを接続することにより、高速伝送特性など優れた電気特性を有する。また、内部に配線を形成させる構造により電子機器の小型化にも寄与する。
さらに第6の態様及び第7の態様に係る発明によれば、配線基板の表裏面に当該配線基板とは別工程で形成された配線板を位置決めして重ね合わせた後、貫通電極どうしを接続することを特徴とする。別工程で形成された配線板は、絶縁基材に導電性の回路配線を施したものであって、例えば絶縁基材はポリイミド、導電性の回路配線には銅を用いることができる。前記配線板は単層だけでなく多層配線構造にすることも可能である。
この製造方法によれば、ガラス基材の配線基板に一層ずつ配線層を形成するよりも、別工程であらかじめ作製しておいた配線板を重ね合わせる方法とすれば、工程の大幅な短縮が可能となる。
本発明に係る貫通電極付き配線基板の一実施の形態を示す概略的な構成の断面図。 本発明に係る貫通電極付き配線基板の製造方法の一例を説明する図。 本発明に係る貫通電極付き配線基板の表裏面に重ね合わせるための配線板の概略的な構成の断面図。 図3に示す配線板の製造方法の一例を説明する図。 図1に示す貫通電極付き配線基板の表裏面に図3に示す配線板を重ね合わせた構成の断面図。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図1は本発明に係る貫通電極付き配線基板の一実施の形態を示す概略的な構成断面図である。
貫通電極付き配線基板10は、SiOを主成分とするガラスで構成され、厚さ方向に複数の貫通孔11aを形成されたガラス基材12と、貫通孔11aを含むガラス基材12の表面を覆うように、例えばスパッタ、蒸着などの物理的な方法あるいはめっきによる化学的な方法により所要の厚さに形成された金属筒状貫通孔11bを含む金属層13と、この金属層13の表面に所要の厚さに形成され、かつ金属筒状貫通孔11bに相当する部分にも同様に絶縁材で覆われた絶縁筒状貫通孔11cを含む絶縁層14と、絶縁筒状貫通孔11c内に導電性物質を充填することで形成される貫通電極15とで構成される。
よって、配線基板の構造としては、ガラス基材12の面部に金属層13及び絶縁層14の順序で施した多層構造の貫通電極付き配線基板10となる。
このような実施の形態によれば、貫通孔11aを含むガラス基材12の表面に所定厚さの金属層13を覆うことにより、配線基板10内部に熱伝導性の高い物質を取り込むことができ、結果として放熱性が強化された信頼性の高いインターポーザを実現することができる。
また、金属層13の厚さを自在に制御できるので、微細な貫通電極15を容易に形成することができる。
次に、本発明に係る貫通電極付き配線基板の製造方法の一実施の形態について、図2を参照して説明する。
先ず、SiOを主成分とするガラス基材12を用意する(図2(a)参照)。
このガラス基材12の厚さ方向に所要の間隔をもって複数の貫通孔11a,…を形成する(図2(b)参照)。貫通孔11aを形成する方法は、レーザー、ドリル、ウェットエッチングなどにより貫通する方法が考えられるが、これらに限定されるものではない。
また、ガラス基材12はSiOを主成分とするガラスであれば特に限定されない。例えば、石英ガラス、ホウ珪酸ガラス、無アルカリガラスなどを用いることができる。
次に、複数の貫通孔11a,…を含むガラス基材12の表面に金属層13を形成する(図2(c)参照)。この金属層13を形成することで、貫通孔11aの壁部分には金属筒状貫通孔11bが形成される。
金属筒状貫通孔11bを含む金属層13を形成する手段は、スパッタや蒸着などの物理的な方法で形成することが可能であるが、めっきによる化学的な方法で形成するのが望ましい。めっきによる方法を用いた場合、高アスペクト比を有する孔に対して、物理的な方法よりも均一に孔内部への薄い皮膜形成が容易であり、また真空系の大型装置を使用する必要がないため、低コストで金属層13を形成することが可能である。なお、前記貫通孔11aに相当する壁面部分も薄い金属皮膜で形成され、金属筒状貫通孔11bとして形成される。
貫通孔11aを含むガラス基材12の表面にめっきにて金属層13を形成する場合、無電解めっき法を用いることができる。例えば、ガラス基材12上に無電解めっきの触媒が担持可能な有機層などを一層形成させることで、無電解めっきが可能となる。ガラス基材12の主成分であるSiOに対して、シランカップリング剤などを使用することで、ガラス基材12表層のシラノール基との間にシロキサン結合を形成させることができ、有機層が形成できる。この有機層の官能基部分に触媒を担持させることができ、その結果として無電解めっきが可能となる。
金属層13は、熱伝導率が少なくとも10W・m−1・K−1以上であれば限定しないが、容易にめっきにより形成可能であり、かつ熱伝導性の高い金属を考えると、銅を用いることが望ましい。ちなみに、銅の熱伝導率は、380W・m−1・K−1程度である。
従って、金属層13の熱伝導率としては、10W・m−1・K−1〜400W・m−1・K−1の範囲が望ましい。
また、有機層を組成するシランカップリング剤の官能基部分には電子供与基を持っていることが望ましい。その理由は、電子供与基が無電解めっきの触媒となるパラジウムや白金などの金属のイオンと相互作用し、有機層上に選択的に金属イオンを吸着させることができるためである。シランカップリング剤の電子供与基としては、アミノ基やチオール基などが考えられるが、これらに限定されるものではない。
また、有機層上に吸着される金属イオンは還元処理を施すことで金属となり、触媒としての利用が可能となる。このとき、次工程の無電解めっき液中の還元剤で金属イオンを還元することができる。
また、無電解めっき液中の還元剤で金属イオンを還元できない場合、無電解めっき工程の前に予め金属イオンを還元する必要がある。例えば、触媒としてパラジウムのイオンを吸着させる場合、無電解めっき液中の還元剤が次亜リン酸ナトリウムやジメチルアミンボランであれば還元できるが、ホルムアルデヒドの場合には還元できないため、事前にジメチルアミンボランなどにより還元を必要とする。使用できる還元剤は、次亜リン酸ナトリウム、ジメチルアミンボラン、ホルマリン、水素化ホウ素ナトリウム、ヒドラジンなどが挙げられるが、これらに限定されるものではない。
ガラス基材12の表面に金属層13を形成する際、放熱及び貫通電極15の径を考慮し、所望とする厚さに制御する。例えば、無電解めっきを長時間行って所定の厚さを得る方法や無電解めっき又はスパッタなどにより薄い金属層13を形成させた後、これらをシード層として電解めっきにより金属層を厚付けする方法も考えられるが、これらの方法は限定しない。しかし、短時間で金属層13を厚くすることができる電解めっきを使用することが望ましい。
さらに、複数の金属筒状貫通孔11b,…を含む金属層13の表面に絶縁層14を形成する(図2(d)参照)。この絶縁層14を形成することで、金属筒状貫通孔11bの内壁部分には絶筒状貫通孔11cが形成される。
以下、説明の便宜上,貫通孔11a,筒状金属貫通孔11b及び筒状絶縁貫通孔11cを含んで貫通孔11と総称する。
貫通孔11である絶縁筒状貫通孔11cを含む絶縁層14を形成する手段としては、CVD法などが挙げられるが、特に限定するものではない。この絶縁層14は、金属層13と貫通電極15とを絶縁するために施すものである。
絶縁層14の厚さは、貫通電極15からのリーク電流が流れなければ厚さは限定しないが、信頼性を考えると最低でも1μm程度に形成することが望ましい。
貫通孔11を含む絶縁層14を形成した後、貫通孔11以外の部分にフォトリソグラフィーによりレジスト16をパターニングした後、貫通孔11のみに導電性物質を充填(フィリング)して貫通電極15を形成する。このとき、貫通孔11の開口径より少し広くレジスト16をパターニングすることにより、貫通電極15上に部品取付け用導電パターンであるランドを同時に形成することが可能となる(図2(e)及び同図(f)参照)。
このように予めランドを形成することにより、後記する配線板(配線層とも言う)を重ね合わせる工程でのアライメントが容易になる。また、フィリングする方法はめっきやスパッタ、導電性ペーストなどを使用する方法が挙げられるが、これらに限定しない。しかしながら、均一でボイドフリーな貫通電極15を形成するにはめっきを用いることが望ましい。
貫通孔11内部の絶縁層14上にめっきにてフィリングする場合、例示した方法と同様に無電解めっき法を用いることができる。その後、無電解めっきで貫通孔11を完全に埋める方法や無電解めっきで形成させた層をシード層として電解めっき法により貫通孔11を充填させる方法などにより貫通電極15を形成する。これらの方法は限定しないが、電解めっきを行うことにより短時間で容易に貫通電極15を形成することができる。
さらに、貫通電極15を形成した後、レジスト16を剥離することにより(図2(g)参照)、ガラス基材12上であっても微細な貫通電極15を形成できるとともに放熱性にも優れた配線基板10を作製することができる。
次に、配線基板10に適用する配線板とその製造方法について、図3及び図4を参照して説明する。
図3は配線板20の一例を説明する概略的な断面図である。
配線板20は、配線基板10とは別工程により配線基板10の表面及び裏面に貼り合わせまたは重ね合わせることにより形成される層であって、絶縁基材21、この絶縁基材21の表面及び裏面に形成される回路配線22,23と、絶縁基材21の両面に跨って貫通形成される回路配線24と、絶縁基材21の裏面に形成される回路配線23を覆うように施される絶縁層25とを備えた構成である。
図4は配線板20を製造する方法を説明する図である
配線板20は、配線基板10とは別工程で形成する。配線板20を形成する手段としては、ビルドアップ法を用いて多層配線板として形成する。
先ず、絶縁基材21に導体層22´が貼り合わせた基材を出発材料として(図4(a)参照)、導体層22´をエッチングすることにより回路配線22を形成する(図4(b)参照)。出発材料は限定しないが、例えば絶縁基材21にはポリイミド系の絶縁性樹脂、導体層22´には銅箔などを用いることができる。
絶縁基材21上に回路配線22を形成した後、当該絶縁基材21の所定位置にレーザーなどによる加工により、所要数の貫通孔26を形成する(図4(c)参照)。
引き続き、貫通孔26に対してめっきまたは導電性ペーストなどを充填した後、絶縁基材21の回路配線22とは反対側の面に導体層23´を形成する(図4(d)参照)。導体層23´の材料は限定しないが、コストや電気特性を考慮すると、銅であることが望ましい。
しかる後、導体層23´をエッチングすることにより回路配線23を形成する(図4(e)参照)。
さらに、絶縁基材21の裏面側に回路配線23を覆うように絶縁層25を塗布またはラミネーションにより形成した後、レーザーなどにより貫通孔27を形成する(図4(f)及び同図(g)参照)。
さらに、貫通孔27にはめっきまたは導電ペーストなどにより銅などを充填して回路配線24を形成することで、配線板20を作製することができる(図4(h)参照)。
多層の数は、前述した一連の工程を繰り返すことで何層でも自在に作製することが可能である。また、今回の図は配線基板10の表面の配線板20の製造方法について説明したが、配線基板10の裏面の配線板20についても同様の方法を用いて作製することができる。
そこで、別工程で作製した表裏面の配線板20と貫通電極付き配線基板10との位置合わせを行いながら、熱圧着などにより貼り合わせまたは重ね合わせることにより、図5に示すように配線基板10の表裏面に配線板20を備えた貫通電極付き配線基板30を作製することができる。
このとき、配線基板10に表裏面に最も近い位置に貼り合わせまたは重ね合わせする配線板20の中の絶縁層(図5の絶縁層25)は、熱可塑性の樹脂などでできた接着層、例えばポリイミド系接着剤などを用いることで容易に接合することができる。この配線基板30に半導体素子を搭載させることによって、ガラスインターポーザとして使用することが可能となる。
本発明に係る貫通電極付き配線基板の製造方法の実施例について説明する。
先ず、厚さ300μmの無アルカリガラスにレーザーにより開口径80μmφ、ピッチ250μmのスルーホールビア(貫通孔11)を形成した。このスルーホールビアを有するガラス基材12に対してアミノ基を有するシランカップリング剤APTESとトルエンの混合溶液(APTES:トルエン=1:9)に60℃で30min浸漬することで、ガラス基材12上に有機単分子膜を形成した。
次に、前述のガラス基材12を0.2g/Lの塩化パラジウム水溶液に室温で10min浸漬し、触媒となるパラジウムイオンを有機膜中へ担持させる。さらに、触媒が付着したガラス基材12を0.1mol/Lのジメチルアミンボランを含む溶液に60℃で30sec浸漬し、パラジウムイオンの還元を行った。続いて、ガラス基材12上には還元したパラジウムを核として無電解銅めっきにより厚さ2μmの銅皮膜を均一に施した。この銅皮膜をシード層として、電解銅めっきにより銅を20μmの厚さまで成長させてなる金属層14を形成した。
そして、厚付けした金属層13上にCVD法により、SiOを主成分とする2μm厚さの絶縁層14を施した。さらに、この絶縁層14上にドライフィルムレジストを形成し、フォトリソグラフィーよるパターニングを行い、36μm程度まで微細化されたスルーホールビアの径より大きい50μmのランド形成を見越したパターンを形成した。
ガラス基材12へのめっきと同様の方法により、シランカップリング剤を用いてレジストの無いスルーホールビアの内部のSiO上に有機膜と触媒を担持させ、無電解銅めっきによりスルーホール内部に均一な2μm程度の銅皮膜を形成させた。この銅皮膜をシード層として電解銅めっきによるビアフィリングを行い、径36μmφ、また50μmのランドを有する貫通電極15を形成した。
次に、配線板20の製造方法の実施例について説明する。
厚さ30μmのポリイミド絶縁基材21と例えば5μmの銅箔である導体層22´とを貼り合わされた基材の銅箔(導体層22´)をフォトエッチングにより回路形成を行い、回路配線22を形成した、その後、ポリイミド側からレーザーにより開口径40μmφ程度の貫通孔26を形成した。
その後、貫通孔26を導電性ペーストで充填し、さらに無電解銅めっきにより5μmの厚さの導体層23´を形成した後、この導体層23´をフォトエッチングにより回路配線23を形成した。
さらに、熱可塑性ポリイミド接着剤をコーティングすることで絶縁層25を形成し、再び裏面からレーザーにて開口径40μmφの貫通孔27を加工した。そして、貫通孔27に導電性ペーストを充填し、同様の方法にて反対面の回路配線24を形成した。
最後に貫通電極付き配線基板10と表裏面の配線板20との位置についてアライメントを行ないながら熱圧着により一括積層させることによって、ガラス基材とした径36μmφという微細な貫通電極15(回路配線24を含む)を有し、放熱性にも優れたガラスインターポーザとして使用可能な配線基板を作製することができた。
<比較例>
以下、本発明と先行技術文献との比較例について説明する。
表1は、本発明に係る貫通電極付き配線基板と前述する先行技術文献の項目に掲げる非特許文献1の貫通電極付きガラスウエハの仕様との比較を示す表である。
Figure 0006056386
この比較結果から明らかなように、本発明においてはガラス基材に対する貫通孔の径が非特許文献1と比較して大きな径とすることにより加工性に優れたものとなり、かつガラス基材の表面に金属層13を内包することにより、配線基板30内部の熱伝導性が良くなり、放熱性に優れた貫通電極付き配線基板及びその製造方法を提供することができる。
よって、SiOを主成分とするガラス基材を用いた配線基板においては、加工性及び放熱性に優れた高機能で信頼性の高い貫通電極付き配線基板及びその製造方法を提供することができる。
本発明による製造方法を用いることにより、3次元実装における電子機器の高機能化、高速化に対応可能なインターポーザ基板の製造方法に利用して有用なものと期待できる。
なお、前記実施の形態は、一例として提示したものであり、発明の範囲を限定することは意図していない。前記各実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…貫通電極付き配線基板、11(11a,11b,11c)…貫通孔、12…ガラス基材、13…金属層、14…絶縁層、15…貫通電極、16…レジスト、21…絶縁板、22´…導体層、22…回路配線,23´…導体層、23…回路配線、24…貫通電極、25…絶縁層、26,27…貫通孔。

Claims (6)

  1. SiO2を主成分とするガラス基材を用いた配線基板において、
    前記ガラス基材に形成された複数の貫通孔と、
    この貫通孔を含むガラス基材の表面に形成された所定厚さの金属層と、
    この金属層の表面に形成され、後記する貫通電極からのリーク電流防止用の所定厚さを有する絶縁層と、
    前記貫通孔部分に形成された導電性物質からなる前記貫通電極と
    を備え
    前記金属層の熱伝導率は、10W・m -1 ・K -1 〜400W・m -1 ・K -1 の範囲内であり、
    前記貫通電極の直径が40μm以下であることを特徴とする貫通電極付き配線基板。
  2. 前記貫通電極の主材料は、Cu,Ag,Au,Ni,Pt,Pd,Ru,Feの何れか一種またはこれらの金属を含む合金の何れか一種であることを特徴とする請求項に記載の貫通電極付き配線基板。
  3. 請求項1または請求項に記載の貫通電極付き配線基板において、
    前記配線基板の片面または両面に取り付けられ、絶縁基材に貼り付けた導体層に所望の回路構成が形成され、かつ前記配線基板から露出される前記貫通電極に接続するための貫通電極を設けた配線板を、さらに備えたことを特徴とする貫通電極付き配線基板。
  4. 請求項に記載の貫通電極付き配線基板において、
    前記配線板の表面に半導体素子を搭載してなることを特徴とする貫通電極付き配線基板。
  5. SiO2を主成分とするガラス基材を用いた配線基板の製造方法において、
    前記ガラス基材に複数の貫通孔を形成する孔形成工程と、
    この孔形成工程で形成された貫通孔を含む前記ガラス基材の面部に所定厚さの金属層を形成する工程と、
    この工程で形成された金属層の面部にリーク電流防止用の所定厚さの絶縁層を形成する工程と、
    前記貫通孔以外の部分にレジストを形成する工程と、
    前記貫通孔に導電性物質を充填、または埋め込んで貫通電極とする工程と、
    前記レジストを剥離する工程と
    を含み、
    前記金属層の熱伝導率は、10W・m -1 ・K -1 〜400W・m -1 ・K -1 の範囲内であり、
    前記貫通電極の直径が40μm以下であることを特徴とする貫通電極付き配線基板の製造方法。
  6. 請求項に記載の貫通電極付き配線基板の製造方法において、
    絶縁基材に導電性の回路配線を施した配線板を形成する工程と、
    この配線板の所定の位置に形成される貫通孔に導電性物質を充填、または埋め込んで貫通電極を形成する工程と、
    前記配線基板の片面または両面から露出する貫通電極に対して、前記配線板の貫通電極を位置決めして接続する工程とを、さらに含むことを特徴とする貫通電極付き配線基板の製造方法。
JP2012242727A 2012-11-02 2012-11-02 貫通電極付き配線基板及びその製造方法 Active JP6056386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012242727A JP6056386B2 (ja) 2012-11-02 2012-11-02 貫通電極付き配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012242727A JP6056386B2 (ja) 2012-11-02 2012-11-02 貫通電極付き配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014093406A JP2014093406A (ja) 2014-05-19
JP6056386B2 true JP6056386B2 (ja) 2017-01-11

Family

ID=50937286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012242727A Active JP6056386B2 (ja) 2012-11-02 2012-11-02 貫通電極付き配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP6056386B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198858B1 (ko) * 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP2016115884A (ja) * 2014-12-17 2016-06-23 凸版印刷株式会社 半導体装置及びその製造方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US10470300B1 (en) 2018-07-24 2019-11-05 AGC Inc. Glass panel for wiring board and method of manufacturing wiring board
KR20210064266A (ko) * 2018-09-20 2021-06-02 재단법인 공업기술연구원 얇은 유리 상의 유리-관통 비아를 위한 구리 금속화
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289190A (ja) * 1990-04-06 1991-12-19 Nippon Avionics Co Ltd メタルコア・プリント配線板
JP4287133B2 (ja) * 2002-12-11 2009-07-01 大日本印刷株式会社 スルーホール配線基板の製造方法
JP2006024653A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
JP2010087230A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 素子搭載用基板、半導体モジュール、携帯機器ならびに素子搭載用基板の製造方法
KR101825149B1 (ko) * 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법

Also Published As

Publication number Publication date
JP2014093406A (ja) 2014-05-19

Similar Documents

Publication Publication Date Title
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP3849573B2 (ja) 電子装置
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2005217225A (ja) 半導体装置及びその製造方法
JP5961703B2 (ja) 配線基板およびその実装構造体
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
JP2019016672A (ja) 実装基板及び実装基板の製造方法
JP2016046267A (ja) 配線基板及びその製造方法、並びに半導体装置及びその製造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP2015070189A (ja) インターポーザーおよびその製造方法、並びにインターポーザーを備える半導体装置およびその製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP5868274B2 (ja) 配線基板およびそれを用いた電子装置
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
US8604353B2 (en) Package substrate and die spacer layers having a ceramic backbone
JP2016058483A (ja) インターポーザー、半導体装置及び半導体装置の製造方法
JP2016092018A (ja) 配線基板、電子装置および電子モジュール
JP2016502758A (ja) グラフェンインターポーザーおよび該インターポーザーの製造方法
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250