JP6170045B2 - 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法 - Google Patents

接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP6170045B2
JP6170045B2 JP2014522614A JP2014522614A JP6170045B2 JP 6170045 B2 JP6170045 B2 JP 6170045B2 JP 2014522614 A JP2014522614 A JP 2014522614A JP 2014522614 A JP2014522614 A JP 2014522614A JP 6170045 B2 JP6170045 B2 JP 6170045B2
Authority
JP
Japan
Prior art keywords
silver
layer
bonding
bonding layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014522614A
Other languages
English (en)
Other versions
JPWO2014002949A1 (ja
Inventor
直貴 ▲樋▼口
直貴 ▲樋▼口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2014002949A1 publication Critical patent/JPWO2014002949A1/ja
Application granted granted Critical
Publication of JP6170045B2 publication Critical patent/JP6170045B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/131 - H01L2224/13191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/836—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

本発明は、基材の表面に導体層を有する配線基板と、該導体層の表面に接合層を有する接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法に関する。
各種スイッチング素子などのパワー半導体素子の接合に代表されるように、大電流が流れ、それによる発熱が懸念される部位の接合には、銀を接合材料とした開発が盛んに行われている。
例えば、放熱ベース、絶縁基板、パワー半導体素子等の接合部位の一方に、銀をはじめとする金属微粒子を含むペーストを塗布し、もう一方の接合部位を接触させるように載置させ、加熱によってペースト内の金属微粒子を焼結させて接合を行った構造のパワー半導体モジュールが提案されている。接合材料を銀とすることで、大電流が流れた際に発生する熱を効率良く放熱でき、また、熱膨張係数の相違による応力が印加されても接合層にクラックが発生しにくいといった利点があることが記載されている。
日本国特開２００６−３５２０８０号公報
しかしながら、前述した従来技術による接合体（接合基板）では、金属微粒子を含むペーストを塗布し、金属微粒子を溶融させることなく焼結で接合させているので、接合層に不定形状の気孔が発生する。接合層に発生する気孔は、その体積や数が増えれば増えるほど電気抵抗は大きくなり、また放熱効率が低下するため好ましくない。さらに形状が不定形状であるため、接合層に衝撃が加わった際に不定形状の任意の部位に応力が集中し易く、接合層のクラックの起点になる。
本発明は、こうした課題を解決するために、電気抵抗が小さく、放熱効率が高く、高強度の銀の接合層を有する接合基板及びその製造方法を提供する。更に本発明は、接合基板を用いた半導体モジュール及びその製造方法をも提供する。
（１）本発明の接合基板は、基材の表面に導体層を有する配線基板と、該導体層の表面に半導体素子を実装するための接合層を有する接合基板であって、前記接合層は、銀または銀合金からなり、内部に略球形の独立気孔が分散してなる。さらに接合基板は以下の形態が望ましい。
（１ａ）前記接合層と、前記導体層との間には、さらに銀または銀合金からなる緻密な下地層を有すること
（１ｂ）前記接合層は、銀からなること。
（１ｃ）前記接合層に含まれる最大の独立気孔の直径は１０００ｎｍ以下であること。
（１ｄ）前記接合層は、空隙率が１．０〜１０．０％であること。
（２）また、本発明の接合基板の製造方法は、基材の表面に導体層を有する配線基板と、該導体層の表面に半導体素子を実装するための接合層を有する接合基板の製造方法であって、配線基板を準備する工程と、粒度分布に２つのピークを持つ銀系金属粉と溶剤とからなるペーストを前記導体層表面に塗布しペースト層を形成する工程と、前記ペースト層の溶剤を乾燥させ配線基板に銀系金属粉の保持層を形成する乾燥工程と、前記保持層を有する配線基板を加熱し、保持層を構成する銀系金属粉どうしを接合させ、連続気孔が分散した銀多孔体層を形成する第一加熱工程と、有機銀錯体溶液を、前記銀多孔体層に含浸し、銀多孔体の有機銀錯体含浸層を形成する含浸工程と、前記銀多孔体の有機銀錯体含浸層を有する配線基板を還元性ガス中で加熱し、前記有機銀錯体溶液を還元し接合層を形成する第二加熱工程と、を含む。さらに接合基板の製造方法は、以下の形態が望ましい。
（２ａ）前記配線基板を準備する工程の次に、銀または銀合金からなる下地層を形成する工程を有すること。
（２ｂ）前記銀系金属粉は、銀からなること。
（２ｃ）第二加熱工程は、還元性ガス中で行われること。
また、前記接合基板と、その接合層に実装された半導体素子とからなる半導体モジュールも本発明に含まれる。さらに、前記銀多孔体の有機銀錯体含浸層に、半導体素子を載置したのち、前記第二加熱工程で、該半導体素子を接合させることにより、前記接合基板に前記半導体素子を実装して半導体モジュールを製造する半導体モジュールの製造方法も本発明に含まれる。
本発明では、形状が不定形でそれぞれが連結した気孔を有する銀多孔体を形成した後、その気孔内に有機銀錯体溶液を浸透させ、加熱によって有機銀錯体溶液より銀を析出させて、接合を行う。その際、有機銀錯体銀由来の銀は、不定形状の気孔内で表面エネルギーを最小、すなわち気孔の表面積を最小となるように析出するため、本発明によって作製できる接合基板の接合層の気孔形状は略球体となる。したがって、パワー半導体モジュールなどの電子部品の接合部位に使用された場合、従来の接合基板と比較し、熱衝撃もしくは機械的衝撃が加えられた際に、気孔形状による任意の部分への応力集中が起らず、よりクラックが発生しにくい。また、気孔が略球体であるので、接合層を貫通するように流れる電流、熱流を遮りにくいので、電気抵抗、熱抵抗を小さくすることができる。このため本発明では、電気抵抗が小さく、放熱効率が高く、高強度の銀の接合層を有する接合基板及びその製造方法を提供することができる。
実施例で得られた接合層の断面の走査電子顕微鏡写真。 実施例で得られた接合層の断面を部分的に拡大した走査電子顕微鏡写真。 比較例で得られた接合層の断面の走査電子顕微鏡写真。 比較例で得られた接合層の断面を部分的に拡大した走査電子顕微鏡写真。 本発明の実施例の接合基板の製造工程を示し、配線基板の導体層上に接合層を形成する製造工程の詳細を示す。（ａ）は、ペースト層を形成する工程を示す。（ｂ）は、乾燥工程を示す。（ｃ）は、第一加熱工程を示す。（ｄ）は、含浸工程を示し、有機銀錯体溶液を含浸する前に半導体素子を載置した状態を示す。（ｅ）は、含浸工程を示し、更に有機銀錯体溶液が含浸された状態を示す。（ｆ）は、第二加熱工程を示す。 本発明の接合基板を用いた半導体モジュールの一例を示す。
本発明の接合基板は、基材の表面に導体層を有する配線基板と、該導体層の表面に半導体素子を実装するための接合層を有する接合基板であって、前記接合層は、銀または銀合金からなり、内部に略球形の独立気孔が分散してなる。
接合基板の基材は、どのようなものでも利用できる。樹脂、セラミック、金属など特に限定されない。更に基材に導体層が形成されると、樹脂の基材は樹脂基板（樹脂の配線基板）、セラミックの基材はセラミック基板（セラミックの配線基板）、金属の基材はメタル基板（メタルの配線基板）が形成される。樹脂は、どのような樹脂を利用していてもよくフェノール樹脂、エポキシ樹脂など特に限定されない。樹脂基板は、樹脂のみからなっても良いが、骨材を備えていてもよい。骨材としては例えば紙、ガラス繊維、セラミック粒子などが利用でき特に限定されない。セラミック基板の基材は、セラミックであればどのようなものでも利用できる。例えば、アルミナ、窒化アルミニウム、ベリリア、ジルコニア、窒化珪素及びこれらの混合物などが利用できる。
接合基板の導体層は、導電性を有する金属であれば特に限定されない。例えば、銅、銀、金、ニッケル、アルミニウムなどが利用できる。導体層は、単層で用いても良いが、異なる金属を積層させて使用しても良い。導体層はどのように形成されていてもよく、基材表面の全面に形成されていても部分的に形成されていてもよい。導体層が部分的に形成される場合は、配線パターンを形成していてもよい。
接合基板の接合層は、導体層の表面に形成されている。接合層を介して配線基板から電流を、実装された部品、リードフレーム、配線基板外部に引き出すことができる。
接合層は、銀または銀合金からなる。銀は融点が９６２℃であり、半田として広く使用されるスズ（融点２３２℃）、鉛（融点３２７℃）と比べて高い融点をもつので高温でも安定して使用することができる。さらに銀は、金属の中でも固有抵抗が低く、熱伝導率が高いことから、高温に曝されるパワーデバイス用の接合層として好適に利用できる。パワーデバイスとしては、例えば整流ダイオード、パワートランジスタ（パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、トライアック）などが挙げられる。中でも、シリコンに比べ、高耐圧、低損失、高温で動作可能なＳｉＣ半導体に好適に利用できる。
接合層が銀又は銀合金であるので、融点が高く、これらパワーデバイスからの発熱を受けても、溶融しにくく、金属原子の移動によるカーケンダルボイドを形成しにくいため、高い接続信頼性のある接合層を得ることができる。尚、カーケンダルボイドとは異種金属の拡散係数の差により接合部周囲にボイドが発生することである。
接合基板の接合層は、銀のみからなってもよく、銀を主成分とする合金であっても良い。銀を主成分とする合金としては、例えばＡｇ−Ｃｕ合金が利用できる。銀の含有量は接合層の高融点、高熱伝導、低抵抗が維持できれば特に限定されないがたとえば６０ａｔｏｍ％以上であることが好ましい。接合層の銀の含有量が６０ａｔｏｍ％以上であれば、銀合金を接合層として使用したときに、低抵抗であるので接合層での発熱を小さくすることができ、パワーデバイスからの発熱をスムーズに導体層に拡散させることができ、高い信頼性の接合層を得ることができる。
接合層は銀からなることが好ましい。銀は導電率、熱伝導率が更に高く、展性、延性に優れるので、接合層に使用しても内部に応力をためにくいので、接合層の剥離、破断などを引き起こしにくい。
接合基板の接合層は内部に略球形の独立気孔が分散してなる。従来の銀の接合層は、銀のボールなどの銀の粉末を含有した銀ペーストを加熱したのち、溶媒成分を除去し、更に加熱を続け銀の粒子どうしを接合する。このとき加熱温度は銀の融点よりも低いので、気孔（空隙）が形成される。気孔は銀の粉末を構成する粒子のすき間の形状そのものであるので、主にアスペクト比の高い歪な形状で構成される。
歪な形状の気孔が接合層に存在すると、接合層を貫く電流、熱流に対して抵抗が高くなる上に、歪な気孔のエッジ周辺に応力集中しやすくなるので強度も低下する。本発明では、内部に略球形の独立気孔が分散してなるので、接合層を貫く電流、熱流に対して抵抗を小さくすることができる。更に気孔が略球形で分散することにより、気孔周辺に応力集中が起こりにくくすることができるので、高熱伝導、低抵抗、高強度の接合層を得ることができる。
気孔が略球形であるとは、観察される断面が、略円形の気孔のみで構成されることを示す。略円形であるとは、アスペクト比（長径と短径の比）が３．０以下であることが望ましい。アスペクト比が３．０を超えると、接合層を貫く電流、熱流に対して抵抗が高くなる上に、気孔のエッジの周辺に応力集中し強度も低下するので、接合層の接続信頼性が低下する。更に望ましい気孔のアスペクト比は、２．０以下である。気孔のアスペクト比が２．０以下であると接合層を貫く電流、熱流に対して抵抗を小さくすることができ、更に気孔周辺に応力集中が起こりにくいので、高強度の接合層を得ることができる。
接合基板の接合層内部に形成される気孔は、独立気孔が分散してなる。独立気孔が分散してなるとは、隣り合う気孔と見かけ上離れて形成されていることを意味する。具体的には、インクを滴下し染み込みが起きないことで独立気孔であることが確認できる。なお、連続気孔である場合にはインクを滴下すると、気孔に染み込みが起き、滴下した部位の周囲に広がっていくことで区別できる。
接合層内部に形成される気孔は、独立気孔が分散してなるので、隣り合う気孔と連なって大きく連続的な空隙を形成することがなく、接合層を貫く電流、熱流に対して抵抗を小さくすることができ、更に大きく連続的な空隙が無いので、応力集中が起こりにくくすることができ、高強度の接合層を得ることができる。
本発明の接合基板は、接合層と、導体層との間には、さらに銀または銀合金からなる緻密な下地層を有することが好ましい。
接合層と導体層との間に銀または銀合金である緻密な下地層があると、下地層がない場合と比べて、導体層と接合層との接合力を強くすることができる。下地層がない場合には、接合層と導体層との境界に接合力を低下させる要因として、以下の２つが共存する。
（１）接合層と導体層は金属の材質が異なるので強い接合力を得にくい。（材質の要因）
（２）接合層は気孔を含んでいるので、導体層と接合層との境界部分に接合していない領域が一部存在し十分な接合力を得られにくい。（形状の要因）
接合層と導体層との間にさらに銀または銀合金の緻密な下地層を形成すると、接合力の低下する要因は、下地層の導体層側境界では「材質の要因」、接合層側境界では、「形状の要因」に分割することができ、１つの境界で相乗作用が生じないので、導体層と接合層間の接合力の低下をおさえ、高い接合力を得ることができる。
銀または銀合金からなる緻密な下地層はどのような方法で形成してもよい。例えば、化学めっき、電気めっき、スパッタ、真空蒸着などを利用することにより形成することができる。
下地層は、銀からなることが好ましい。下地層が銀からなると、高い熱伝導率、高い導電率を得ることができ、半導体素子が発する熱を速やかに拡散することができる。
接合層に含まれる最大の独立気孔の直径は１０００ｎｍ以下であることが好ましい。最大の独立気孔の直径が１０００ｎｍを超えると、気孔周辺に応力集中が起きやすくなり、強度が低下する。
最大の独立気孔の大きさは接合層の断面を観察することで測定することができる。断面の観察は長さを測定することができればどのような方法で測定してもよいが、例えば走査電子顕微鏡によって測定することができる。測定する断面を露出させる方法は、例えば接合基板の接合層が確認できるよう樹脂埋めした後、表面を研磨する。研磨の方法は研磨剤、イオンミリングなどどのような方法でも利用することができる。
断面を観察するための走査電子顕微鏡の倍率は、主要な気孔の直径が撮影画像の対角線の１．０〜１５％となるよう表示されることが望ましい。主要な気孔の直径が撮影画像の対角線の１．０％未満であると、気孔の解像度が小さくなり、気孔の形状、サイズが判別しにくくなる。また、主要な気孔の直径が、撮影画像の対角線の１５％を超えると、撮影範囲に存在する気孔の数が少なくなるために計測誤差が発生しやすくなる。
走査電子顕微鏡で断面を観察する際、銀からなる接合層とサンプルのステージとの間に試料裏面などから導通をとることによって明瞭な撮影画像を得ることができる。また、試料表面に金蒸着を施すことにより導通をとっても良い。
接合層には、多数の独立気孔が存在している。接合層の任意の位置で切断し断面を露出されたとき、全ての独立気孔の直径が測定できるよう露出するわけではない。しかしながら、ほぼ中心を通過するように切断される気孔は多数存在する。このため、接合層の任意の位置で切断した断面において観察される最大の独立気孔の直径は、実際の最大の独立気孔の直径と考えられる。
尚、独立気孔の断面が円形でない場合には、直径は、長径側を測定することにより得ることができる。
また、アスペクト比は観察される気孔の長径と短径の比（長径／短径）によって算出することができ、観測される領域に存在する個々の気孔のアスペクト比を算出し、算術平均を求めることによって算出される。
接合基板の接合層は空隙率が１．０〜１０．０％である事が好ましい。空隙率は１．０％未満であると後述するように欠陥ができ易くなるので、略球形の独立気孔が形成しにくくなる。空隙率が１０．０％を超えると、伝熱性及び導電性が低下し強度も低下する。
さらに望ましい接合層の空隙率は２．０〜５．０％である。空隙率が２．０〜５．０％の範囲にあると、さらに接合層に欠陥ができにくく、高熱伝導、高い導電性、高強度の接合層を得ることができる。
なお、製造段階で有機銀錯体（有機銀錯体溶液）を還元するために加熱する工程を含むため、空隙率が低い場合には、発生したガスの圧力で気孔を押し広げ、ふくれなどの欠陥を生じさせる。空隙率は、接合層の断面を観察することで測定することができる。具体的には、接合層の断面を、画像処理により気孔部分と、金属部分とに分けて２値化し、面積を計算することで算出することができる。
以下に本発明の接合基板の製造方法を説明する。
図３は接合基板の製造工程を示し、配線基板の導体層上に接合層を形成する製造工程の詳細を示し、（ａ）はペースト層を形成する工程、（ｂ）は乾燥工程、（ｃ）は、第一加熱工程、（ｄ）は含浸工程を示し、有機銀錯体溶液を含浸する前に半導体素子を載置した状態、（ｅ）は、含浸工程を示し、更に有機銀錯体溶液が含浸された状態、（ｆ）は、第二加熱工程を示す。
本発明の接合基板の製造方法は、基材の表面に導体層を有する配線基板と、該導体層の表面に半導体素子を実装するための接合層を有する接合基板の製造方法であって、配線基板を準備する工程と、粒度分布に２つのピークを持つ銀系金属粉と溶剤とからなるペーストを前記導体層表面に塗布しペースト層を形成する工程と、前記ペースト層の溶剤を乾燥させ配線基板に銀系金属粉の保持層を形成する乾燥工程と、前記保持層を有する配線基板を加熱し、保持層を構成する銀系金属粉どうしを接合させ、連続気孔が分散した銀多孔体層を形成する第一加熱工程と、有機銀錯体溶液を、前記銀多孔体層に含浸し、銀多孔体の有機銀錯体含浸層を形成する含浸工程と、前記銀多孔体の有機銀錯体含浸層を有する配線基板を還元性ガス中で加熱し、前記有機銀錯体溶液を還元し接合層を形成する第二加熱工程と、を含む。
（配線基板を準備する工程）
基材の表面に導体層を有する配線基板は、公知の方法で製造することができ、例えばアデティブ法、サブトラクティブ法（エッチング法）などが利用できる。
基材は、どのようなものでも利用できる。樹脂、セラミック、金属など特に限定されない。更に基材に導体層が形成されると、樹脂の基材は樹脂基板（樹脂の配線基板）、セラミックの基材はセラミック基板（セラミックの配線基板）、金属の基材はメタル基板（メタルの配線基板）が形成される。樹脂は、どのような樹脂を利用していてもよくフェノール樹脂、エポキシ樹脂など特に限定されない。樹脂基板は、樹脂のみからなっても良いが、骨材を備えていてもよい。骨材としては例えば紙、ガラス繊維、セラミック粒子などが利用でき特に限定されない。セラミック基板の基材は、セラミックであればどのようなものでも利用できる。例えば、アルミナ、窒化アルミニウム、ベリリア、ジルコニア、窒化珪素及びこれらの混合物などが利用できる。
接合基板の導体層は、導電性を有する金属であれば特に限定されない。例えば、銅、銀、金、ニッケル、アルミニウムなどが利用できる。導体層は、単層で用いても良いが、異なる金属を積層させて使用しても良い。導体層はどのように形成されていてもよく、基材表面の全面に形成されていても部分的に形成されていてもよい。導体層が部分的に形成される場合は、配線パターンを形成していてもよい。
接合層は、導体層の表面に形成される。接合層を介して配線基板から電流を、実装された部品、リードフレーム、配線基板外部に引き出すことができる。
（ペースト層を形成する工程）
粒度分布に２つのピークを持つ銀系金属粉は、どのような方法で準備しても良い。例えば２種類のメジアン径の銀系金属粉（微粉：第１の銀系金属粉、粗粉：第２の銀系金属粉）を混合することによって準備することができる。第１及び第２の銀系金属粉としては、例えばそれぞれＤＯＷＡエレクトロニクス製の各種銀粒子乾粉を適宜選択することにより得られる。銀系金属粉とは、銀が主成分である金属からなる金属粉のことを示す。
第１の銀系金属粉及び第２の銀系金属粉は、同一組成であっても異なる組成であっても良い。第１の銀系金属粉及び第２の銀系金属粉は、それぞれ個別に用意し混合して粒度分布に２つのピークを持つ銀系金属粉を得ることができる。
第１と第２の銀系金属粉のメジアン径は、十分に離れていることが好ましい。メジアン径は、十分に離れていることにより、重なることなく２つのピークを形成することができる。
第２の銀系金属粉の好ましいメジアン径は１〜５μｍである。第２の銀系金属粉のメジアン径が５μｍを超えると、接合層の組織が粗くなり、接合層に十分な接合強度が得られなくなる。第２の銀系金属粉のメジアン径が１μｍ未満であると、十分に細かい第１の銀系金属粉の準備が困難になり、２つのピークを有する銀系金属粉が得られにくくなる。２つのピークを有する銀系金属粉が得られにくくなると、後述するように接合層の充填率を高めることが困難になる。
望ましい第２の銀系金属粉と第１の銀系金属粉とのメジアン径の比は（第２の銀系金属粉のメジアン径／第１の銀系金属粉のメジアン径）は１０以上であることが好ましい。第２の銀系金属粉と第１の銀系金属粉とのメジアン径の比が１０以上であると、第２の銀系金属粉が形成する空隙に第１の銀系金属粉が充填され、充填率を高めることができる。
第１の銀系金属粉及び第２の銀系金属粉の粒子形状はどのような形状でもよく特に限定されないが、充填率を高めるために球形であることが望ましい。
なおメジアン径とは、粒度分布の累積値が５０％となる径（直径）を示し、Ｄ５０とも言う。
本発明の接合基板の製造方法において、溶剤（ビヒクルとも言う）とは、粉をペースト状にするための機能を有し、結合剤、分散剤などを含有していても良い。溶剤には結合剤、分散剤のいずれかを含んでいても両方を含んでいてもよい。結合剤としては、エチルセルロース、ポリビニルアルコールが利用でき、分散剤としてはステアリン酸系、（ステアリン酸、ステアリン酸エチル）、酢酸系（酢酸ベンジル）、オレイン酸系（オレイン酸メチル）などが利用できる。
ペーストは、前記銀系金属粉、前記溶剤を混合し形成することができる。このようにして形成したペーストを前記の配線基板表面の導体層上に塗布しペースト層を形成する。塗布はどのような方法でもかまわない。スクリーン印刷、コーターなどをどのような方法でも利用することができる。
ペースト層の厚さは特に限定されないが１０〜５００μｍが好ましい。ペースト層の厚さが５００μｍ以下であれば、後の乾燥工程、加熱工程での収縮量が小さいので収縮後の厚みばらつきを小さくすることができる。ペースト層の厚さが１０μｍ以上であると、塗布の際厚みばらつきが発生しても、薄い部分でも一定量の厚みがあるので接合不良が発生しにくくすることができる。
ペースト層は、導体層の全面に形成してもよいが、部分的に形成してよい。部分的に形成する場合は、半導体素子を実装する部位に接合層ができるように塗布する。部分的に塗布する方法は、マスキングをして塗布後に除去しても良いし、塗布する部位のみにノズルからペーストを供給するようにしてもよい。
製造される接合層は、銀または銀合金からなる。このような接合層は、銀系金属粉と、有機銀錯体とから形成される。接合層の材質は、製造工程で使用する銀系金属粉の材質によってほぼ決定される。
用いられる銀は融点が９６２℃であり、半田として広く使用されるスズ（融点２３２℃）鉛（融点３２７℃）と比べて高い融点をもつので高温でも安定して使用することができる。銀は、金属の中でも固有抵抗が低く、熱伝導率が高いことから、高温に曝されるパワーデバイス用の接合層として好適に利用できる。パワーデバイスとは例えば整流ダイオード、パワートランジスタ（パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、トライアック）などが挙げられる。中でも、シリコンに比べ、高耐圧、低損失、高温で動作可能なＳｉＣ半導体に好適に利用できる。
形成される接合層が銀または銀合金であると、融点が高いので、これらパワーデバイスからの発熱を受けても、溶融しにくく、金属原子の移動によるカーケンダルボイドを形成しにくいため、高い接続信頼性のある接合層を得ることができる。
尚、カーケンダルボイドとは異種金属の拡散係数の差により接合部周囲にボイドが発生することである。
接合基板の製造方法で形成される接合層は、銀のみからなってもよく、銀を主成分とする合金であっても良い。銀を主成分とする合金としては、例えばＡｇ−Ｃｕ合金が利用できる。銀の含有量は接合層の高融点、高熱伝導、低抵抗が維持できれば特に限定されないがたとえば６０ａｔｏｍ％以上であることが好ましい。接合層の銀の含有量が６０ａｔｏｍ％以上であれば、銀合金を接合層として使用したときに、低抵抗であるので接合層での発熱を小さくすることができ、パワーデバイスからの発熱をスムーズに導体層に拡散させることができ、高い信頼性の接合層を得られる接合基板の製造方法を得ることができる。尚、銀の含有量は、ＪＩＳＺ−３９０１に準じて測定することができる。
本発明の接合基板の製造方法では、接合層が銀であることが好ましい。銀は導電率、熱伝導率が更に高く、展性、延性に優れるので、接合層に使用しても内部に応力をためにくいので、接合層の剥離、破断などを引き起こしにくい。
（乾燥工程）
次に、こうして得られたペースト層を有する配線基板を乾燥させ、銀系金属粉の保持層を形成する。乾燥の温度は、溶媒を揮発させることができれば特に限定されない。低沸点の溶媒では室温または低温で乾燥することができ、高沸点の溶媒は高温で乾燥させるように適宜設定することができる。乾燥の温度は特に制限されないが、例えば２５〜１５０℃である。
溶液に結合剤が含まれる場合には溶剤を乾燥することにより、銀系金属粉が互いに接着する。溶液に結合剤が含まれていない場合には、金属粉の保持層は単に金属粉が導体パターン上に保持されている状態を形成する。
溶剤に結合剤が含まれていると、乾燥工程の後に金属粉が飛散しにくく、配線パターンの短絡などを生じさせにくいので、溶剤には結合剤が含まれていることが好ましい。
（第一加熱工程）
配線基板の導体パターン上に保持された銀系金属粉の保持層を有する配線基板を加熱し、銀多孔体を形成する。
第一加熱工程では、金属粉どうしを接合させるので、乾燥工程より高い温度で結合させる。例えば１５０〜３００℃の温度で結合させることができる。第一加熱工程では、金属粉を溶融させることなく金属粉表面が互いに金属結合により接合させることができる。第一加熱工程では、結合剤が含まれる場合、含まれない場合のいずれの場合も銀多孔体層を形成することができる。
第一加熱工程では、銀系金属粉が溶融するほどの温度を加えないので、銀系金属粉が互いに接合するのみで連続気孔が分散した銀多孔体層が形成される。
（含浸工程）
次に、含浸工程で、銀錯体溶液を銀多孔体層に含浸する。有機銀錯体溶液は、有機銀錯体と溶媒を混合し、粘度を１〜１０ｍＰａ・ｓとなるよう調整して、作製される。有機銀錯体にはネオデカン酸銀、オレイン酸銀、リノール酸銀、カプリル酸銀、カプリン酸銀、ミリスチン酸銀、２メチルプロパン酸銀、２メチルブタン酸銀、２エチルブタン酸銀、２エチルヘキサン酸銀などの各種脂肪酸銀塩を、溶媒にはブタノールなどを用いる。
本発明の接合基板の製造方法では、銀多孔体内の気孔に浸透させる銀成分を、２５℃における粘度を１〜１０ｍＰａ・ｓの範囲となるよう濃度調整した有機銀錯体溶液を用いる。銀微粒子を含むペーストなどのように銀成分が固形分で存在するもの含浸する場合と異なり、有機銀錯体溶液として銀成分を銀多孔体の気孔に供給しているため、銀成分が表面の一部の気孔に偏ることなく、多孔体内全体へ均一に供給することができる。本発明により作製できる接合体の接合層は、接合層全体で気孔体積の割合が１０．０％以下となる。したがって、パワー半導体モジュールなどの電子部品の接合部位に使用された場合、従来の接合基板よりも、緻密な接合層を形成できるため、大電流が流れた際の電気抵抗は小さく、そのため発熱源になり難い。また発熱した際の放熱効率も良くなる。
含浸工程では、有機銀錯体溶液を含浸すると同時に、半導体素子を銀多孔体上に載置する。半導体素子を銀多孔体上に載置する順序は有機銀錯体溶液を含浸する前後いずれでもよく、含浸工程内またはその前後で行われる。半導体素子はどのようなものでも特に限定されない。半導体素子としては、大電流を扱うパワーデバイスが好適に利用できる。パワーデバイスとは例えば整流ダイオード、パワートランジスタ（パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ （ＧＴＯ）、トライアック）などが挙げられる。
半導体素子の実装の仕方は、直接実装してもよく、スペーサなどを介して実装しても良い。スペーサは、半導体素子の電極と配線基板とを電気的に接続する機能を有していればよく、例えば直方体状、円柱状などが挙げられる。
円柱状のスペーサを用いる場合には、断面がＴ字状となる鍔を有していても良い。用いるスペーサの本数は特に限定されない。半導体素子の１つの電極と配線基板間の接続を複数本のスペーサに分割すると、半導体素子が発熱しても熱歪みを緩和することができる。
半導体素子またはスペーサは、加圧プレス、治具などを用いて銀多孔体上で位置決めし、載置される。更に半導体素子（またはスペーサ）に圧力を加えると、銀多孔体は、銀系金属粉の粒子どうしが接合し形状を保持することができるので、流動することなく弾性変形し半導体素子（またはスペーサ）との密着性を高めることができる。
半導体素子またはスペーサが銀多孔体にかける圧力は０．１〜５ｋｇ／ｍｍ２が好ましい。０．１〜５ｋｇ／ｍｍ２の範囲であると、銀多孔体を潰しすぎることなく半導体素子またはスペーサとの密着性を高めることができ、強い接合力を得ることができる。
（第二加熱工程）
第二加熱工程では、含浸された有機銀錯体溶液を乾燥し更に有機銀錯体を還元し銀を析出させる。加熱する際に錯は錯イオン化し液状で存在しているので、有機銀錯体溶液の表面張力の影響から表面積が小さくなるように移動する。これは以下の２つの作用がある。
（１）有機銀錯体溶液は、銀多孔体の中でも小さな気孔に移動しながら乾燥するので、小さな気孔に銀を析出させる。このため、銀多孔体の小さな気孔は少なくなり大きい側の気孔が残留しやすくなる。
（２）１つの気孔の中でも有機銀錯体は尖った部分に移動しながら乾燥するので、気孔は略球形になるように形成される。
以上２つの作用から、銀多孔体は、小さな気孔に有機銀錯体から析出した銀が充填され、大きな気孔では、角が丸まり、形状が略球形になる。また、細かな気孔には銀が充填され大きな気孔が選択的に残留するので、形成される気孔は互いに距離が離れた独立気孔となる。
第二加熱工程の加熱温度は、２００〜３００℃で行うことが望ましい。２００℃以上では、有機銀錯体が分解しやすく、銀が析出しやすくなる。３００℃以下であれば、樹脂の基材を有する配線基板（樹脂基板）であっても、樹脂がほとんど劣化することなく、処理することができる。また、実装する半導体素子、既に実装されている電子部品、同時に実装する電子部品に高い熱を加えないので、製造上の自由度を高めることができる。
また、第二加熱工程は、還元性雰囲気下で行うことが好ましい。還元性雰囲気としては特に制限されないが、例えば水素、炭化水素ガスなどが挙げられる。還元性雰囲気下で加熱することにより銀の析出をスムーズに行うことができる。
銀錯体溶液は、固形物が含有されないので浸透性が高いので、含浸工程、第二加熱工程は繰り返し行って空隙率が小さくなっても更に含浸することができる。含浸工程、第二加熱工程を繰り返し行うことにより、気孔率を適宜調整することができる。
気孔率の調整は、銀錯体溶液の濃度、銀系金属粉の粒度分布、銀系金属粉の形状により適宜決めることができるが、含浸工程、第二加熱工程によって最終的な気孔率を決定する。
接合層に含まれる最大の独立気孔の直径は、銀系金属粉の粒度分布によって選定することができる。第２の銀系金属粉の粒子径が１μｍであると、形成される最大の独立気孔の直径は、０．０６μｍ程度となる。
（下地層形成工程）
本発明の接合基板の製造方法は、配線基板を準備する工程の次にさらに銀または銀合金からなる緻密な下地層を形成する下地層形成工程があることが好ましい。
接合層と導体層との間に銀または銀合金である緻密な下地層があると、下地層がない場合と比べて、導体層と接合層との接合力を強くすることができる。下地層がない場合には、接合層と導体層との境界に接合力を低下させる要因として以下の２つが共存する。
（１）接合層と導体層は金属の材質が異なるので強い接合力を得にくい。（材質の要因）
（２）接合層は気孔を含んでいるので、導体層と接合層との境界部分に接合していない領域が一部存在し十分な接合力を得られにくい。（形状の要因）
接合層と導体層との間にさらに銀または銀合金の緻密な下地層を形成すると、下地層の導体層側境界では「材質の要因」、接合層側境界では、「形状の要因」に分割することができるので、導体層と接合層間の接合力の低下をおさえ、高い接合力を得ることができる。
銀または銀合金からなる緻密な下地層はどのような方法で形成してもよい。例えば、化学めっき、電気めっき、スパッタ、真空蒸着などを利用することにより形成することができる。
下地層は、配線パターン全面に形成されていてもよいが、接合層を形成する部分のみに選択的に形成されていてもよい。
接合層は、銀のみからなってもよく、銀を主成分とする合金であっても良い。銀を主成分とする合金としては、例えばＡｇ−Ｃｕ合金が利用できる。銀の含有量は接合層の高融点、高熱伝導、低抵抗が維持できれば特に限定されないがたとえば６０ａｔｏｍ％以上であることが好ましい。接合層の銀の含有量が６０ａｔｏｍ％以上であれば、接合層として使用したときに低抵抗であるので接合層での発熱を小さくすることができ、パワーデバイスからの発熱をスムーズに導体層に拡散させることができ、高い信頼性の接合層を得ることができる。接合層の材質は、使用する銀系金属粉によって決定することができる。
下地層は、銀のみからなってもよく、銀を主成分とする合金であっても良い。銀を主成分とする合金としては、例えばＡｇ−Ｃｕ合金が利用できる。銀の含有量は下地層の高融点、高熱伝導、低抵抗が維持できれば特に限定されないがたとえば６０ａｔｏｍ％以上であることが好ましい。下地層の銀の含有量が６０ａｔｏｍ％以上であれば、下地層として使用したときに低抵抗であるので下地層での発熱を小さくすることができ、パワーデバイスからの発熱をスムーズに導体層に拡散させることができ、高い信頼性の下地層を得ることができる。
接合基板に更に半導体素子を実装することにより半導体モジュールを製造することができる。
（実施例）
以下、ピン形状電極と平面形状電極とを接合した接合体の例について説明する。図１Ａは、本実施例で得られた接合層の走査電子顕微鏡写真であり、図中スケールの一目盛りは１μｍである。図１Ｂは、本実施例で得られた接合層の断面を部分的に拡大した走査電子顕微鏡写真であり、図中スケールの一目盛りは０．２μｍである。
図３は、本実施例の接合基板の製造工程を示し、配線基板の導体層上に接合層を形成する製造工程の詳細を示す。（ａ）は、ペースト層を形成する工程を示す。（ｂ）は、乾燥工程を示す。（ｃ）は、第一加熱工程を示す。（ｄ）は、含浸工程を示し、有機銀錯体溶液を含浸する前に半導体素子を載置した状態を示す。（ｅ）は、含浸工程を示し、更に有機銀錯体溶液が含浸された状態を示す。（ｆ）は、第二加熱工程を示す。以下、各項工程について順を追って説明する。
（ペースト層を形成する工程）
銀ペーストには、メジアン径が１μｍとした銀系金属粉（第２の銀系金属粉２）とメジアン径が０．１μｍとした銀系金属粉（第１の銀系金属粉３）の二種類の銀系金属粉と、溶液４（ビヒクル）を混合して作製した。溶液４（ビヒクル）は、結合剤にエチルセルロース、溶剤にα−テルピネオール、分散剤にステアリン酸を用いた。
有機銀錯体溶液は、有機銀錯体にネオデカン酸銀、溶媒にブタノールを用いて、粘度を３ｍＰａ・ｓになるよう調整して作製した。
そして、図３（ａ）に示すように、平面形状配線基板の導体層１表面に銀ペーストを、スキージを用いて膜厚を５０μｍとなるように塗布した。
（乾燥工程）
次に、図３（ａ）の銀ペースト付きの導体層１を大気雰囲気で１００℃に加熱された炉内へ５分間投入し、溶媒成分を乾燥させることにより、図３（ｂ）に示すように銀ペーストからは溶液４が揮散し、第一の銀系金属粉３と、第二の銀系金属粉２が残った。
（第一加熱工程）
続いて、還元性雰囲気で２５０℃に加熱された炉内へ６０分間投入し、形状が不定形でそれぞれが連結した気孔を有する銀多孔体５を形成した（図３（ｃ）参照）。
（含浸工程）
さらに、図３（ｄ）に示すように、半導体素子８を接合するスペーサ（ピン形状電極）を配線基板の導体層表面に治具を用いて載置した。続いて、配線基板に形成された銀多孔体５にスペーサ１ｋｇ／ｍｍ２の圧力で押し付け、注射針で有機銀錯体溶液６を銀多孔体に滴下した（図３（ｅ）参照）。
（第二加熱工程）
最後に２５０℃に加熱された炉内へ６０分間投入し、接合が完了した（図３（ｆ）参照）。半導体素子８は、接合層７を介して導体層１と接合される。
このような接合層を用いることによって例えば図４に示す半導体モジュールを得ることができる。本実施例では、一組の配線基板とそれらに挟まれる半導体素子８が接合層７，１７によってくみあわせられ、半導体モジュールを構成している。配線基板は、基材９，１９の両面に導体層１，１１を備えて構成されている。
得られた接合層の断面の走査電子顕微鏡写真を図１Ａ、図１Ｂに示す。接合層内には、多数の独立気孔が形成されている。それぞれの気孔はほぼ球形であることが観察され、アスペクト比は２である。図１Ａより観察される気孔の大きさは最大でも０．８μｍである。気孔率は、３％である。
本実施例で得られた接合層は、略球形の独立気孔が分散しているので、接合層を貫く電流、熱流に対して抵抗を小さくすることができ、更に気孔周辺に応力集中が起こりにくくなると考えられるので、高強度の接合層を得られたと推定される。
（比較例）
次に、銀の微粒子と溶媒、有機バインダとを混合して得られる銀ペーストを配線基板の導体層に塗布し、加熱して得られた接合層について説明する。図２Ａは、本実施例で得られた接合層の走査電子顕微鏡写真であり、図中スケールは１０μｍである。図２Ｂは、本実施例で得られた接合層の断面を部分的に拡大した走査電子顕微鏡写真であり、図中スケールは１μｍである。
銀ペーストは、０．００２μｍ程度の銀の微粒子を使用したＤＯＷＡエレクトロニクス株式会社製ダイボンドである。この銀ペーストは、粒度分布に１つのピークを有する粒度分布シャープな微細な粒子を用いている。
この銀ペーストを配線基板に塗布し、３００℃１時間加熱することにより接合層が得られる。
得られた接合層の断面の走査電子顕微鏡写真を図２Ａ、図２Ｂに示す。接合層内には、多数の気孔が形成されている。
それぞれの気孔はアスペクト比の高い歪な形状であることが観察され、アスペクト比は最大７である。図２Ａより観察される気孔の大きさは最大で２μｍである。気孔率は、約１５％である。
本比較例で得られた接合層は、歪な形状の気孔が分散しているので、接合層を貫く電流、熱流を気孔が遮る効果があると考えられる。このため、気孔がまた、気孔は歪な形状をしているので、気孔のエッジ部分に応力集中が起こりやすくなると考えられるので、内部に応力をためやすく、接合層の剥離、破断などが起こりやすいと考えられる。
なお、本発明は上記の実施形態において示されたものに限定されるものではなく、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。
本出願は、２０１２年６月２５日出願の日本特許出願、特願２０１２−１４１７０９に基づくものであり、その内容はここに参照として取り込まれる。
本発明によれば、高強度の銀の接合層を有する接合基板が提供されるため、電子部品の接合部位に使用された場合、クラックの発生を抑え、電気抵抗、熱抵抗を小さくすることができるため、産業上広い分野において利用が期待される。
１，１１：導体層
２ ：第２の銀系金属粉
３ ：第１の銀系金属粉
４ ：溶液
５ ：銀多孔体
６ ：有機銀錯体溶液
７，１７：接合層
８ ：半導体素子（またはスペーサ）
９ ：基材

Claims (5)

  1. 基材の表面に導体層を有する配線基板と、該導体層の表面に半導体素子を実装するための接合層を有する接合基板の製造方法であって、
    配線基板を準備する工程と
    粒度分布に２つのピークを持つ銀系金属粉と溶剤とからなるペーストを前記導体層表面に塗布しペースト層を形成する工程と、
    前記ペースト層の溶剤を乾燥させ配線基板に銀系金属粉の保持層を形成する乾燥工程と、
    前記保持層を有する配線基板を加熱し、保持層を構成する銀系金属粉どうしを接合させ、連続気孔が分散した銀多孔体層を形成する第一加熱工程と、
    有機銀錯体溶液を、前記銀多孔体層に含浸し、銀多孔体の有機銀錯体含浸層を形成する含浸工程と、
    前記銀多孔体の有機銀錯体含浸層を有する配線基板を加熱し、前記有機銀錯体溶液を還元し接合層を形成する第二加熱工程と、
    を含む接合基板の製造方法。
  2. 前記配線基板を準備する工程の次に、銀または銀合金からなる下地層を形成する工程を有する、請求項１に記載の接合基板の製造方法。
  3. 前記銀系金属粉は、銀からなる、請求項１又は２に記載の接合基板の製造方法。
  4. 前記第二加熱工程は、還元性ガス中で行われる、請求項１乃至３のいずれか一項に記載の接合基板の製造方法。
  5. 前記銀多孔体の有機銀錯体含浸層に、半導体素子を載置したのち、前記第二加熱工程で、該半導体素子を接合させることにより、請求項１乃至４のいずれか１項に記載の前記接合基板に前記半導体素子を実装して半導体モジュールを製造する半導体モジュールの製造方法。
JP2014522614A 2012-06-25 2013-06-24 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法 Active JP6170045B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012141709 2012-06-25
JP2012141709 2012-06-25
PCT/JP2013/067251 WO2014002949A1 (ja) 2012-06-25 2013-06-24 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014002949A1 JPWO2014002949A1 (ja) 2016-05-30
JP6170045B2 true JP6170045B2 (ja) 2017-07-26

Family

ID=49783095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522614A Active JP6170045B2 (ja) 2012-06-25 2013-06-24 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP6170045B2 (ja)
WO (1) WO2014002949A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431657A (zh) 2017-03-24 2019-11-08 三菱电机株式会社 半导体装置及其制造方法
JP7264669B2 (ja) * 2019-03-01 2023-04-25 株式会社ジャパンディスプレイ 表示装置
JP2021038427A (ja) * 2019-09-02 2021-03-11 株式会社大阪ソーダ 銀粒子の焼結体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301385B2 (ja) * 2008-10-29 2013-09-25 ニホンハンダ株式会社 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法
JP2011054382A (ja) * 2009-09-01 2011-03-17 Tohoku Univ 導電性膜の製造方法、及び、導電性膜
EP2549488B1 (en) * 2010-03-18 2016-06-08 Furukawa Electric Co., Ltd. Electrically conductive paste, and electrically conductive connection member produced using the paste
JP4795483B1 (ja) * 2010-04-12 2011-10-19 ニホンハンダ株式会社 金属製部材接合体の製造方法および金属製部材接合体
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法

Also Published As

Publication number Publication date
JPWO2014002949A1 (ja) 2016-05-30
WO2014002949A1 (ja) 2014-01-03

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
JP5718536B2 (ja) 接続構造体、及び半導体装置
JP6337909B2 (ja) 電子部品モジュールの製造方法
EP3217424B1 (en) Electroconductive assembly for electronic component, semiconductor device in which said assembly is used, and method for manufacturing electroconductive assembly
AU2017317329B2 (en) Metallic sintered bonding body and die bonding method
JP5636720B2 (ja) 半導体装置の製造方法および接合治具
JP6309335B2 (ja) 配線基板および半導体装置
JP6713120B1 (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
JP6617049B2 (ja) 導電性ペースト及び半導体装置
JP2019087607A (ja) ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
Calata et al. Sintered nanosilver paste for high-temperature power semiconductor device attachment
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
Zhang et al. Effects of sintering pressure on the densification and mechanical properties of nanosilver double-side sintered power module
JP2015144264A (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
JP2016039223A (ja) 焼結接合用材料、焼結接合用材料を備えた電子部材、及び、半導体モジュール
JP6606514B2 (ja) 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造
KR20220041243A (ko) 접합재, 접합재의 제조 방법 및 접합체
CN112563231A (zh) 填充式芯片互连结构和芯片互连结构的制备方法
CN111033703A (zh) 安装结构体以及纳米粒子安装材料
US20220045027A1 (en) Semiconductor device and method of manufacturing the same
JP2014029964A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP2021052056A (ja) 回路基板およびパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170629

R150 Certificate of patent or registration of utility model

Ref document number: 6170045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250