JP5664625B2 - 半導体装置、セラミックス回路基板及び半導体装置の製造方法 - Google Patents

半導体装置、セラミックス回路基板及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5664625B2
JP5664625B2 JP2012224257A JP2012224257A JP5664625B2 JP 5664625 B2 JP5664625 B2 JP 5664625B2 JP 2012224257 A JP2012224257 A JP 2012224257A JP 2012224257 A JP2012224257 A JP 2012224257A JP 5664625 B2 JP5664625 B2 JP 5664625B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
bonding
circuit layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012224257A
Other languages
English (en)
Other versions
JP2014078558A5 (ja
JP2014078558A (ja
Inventor
修司 西元
修司 西元
長友　義幸
義幸 長友
長瀬　敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012224257A priority Critical patent/JP5664625B2/ja
Priority to TW102136018A priority patent/TWI609462B/zh
Priority to US14/433,764 priority patent/US9401340B2/en
Priority to CN201380052142.6A priority patent/CN104704618B/zh
Priority to EP13846215.5A priority patent/EP2908333A4/en
Priority to KR1020157008678A priority patent/KR102163532B1/ko
Priority to PCT/JP2013/077217 priority patent/WO2014057902A1/ja
Priority to IN2878DEN2015 priority patent/IN2015DN02878A/en
Publication of JP2014078558A publication Critical patent/JP2014078558A/ja
Publication of JP2014078558A5 publication Critical patent/JP2014078558A5/ja
Application granted granted Critical
Publication of JP5664625B2 publication Critical patent/JP5664625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C04B2237/06—Oxidic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/402—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/59—Aspects relating to the structure of the interlayer
    • C04B2237/597—Aspects relating to the structure of the interlayer whereby the interlayer is continuous but porous, e.g. containing hollow or porous particles, macro- or micropores or cracks
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/72—Forming laminates or joined articles comprising at least two interlayers directly next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/835—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83539—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/83595—Material of the matrix with a principal constituent of the material being a gas not provided for in groups H01L2224/835 - H01L2224/83591
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83599—Base material
    • H01L2224/83695—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/836 - H01L2224/83691
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Description

この発明は、導電性材料からなる回路層と、この回路層上に搭載される半導体素子とを備えた半導体装置、この半導体装置に用いられるセラミックス回路基板、及び、半導体装置の製造方法に関するものである。
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
例えば、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子は、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）などからなるセラミックス基板上に導電性の優れた金属板を回路層として接合したセラミックス回路基板が、従来から広く用いられている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面に金属からなる回路層が形成されたセラミックス回路基板と、この回路層上に接合される半導体素子と、を備えた構造とされている。そして、セラミックス回路基板の他方側に放熱板が接合されており、半導体素子で発生した熱を、セラミックス回路基板側に伝達し、放熱板を介して外部へ放散する構成とされている。
ここで、半導体素子等の電子部品を回路層上に接合する際には、例えば特許文献１に示すように、はんだ材を用いた方法が広く使用されている。最近では、環境保護の観点から、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系等の鉛フリーはんだが主流となっている。
ところで、特許文献１に記載されたように、はんだ材を介して半導体素子等の電子部品と回路層とを接合した場合には、高温環境下で使用した際にはんだの一部が溶融し、半導体素子等の電子部品と回路層と接合信頼性が低下するおそれがあった。
特に、最近では、シリコン半導体からＳｉＣ又はＧａＮなど化合物半導体素子の実用化が期待されており、半導体素子自体の耐熱性の向上が見込まれるため、従来のようにはんだ材で接合した構造では対応が困難となってきている。
そこで、はんだ材の代替として、例えば、特許文献２には、金属粒子と有機物とを有する金属ペーストを用いて半導体素子を接合する技術が提案されている。
また、特許文献３、４には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて、半導体素子等の電子部品を回路上に接合する技術が提案されている。
特許文献２に記載された金属ペーストにおいては、金属粒子と有機物とを含有しており、金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。
一方、特許文献３，４に記載された酸化物ペーストにおいては、金属酸化物粒子が還元剤によって還元されることによって生成する金属粒子が焼結することで、導電性の焼成体からなる接合層が形成され、この接合層を介して半導体素子等の電子部品が回路層上に接合されることになる。
このように、金属粒子の焼成体によって接合層を形成した場合には、比較的低温条件で接合層を形成できるとともに、接合層自体の融点は高くなることから高温環境下においても接合強度が大きく低下しない。
特開２００４−１７２３７８号公報 特開２００６−２０２９３８号公報 特開２００８−２０８４４２号公報 特開２００９−２６７３７４号公報
ところで、特許文献２に記載されたように、金属粒子と有機物とを有する金属ペーストを焼成する際には、有機物の分解反応によってガスが発生する。
また、特許文献３，４に記載されたように、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを焼結する際には、有機物の分解反応に加えて、金属酸化物粒子の還元反応によってガスが発生する。
ここで、上述したパワーモジュールにおいて、半導体素子と回路層とを金属ペースト又は酸化物ペーストによって接合する場合、金属ペースト又は酸化物ペーストの焼結は、温度の不均一性などから半導体素子と回路層の接合面の周縁部から中央部に向けて進行することがある。この場合、接合面の中央部で金属ペースト又は酸化物ペーストが焼結する時点では、接合面の周縁部の焼結が完了しており、接合面の中央部で発生した有機物の分解反応や金属酸化物粒子の還元反応によるガスが接合層内部に残存してしまい、半導体素子と回路層との接合強度を確保できなくなるおそれがあった。このため、半導体素子と回路層との間の熱抵抗が大きくなり、半導体素子から発生する熱を回路層側へ効率よく伝達することができなくなるおそれがあった。
このような問題は、上述したパワーモジュールのみでなく、ＬＥＤ等の他の半導体装置においても同様である。
この発明は、前述した事情に鑑みてなされたものであって、回路層と半導体素子とが、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を用いて確実に接合され、半導体素子からの熱を回路層側へと効率よく伝達することができる半導体装置、この半導体装置に用いられるセラミックス回路基板、及び、半導体装置の製造方法を提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明の半導体装置は、導電性を有するアルミニウム又はアルミニウム合金からなる回路層と、前記回路層上に搭載される半導体素子と、を備えた半導体装置であって、前記回路層の一方の面には、気孔率が５％以上５５％以下の範囲内とされた下地層が形成され、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えており、この下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、前記回路層と前記半導体素子とが、前記下地層及び前記接合層を介して接合されていることを特徴としている。
この構成の半導体装置によれば、回路層の一方の面に、気孔率が５％以上５５％以下の範囲内とされた下地層が形成されているので、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を形成する際に、半導体素子と回路層の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する有機物の分解反応や金属酸化物粒子の還元反応によるガスが、下地層の気孔を介して外部へと排出されることになり、接合層内にガスが残存しない。よって、半導体素子と回路層との間の熱抵抗を抑えることができ、半導体素子から発生する熱を回路層側へ効率良く伝達することが可能となる。
なお、下地層の気孔率が５％未満の場合には、ガスを効率よく排出することができず、接合層内にガスが残存してしまうおそれがある。一方、下地層の気孔率が５５％を超えると、気孔が多すぎて、半導体素子と回路層との接合信頼性が低下するおそれがある。
以上のことから、本発明においては、下地層の気孔率を５％以上５５％未満の範囲内に設定している。
ここで、本発明の半導体装置においては、前記回路層と、前記回路層の他方の面に配設されたセラミックス基板と、を有するセラミックス回路基板を備え、前記半導体素子は、パワー半導体素子とされている構成としてもよい。
この構成の半導体装置によれば、発熱量の多いパワー半導体素子を用いた場合でも、効率的に熱を回路層へ伝達することができる。なお、パワー半導体としてはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ等があげられる。
本発明のセラミックス回路基板は、上述の半導体装置に用いられるセラミックス回路基板であって、導電性を有するアルミニウム又はアルミニウム合金からなる回路層と、前記回路層の一方の面に形成された下地層と、前記回路層の他方の面に配設されたセラミックス基板と、を有し、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えており、気孔率が５％以上５５％以下の範囲内とされていることを特徴としている。
この構成のセラミックス回路基板によれば、回路層の一方の面に、気孔率が５％以上５５％以下の範囲内とされた下地層が形成されているので、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を用いて、回路層上に半導体素子を接合する場合であっても、接合材から発生する有機物の分解反応や金属酸化物の還元反応によるガスを、下地層の気孔を介して外部へと排出することができ、接合材の焼成体からなる接合層内にガスが残存することを抑制でき、半導体素子を確実に接合することができる。
本発明の半導体装置の製造方法は、上述した半導体装置の製造方法であって、前記回路層の一方の面に、ガラス成分を含むガラス含有Ａｇペーストを塗布して焼成することにより、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備え、気孔率が５％以上５５％以下の範囲内とされた下地層を形成する下地層形成工程と、前記下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配設する接合材配設工程と、前記接合材の上に前記半導体素子を積層する半導体素子積層工程と、前記半導体素子と前記接合材と前記下地層と前記回路層とを積層した状態で加熱して、前記下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を形成する焼成工程と、を備え、前記回路層と前記半導体素子とを、前記下地層及び前記接合層を介して接合することを特徴としている。
この構成の半導体装置の製造方法によれば、回路層の一方の面に、気孔率が５％以上５５％以下の範囲内とされた下地層を形成する下地層形成工程と、この下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を形成する焼成工程と、を備えているので、焼成工程において、半導体素子と回路層の接合面の周縁部から中央部に向けて焼結が進行しても、接合面の中央部で発生する有機物の分解反応や金属酸化物の還元反応によるガスを下地層の気孔を介して外部へと排出することができ、接合材の焼成体からなる接合層内にガスが残存することを抑制できる。よって、半導体素子と回路層とを確実に接合することができる。
本発明によれば、回路層と半導体素子とが、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を用いて確実に接合され、半導体素子からの熱を回路層側へと効率よく伝達することができる半導体装置、この半導体装置に用いられるセラミックス回路基板、及び、半導体装置の製造方法を提供することができる。
本発明の一実施形態である半導体装置（パワーモジュール）の概略説明図である。 図１に示す半導体装置（パワーモジュール）の回路層と半導体素子との接合界面の拡大説明図である。 本発明の一実施形態であるセラミックス回路基板の説明図である。 図１に示す半導体装置（パワーモジュール）の製造方法を示すフロー図である。 本発明の他の実施形態である半導体装置（ＬＥＤ装置）の概略説明図である。 実施例における本発明例１の下地層の断面写真である。
以下に、本発明の実施形態について添付した図面を参照して説明する。なお、本実施形態である半導体装置は、風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子が搭載されたパワーモジュールである。図１に本発明の実施形態であるパワーモジュール（半導体装置）を示す。
このパワーモジュール１は、回路層１２が配設されたセラミックス回路基板１０と、回路層１２の一方の面（図１において上面）に接合された半導体素子３と、セラミックス回路基板１０の他方側に配設された冷却器４０とを備えている。
セラミックス回路基板１０は、図１に示すように、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層１２と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層１３とを備えている。
セラミックス基板１１は、回路層１２と金属層１３との間の電気的接続を防止するものであって、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等で構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
回路層１２は、セラミックス基板１１の一方の面に、導電性を有するアルミニウム又はアルミニウム合金、銅又は銅合金の金属板が接合されることにより形成されている。本実施形態においては、回路層１２は、純度９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板を接合することで形成されている。なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。また、この回路層１２には、回路パターンが形成されており、その一方の面（図１において上面）が、半導体素子３が接合される接合面とされている。
金属層１３は、セラミックス基板１１の他方の面に、アルミニウム又はアルミニウム合金、銅又は銅合金等の金属板が接合されることにより形成されている。本実施形態においては、この金属板（金属層１３）は、純度が９９．９９質量％以上のアルミニウム（いわゆる４Ｎアルミニウム）の圧延板とされている。ここで、金属層１３の厚さは、０．２ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、１．６ｍｍに設定されている。
冷却器４０は、前述のセラミックス回路基板１０を冷却するためのものであり、セラミックス回路基板１０と接合される天板部４１と、この天板部４１から下方に向けて垂設された放熱フィン４２と、冷却媒体（例えば冷却水）を流通するための流路４３とを備えている。この冷却器４０（天板部４１）は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、Ａ６０６３（アルミニウム合金）で構成されている。
半導体素子３は、Ｓｉ等の半導体材料で構成されており、回路層１２との接合面には、Ｎｉ、Ａｕ等からなる表面処理膜３ａが形成されている。
そして、図１に示すパワーモジュール１においては、回路層１２と半導体素子３との間に、下地層３１及び接合層３８が形成されている。
なお、下地層３１及び接合層３８は、図１に示すように、回路層１２の表面全体には形成されておらず、半導体素子３が配設される部分、すなわち、半導体素子３との接合面にのみ選択的に形成されている。
ここで、下地層３１は、ガラス成分を含むガラス含有Ａｇペーストの焼成体とされている。この下地層３１は、図２に示すように、回路層１２側に形成されたガラス層３２と、このガラス層３２上に形成されたＡｇ層３３と、を備えている。
ガラス層３２内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。なお、ガラス層３２内の導電性粒子は、例えば透過型電子顕微鏡（ＴＥＭ）を用いることで観察されるものである。
また、Ａｇ層３３の内部には、粒径が数マイクロメートル程度のガラス粒子が分散されている。
なお、この下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下とされている。ここで、本実施形態においては、下地層３１の厚さ方向における電気抵抗値Ｐは、下地層３１の上面と回路層１２の上面との間の電気抵抗値としている。これは、回路層１２を構成するアルミニウム（４Ｎアルミニウム）の電気抵抗が下地層３１の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、下地層３１の上面中央点と、下地層３１の前記上面中央点から下地層３１端部までの距離と同距離分だけ下地層３１端部から離れた回路層１２上の点と、の間の電気抵抗を測定することとしている。
そして、本実施形態においては、この下地層３１には、複数の気孔が形成されており、気孔率が５％以上５５％以下の範囲内に設定されている。
なお、この下地層３１に形成された気孔は、外部に開口した連続気孔（ｏｐｅｎ ｐｏｒｅ）とされており、下地層３１の外周面（回路層１２と半導体素子３の接合面の外周縁部分）に開口するように構成されている。
次に、下地層３１を構成するガラス含有Ａｇペーストについて説明する。このガラス含有Ａｇペーストは、Ａｇ粉末と、ＺｎＯを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Ａｇペースト全体の６０質量％以上９０質量％以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ａｇ粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Ａｇペースト全体の８５質量％とされている。
ここで、Ａｇ粉末は、その粒径が０．０５μｍ以上１０μｍ以下とされている。なお、Ａｇ粉末の粒径が大きいほど、形成される下地層３１の気孔率が高くなりやすい傾向にあることから、１．０μｍ超えて１０μｍ以下の範囲内に設定することが好ましい。また、Ａｇ粉末の形状は、球形であってもよいし、偏平形状をなしていてもよいし、これらが混合されたものであってもよい。
また、無鉛ガラス粉末は、主成分としてＢｉ２Ｏ３、ＺｎＯ、Ｂ２Ｏ３を含むものとされており、そのガラス転移温度が３００℃以上４５０℃以下、軟化温度が６００℃以下、結晶化温度が４５０℃以上とされている。
また、このガラス含有Ａｇペーストは、その粘度が１０Ｐａ・ｓ以上５００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以上３００Ｐａ・ｓ以下に調整されている。
溶剤は、沸点が２００℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、ガラス含有Ａｇペーストの粘度を調整するものであり、５００℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。なお。樹脂の含有量を増加させることにより、焼成後の下地層３１の気孔率が高くなる傾向にある。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Ａｇペーストを構成してもよい。
この下地層３１の上、すなわちＡｇ層３３の上に形成された接合層３８は、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体とされており、本実施形態では、酸化銀と有機物からなる還元剤とを含む酸化銀ペーストの焼成体とされている。すなわち、接合層３８は、酸化銀が還元されたＡｇの焼成体とされているのである。ここで、酸化銀を還元することにより析出する粒子は、例えば粒径１０ｎｍ〜１μｍと非常に微細であることから、緻密なＡｇの焼成層が形成されることになる。なお、この接合層３８においては、下地層３１のＡｇ層３３で観察されたガラス粒子は存在していない、若しくは、非常に少ない。
この接合層３８を構成する酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、本実施形態では、これらに加えて有機金属化合物粉末を含有している。
酸化銀粉末の含有量が酸化銀ペースト全体の６０質量％以上９２質量％以下とされ、還元剤の含有量が酸化銀ペースト全体の５質量％以上１５質量％以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の０質量％以上１０質量％以下とされており、残部が溶剤とされている。この酸化銀ペーストにおいては、焼結によって得られる接合層３８に未反応の有機物が残存することを抑制するために、分散剤及び樹脂は添加しないことが望ましい。
還元剤は、還元性を有する有機物とされており、例えば、アルコール、有機酸を用いることができる。
有機金属化合物は、熱分解によって生成する有機酸によって酸化銀の還元反応や有機物の分解反応を促進させる作用を有するものであり、例えば蟻酸Ａｇ、酢酸Ａｇ、プロピオン酸Ａｇ、安息香酸Ａｇ、シュウ酸Ａｇなどのカルボン酸系金属塩等が適用される。
なお、この酸化銀ペーストは、その粘度が１０Ｐａ・ｓ以上１００Ｐａ・ｓ以下、より好ましくは３０Ｐａ・ｓ以上８０Ｐａ・ｓ以下に調整されている。
以下に、本実施形態であるパワーモジュール１の製造方法について、図４に示すフロー図を参照して説明する。
まず、回路層１２となるアルミニウム板及び金属層１３となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板１１の一方の面及び他方の面にそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板１１とを接合する（回路層及び金属層形成工程Ｓ０１）。なお、このろう付けの温度は、６４０℃〜６５０℃に設定されている。
次に、金属層１３の他方の面側に、冷却器４０をろう材を介して接合する（冷却器接合工程Ｓ０２）。なお、冷却器４０のろう付けの温度は、５９０℃〜６１０℃に設定されている。
そして、回路層１２の表面に、ガラス含有Ａｇペーストを塗布する（ガラス含有Ａｇペースト塗布工程Ｓ０３）。
なお、ガラス含有Ａｇペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Ａｇペーストを回路層１２の半導体素子３が搭載される部分に形成した。
次に、回路層１２表面にガラス含有Ａｇペーストを塗布した状態で乾燥した後、加熱炉内に装入してガラス含有Ａｇペーストの焼成を行う（下地層焼成工程Ｓ０４）。なお、焼成温度が低いと気孔率が高くなる傾向にあることから、本実施形態では、下地層焼成工程Ｓ０４における焼成温度を４７０〜６００℃に設定している。
この下地層焼成工程Ｓ０４により、回路層１２の一方の面に、ガラス層３２とＡｇ層３３とを備えた下地層３１が形成される。このとき、ガラス層３２によって、回路層１２の表面に自然発生していたアルミニウム酸化皮膜が溶融除去されることになり、回路層１２に直接ガラス層３２が形成される。
また、ガラス層３２の内部に、粒径が数ナノメートル程度の微細な導電性粒子が分散されることになる。この導電性粒子は、Ａｇ又はＡｌの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層３２内部に析出したものと推測される。
さらに、Ａｇ層３３の内部に、粒径が数マイクロメートル程度のガラス粒子が分散されることになる。このガラス粒子は、Ａｇ粒子の焼結が進行していく過程で、残存したガラス成分が凝集したものと推測される。
そして、本実施形態においては、Ａｇ粉末の粒径を比較的大きくし、焼成温度を比較的低温に設定することにより、下地層３１がポーラスな状態となり、その気孔率が５％以上５５％以下の範囲内に設定されることになる。
このようにして、図３に示すように、回路層１２の一方の面に下地層３１が形成された本実施形態であるセラミックス回路基板１０が製造される。
次に、セラミックス回路基板１０の下地層３１の表面に、酸化銀ペーストを塗布する（酸化銀ペースト塗布工程Ｓ０５）。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
次に、酸化銀ペーストを塗布した状態で乾燥（例えば、室温、大気雰囲気で２４時間保管）した後、酸化銀ペーストの上に半導体素子３を積層する（半導体素子積層工程Ｓ０６）。
そして、半導体素子３とセラミックス回路基板１０とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う（接合層焼成工程Ｓ０７）。このとき、荷重を０〜１０ＭＰａとし、焼成温度を１５０〜４００℃とする。
また、望ましくは半導体素子３とセラミックス回路基板１０とを積層方向に加圧した状態で加熱することによって、より確実に接合することができる。
このようにして、下地層３１の上に接合層３８が形成され、半導体素子３と回路層１２とが接合される。これにより、本実施形態であるパワーモジュール１が製造される。
以上のような構成とされた本実施形態であるパワーモジュール、セラミックス回路基板によれば、回路層１２の一方の面に、気孔率が５％以上５５％以下の範囲内とされた下地層３１が形成されているので、酸化銀粒子と還元剤とを含む酸化銀ペーストの焼成体からなる接合層３８を介して回路層と半導体素子とを接合した場合に、酸化銀の還元反応や酸化銀ペーストに含まれる有機物の分解反応によるガスが、下地層３１の気孔を介して外部へと排出されることになり、接合層３８内にガスが残存することを抑制できる。これにより、半導体素子３と回路層１２との間の熱抵抗を抑えることができ、半導体素子３から発生する熱をセラミックス回路基板１０側へ効率よく伝達することができる。
本実施形態では、下地層３１の気孔率が５％以上に設定されているので、上述したガスを確実に排出することができ、接合層３８内にガスが残存することを抑制することができる。また、下地層３１の気孔率が５５％以下に設定されているので、半導体素子３と回路層１２とが確実に接合されることになり、半導体素子３と回路層との接合信頼性を確保することができる。
また、本実施形態では、接合層３８が、酸化銀と還元剤とを含む酸化銀ペーストの焼成体とされているので、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって還元されて微細な銀粒子となり、接合層３８を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、接合層３８中に残存しにくく、接合層３８における導電性及び強度を確保することができる。さらに、例えば３００℃といった比較的低温条件で焼成することが可能となるため、半導体素子３の接合温度を低く抑えることができ、半導体素子３への熱負荷を低減することができる。
さらに、本実施形態では、下地層３１が、回路層１２の一方の面に形成されたガラス層３２と、このガラス層３２上に積層されたＡｇ層３３と、を備えているので、回路層１２の表面に形成されている酸化皮膜をガラス層３２に反応させて除去することができ、回路層１２と半導体素子３とを確実に接合することができる。
しかも、本実施形態では、ガラス層３２内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されていて、ガラス層３２においても導電性が確保されており、具体的には、ガラス層３２を含めた下地層３１の厚さ方向の電気抵抗値Ｐが０．５Ω以下に設定されているので、下地層３１及び接合層３８を介して半導体素子３と回路層１２との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール１を構成することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
また、ガラス含有Ａｇペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば、無鉛ガラス粉末を用いるものとして説明したが、鉛を含有するガラスであってもよい。
さらに、接合層を形成する接合材として、酸化銀を含む酸化銀ペーストを用いるものとして説明したが、これに限定されることはなく、金や銅など他の金属粒子または金属酸化物粒子を含むペーストであってもよい。
また、酸化銀ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば有機金属化合物を含有しないものであってもよい。
さらに、酸化銀ペーストは、酸化銀粉末及び還元剤に加えて、Ａｇ粒子を含有していてもよい。Ａｇ粒子が酸化銀粉末の間に介在することにより、酸化銀が還元されて得られるＡｇとこのＡｇ粒子とが焼結することになり、接合層をさらに緻密な構造とすることができる。これにより、接合時における半導体素子の加圧圧力を低く設定することが可能となる。
また、このＡｇ粒子の表層には、有機物を含んでいてもよい。この場合、有機物が分解する際の熱を利用して低温での焼結性を向上させることが可能となる。
さらに、下地層３１におけるガラス層３２とＡｇ層３３の厚さ、接合層３８の厚さについても、本実施形態に限定されるものではない。
また、接合層を、Ａｇ粉末を含むペーストで形成することもできる。このペーストはＡｇ粉末と、樹脂と、溶剤とから構成することができる。この場合、加熱時にＡｇ粉末が焼結するとともに、樹脂や溶剤などの有機物の分解反応によるガスが下地層の気孔を介して外部へと排出されることで、緻密な接合層を形成することが可能となる。
また、本実施形態では、回路層及び金属層をアルミニウム板で構成したものとして説明したが、これに限定されることはなく、回路層は、アルミニウム板又はアルミニウム合金板で構成され、金属層は、アルミニウム板又はアルミニウム合金板、銅板又は銅合金板で構成されていてもよい。
さらに、絶縁層としてＡｌＮからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、Ｓｉ３Ｎ４やＡｌ２Ｏ３等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。
また、アルミニウム板とセラミックス基板とをろう付けにて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法（Ｔｒａｎｓｉｅｎｔ Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｂｏｎｄｉｎｇ）、鋳造法等を適用してもよい。
なお、回路層及び金属層を構成する金属板を銅又は銅合金で構成した場合には、銅又は銅合金からなる金属板をセラミックス基板に接合する際に、直接接合法（ＤＢＣ法）、活性金属ろう付け法、鋳造法等を適用することができる。
また、回路層となるアルミニウム板をセラミックス基板に接合するとともに、冷却器を接合した後に、回路層上に下地層を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板に接合する前や、冷却器を接合する前に下地層を形成してもよい。
さらに、冷却器の天板部をアルミニウムで構成したものとして説明したが、アルミニウム合金、又はアルミニウムを含む複合材等で構成されていてもよいし、その他の材料で構成されていてもよい。さらに、冷却器として、放熱フィン及び冷却媒体の流路を有するもので説明したが、冷却器の構造に特に限定はない。
また、本実施形態では、半導体装置として、パワー半導体素子が搭載されたパワーモジュールを例に挙げて説明したが、これに限定されることはなく、導電性材料からなる回路層上に半導体素子が搭載された半導体装置で有ればよい。
例えば、図５に示すように、ＬＥＤ素子（半導体素子）を搭載したＬＥＤ装置（半導体装置）であってもよい。
図５に示すＬＥＤ装置１０１は、発光素子１０３と、導電性材料からなる回路層１１２と、を備えている。なお、発光素子１０３は、ボンディングワイヤ１０７によって回路層１１２と電気的に接続されており、発光素子１０３及びボンディングワイヤ１０７が封止材１０８によって封止された構造とされている。回路層１１２の一方の面には、気孔率が５％以上５５％以下の範囲内とされた下地層１３１が設けられており、発光素子１０３の裏面には、導電性反射膜１１６及び保護膜１１５が設けられている。そして、下地層１３１の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層１３８が形成されており、発光素子１０３と回路層１１２とが、下地層１３１及び接合層１３８を介して接合された構造とされている。
このようなＬＥＤ装置１０１においても、回路層１１２の一方の面には、気孔率が５％以上５５％以下の範囲内とされた下地層１３１が設けられていることから、有機物の分解反応や金属酸化物粒子の還元反応によるガスを、下地層１３１の気孔を介して外部へと排出することができ、接合層１３８内にガスが残存することを抑制できる。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
次に示すセラミックス回路基板を用いて、下地層の気孔率を変更し、各種半導体装置（パワーモジュール）を作製した。
セラミックス回路基板は、セラミックス基板の一方の面に回路層、他方の面に金属層となるアルミニウム板をろう付け接合して製作した。ここで、セラミックス基板は、ＡｌＮとし、サイズは２７ｍｍ×１７ｍｍ×０．６ｍｍとした。回路層となるアルミニウム板は、純度９９．９９質量％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×０．６ｍｍとした。金属層となるアルミニウム板は、純度９９．９９％以上の４Ｎアルミニウムとし、サイズは２５ｍｍ×１５ｍｍ×１．６ｍｍとした。
半導体素子のサイズは、１３ｍｍ×１０ｍｍ×０．２５ｍｍのものを使用した。
実施形態で例示したガラス含有Ａｇペーストを用いて、スクリーン印刷によって、アルミニウム板上に下地層を形成した。なお、ガラス含有Ａｇペーストの塗布厚さを１０μｍとした。
ここで、ガラス含有Ａｇペーストに含まれるＡｇ粉末の形状、粒径、ガラス含有Ａｇペーストの焼成条件を、表１に示すように調整した。
上述のようにして形成された下地層の気孔率について、以下のようにして評価した。
得られたセラミックス回路基板を切断し、下地層の断面を機械研磨した後、Ａｒイオンエッチング（日本電子株式会社製クロスセクションポリッシャＳＭ−０９０１０）を行い、レーザ顕微鏡（株式会社キーエンス製ＶＫ Ｘ−２００）を用いて断面観察を実施した。
そして、得られた画像を２値化処理し、白色部をＡｇ及びガラス、黒色部を気孔とした。なお、本発明例１の断面観察写真を図６（ａ）に、この断面観察写真を２値化処理した画像を図６（ｂ）に示す。２値化した画像から、黒色部の面積を求め、以下に示す式で気孔率を算出した。５箇所の断面で測定し、各断面の気孔率を算術平均して下地層の気孔率とした。結果を表１に示す。
気孔率＝黒色部（気孔）面積／下地層の全体面積
実施形態で例示した酸化銀ペーストを用いて、半導体素子と回路層とを接合した。なお、酸化銀ペーストの塗布厚さを５０μｍとし、焼成条件は、焼成温度を３００℃、焼成時間を１０分、荷重を３ＭＰａとした。これによって、各種半導体装置を製出した。
得られた各種半導体装置について、初期接合率、熱抵抗を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において非接合部分は接合部内の白色部で示されることから、この白色部の面積を非接合面積とした。
接合率 ＝ （初期接合面積−非接合面積）／初期接合面積
熱抵抗は、次のようにして測定した。半導体素子としてヒータチップを用いて、半導体装置を作製し、これらの半導体装置を冷却器にろう付け接合した。次に、ヒータチップを１００Ｗの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、冷却器を流通する冷却媒体（エチレングリコール：水＝９：１）の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
なお、下地層の気孔率が２％とされた従来例を基準として１とし、この従来例との比率で評価した。評価結果を表１に示す。
下地層の気孔率が２％とされた従来例においては、初期接合率が７０％であった。酸化銀ペーストの焼成時に発生したガスが接合層内に残留し、ボイドが生成したためであると推測される。
一方、下地層の気孔率が６８％とされた比較例においては、初期接合率は８８％と従来例に比べ高くなっていたが、熱抵抗が従来例に比べて高くなっている。これは、下地層に気孔が多く存在することにより、半導体素子からの熱を回路層側へと効率よく伝達できていないためと推測される。
これに対して、下地層の気孔率が５％以上５５％以下の範囲内に設定された本発明例１−９においては、初期接合率が９０％以上と高く、熱抵抗も従来例に比べて低くなっている。
以上のことから、本発明例によれば、回路層と半導体素子とが確実に接合され、半導体素子からの熱を回路層側へと効率よく伝達することができる半導体装置が得られることが確認された。
１ パワーモジュール（半導体装置）
３ 半導体素子
１０ セラミックス回路基板
１１ セラミックス基板（絶縁層）
１２ 回路層
３１ 下地層
３８ 接合層
１０１ ＬＥＤ装置（半導体装置）
１０３ 発光素子（半導体素子）
１１２ 回路層
１３１ 下地層
１３８ 接合層

Claims (4)

  1. 導電性を有するアルミニウム又はアルミニウム合金からなる回路層と、前記回路層上に搭載される半導体素子と、を備えた半導体装置であって、
    前記回路層の一方の面には、気孔率が５％以上５５％以下の範囲内とされた下地層が形成され、前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えており、
    この下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層が形成されており、
    前記回路層と前記半導体素子とが、前記下地層及び前記接合層を介して接合されていることを特徴とする半導体装置。
  2. 前記回路層と、前記回路層の他方の面に配設されたセラミックス基板と、を有するセラミックス回路基板を備え、
    前記半導体素子は、パワー半導体素子とされていることを特徴とする請求項１に記載の半導体装置。
  3. 請求項２に記載された半導体装置に用いられるセラミックス回路基板であって、
    導電性を有するアルミニウム又はアルミニウム合金からなる回路層と、前記回路層の一方の面に形成された下地層と、前記回路層の他方の面に配設されたセラミックス基板と、を有し、
    前記下地層は、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備えており、気孔率が５％以上５５％以下の範囲内とされていることを特徴とするセラミックス回路基板。
  4. 請求項１又は請求項２に記載された半導体装置の製造方法であって、
    前記回路層の一方の面に、ガラス成分を含むガラス含有Ａｇペーストを塗布して焼成することにより、前記回路層側に形成されたガラス層と、このガラス層上に形成されたＡｇ層とを備え、気孔率が５％以上５５％以下の範囲内とされた下地層を形成する下地層形成工程と、
    前記下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材を配設する接合材配設工程と、
    前記接合材の上に前記半導体素子を積層する半導体素子積層工程と、
    前記半導体素子と前記接合材と前記下地層と前記回路層とを積層した状態で加熱して、前記下地層の上に、金属粒子及び金属酸化物粒子の少なくとも一方または両方と有機物とを含む接合材の焼成体からなる接合層を形成する焼成工程と、を備え、
    前記回路層と前記半導体素子とを、前記下地層及び前記接合層を介して接合することを特徴とする半導体装置の製造方法。
JP2012224257A 2012-10-09 2012-10-09 半導体装置、セラミックス回路基板及び半導体装置の製造方法 Active JP5664625B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012224257A JP5664625B2 (ja) 2012-10-09 2012-10-09 半導体装置、セラミックス回路基板及び半導体装置の製造方法
TW102136018A TWI609462B (zh) 2012-10-09 2013-10-04 半導體裝置，陶瓷電路基板及半導體裝置的製造方法
CN201380052142.6A CN104704618B (zh) 2012-10-09 2013-10-07 半导体装置、陶瓷电路基板及半导体装置的制造方法
EP13846215.5A EP2908333A4 (en) 2012-10-09 2013-10-07 SEMICONDUCTOR DEVICE, CERAMIC PRINTED CIRCUIT BOARD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
US14/433,764 US9401340B2 (en) 2012-10-09 2013-10-07 Semiconductor device and ceramic circuit substrate, and producing method of semiconductor device
KR1020157008678A KR102163532B1 (ko) 2012-10-09 2013-10-07 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
PCT/JP2013/077217 WO2014057902A1 (ja) 2012-10-09 2013-10-07 半導体装置、セラミックス回路基板及び半導体装置の製造方法
IN2878DEN2015 IN2015DN02878A (ja) 2012-10-09 2013-10-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012224257A JP5664625B2 (ja) 2012-10-09 2012-10-09 半導体装置、セラミックス回路基板及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014078558A JP2014078558A (ja) 2014-05-01
JP2014078558A5 JP2014078558A5 (ja) 2014-06-19
JP5664625B2 true JP5664625B2 (ja) 2015-02-04

Family

ID=50477369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012224257A Active JP5664625B2 (ja) 2012-10-09 2012-10-09 半導体装置、セラミックス回路基板及び半導体装置の製造方法

Country Status (8)

Country Link
US (1) US9401340B2 (ja)
EP (1) EP2908333A4 (ja)
JP (1) JP5664625B2 (ja)
KR (1) KR102163532B1 (ja)
CN (1) CN104704618B (ja)
IN (1) IN2015DN02878A (ja)
TW (1) TWI609462B (ja)
WO (1) WO2014057902A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249804B2 (en) 2016-07-19 2019-04-02 Nichia Corporation Semiconductor device, base, and method for manufacturing same
US10586896B2 (en) 2016-05-11 2020-03-10 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
TW201543720A (zh) * 2014-05-06 2015-11-16 Genesis Photonics Inc 封裝結構及其製備方法
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
CN107004643B (zh) * 2014-12-16 2019-07-30 京瓷株式会社 电路基板及电子装置
JP6481409B2 (ja) * 2015-02-19 2019-03-13 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6677886B2 (ja) * 2016-02-29 2020-04-08 三菱マテリアル株式会社 半導体装置
US9905532B2 (en) 2016-03-09 2018-02-27 Toyota Motor Engineering & Manufacturing North America, Inc. Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom
MY181313A (en) * 2016-08-22 2020-12-21 Senju Metal Industry Co Metallic sintered bonding body and die bonding method
JP7052374B2 (ja) * 2017-02-06 2022-04-12 三菱マテリアル株式会社 セラミックス／アルミニウム接合体の製造方法、絶縁回路基板の製造方法
DE112018000457T5 (de) * 2017-02-23 2019-09-26 Ngk Insulators, Ltd. Isoliertes wärmeableitungssubstrat
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
JP7043794B2 (ja) * 2017-11-06 2022-03-30 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
EP3514440B1 (en) * 2018-01-18 2021-12-29 BGT Materials Limited Method of manufacturing a led light bulb having thermal radiation filaments
KR102064181B1 (ko) 2018-05-25 2020-01-09 (주)아이에이파워트론 친환경 고온 접합소재 적용 전장용 SiC 기반 OBC 전력변환모듈
TW202005020A (zh) * 2018-05-28 2020-01-16 艾姆勒車電股份有限公司 Ｉｇｂｔ模組散熱結構
US10804236B2 (en) 2018-10-25 2020-10-13 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronic assemblies with high purity aluminum plated substrates
TWI696251B (zh) * 2018-12-05 2020-06-11 艾姆勒車電股份有限公司 改良型ｉｇｂｔ模組散熱結構
US20220230988A1 (en) * 2019-05-29 2022-07-21 Osaka University Bonding structure production method and bonding structure
EP4071128B1 (en) * 2019-12-02 2024-03-27 Mitsubishi Materials Corporation Copper/ceramic bonded body, insulating circuit board, method for producing copper/ceramic bonded body, and method for producing insulating circuit board
CN111415587B (zh) * 2020-03-31 2022-04-19 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
US11469154B2 (en) * 2021-01-17 2022-10-11 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having specific layer thickness ratio
DE102021109666B3 (de) * 2021-04-16 2022-10-20 Danfoss Silicon Power Gmbh Elektronisches Gerät und Verfahren zu dessen Herstellung
JP2023140791A (ja) * 2022-03-23 2023-10-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722465A (ja) * 1993-06-22 1995-01-24 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP4247682B2 (ja) * 2004-07-20 2009-04-02 株式会社デンソー 混成集積回路装置
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP4635230B2 (ja) * 2005-01-20 2011-02-23 日産自動車株式会社 接合方法及び接合構造
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
JP5012239B2 (ja) * 2007-06-13 2012-08-29 株式会社デンソー 接合方法及び接合体
JP2009164208A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
DE102009008926B4 (de) 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
JP5212298B2 (ja) 2009-05-15 2013-06-19 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP5306243B2 (ja) * 2010-01-20 2013-10-02 三菱電機株式会社 半導体装置
JP4795483B1 (ja) * 2010-04-12 2011-10-19 ニホンハンダ株式会社 金属製部材接合体の製造方法および金属製部材接合体
JP5452345B2 (ja) * 2010-04-28 2014-03-26 昭和電工株式会社 絶縁回路基板およびその製造方法、パワーモジュール用ベースおよびその製造方法
JP5707886B2 (ja) * 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586896B2 (en) 2016-05-11 2020-03-10 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US11349049B2 (en) 2016-05-11 2022-05-31 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US10249804B2 (en) 2016-07-19 2019-04-02 Nichia Corporation Semiconductor device, base, and method for manufacturing same

Also Published As

Publication number Publication date
CN104704618A (zh) 2015-06-10
TWI609462B (zh) 2017-12-21
US9401340B2 (en) 2016-07-26
KR102163532B1 (ko) 2020-10-08
US20150255419A1 (en) 2015-09-10
TW201421618A (zh) 2014-06-01
IN2015DN02878A (ja) 2015-09-11
WO2014057902A1 (ja) 2014-04-17
JP2014078558A (ja) 2014-05-01
CN104704618B (zh) 2017-08-08
KR20150063065A (ko) 2015-06-08
EP2908333A1 (en) 2015-08-19
EP2908333A4 (en) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5664625B2 (ja) 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP6369325B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
CN108780784B (zh) 带Ag基底层的金属部件、带Ag基底层的绝缘电路基板、半导体装置、带散热器的绝缘电路基板及带Ag基底层的金属部件的制造方法
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP6677886B2 (ja) 半導体装置
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6040729B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板
JP6115215B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6354147B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2017118061A (ja) 回路基板の製造方法、回路基板、および半導体装置
JP2013168240A (ja) はんだ下地層形成用ペースト
JP6443178B2 (ja) Ａｇ下地層付パワーモジュール用基板の製造方法、Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140415

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140415

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150