JP2018182198A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018182198A
JP2018182198A JP2017083063A JP2017083063A JP2018182198A JP 2018182198 A JP2018182198 A JP 2018182198A JP 2017083063 A JP2017083063 A JP 2017083063A JP 2017083063 A JP2017083063 A JP 2017083063A JP 2018182198 A JP2018182198 A JP 2018182198A
Authority
JP
Japan
Prior art keywords
bonding member
semiconductor chip
bonding
area
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017083063A
Other languages
English (en)
Inventor
陽光 佐々木
Akihiro Sasaki
陽光 佐々木
井口　知洋
Tomohiro Iguchi
知洋 井口
晃也 木村
Akiya Kimura
晃也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017083063A priority Critical patent/JP2018182198A/ja
Priority to CN201810190168.1A priority patent/CN108735721A/zh
Priority to EP18160935.5A priority patent/EP3392907B1/en
Priority to US15/918,046 priority patent/US20180308833A1/en
Publication of JP2018182198A publication Critical patent/JP2018182198A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】放熱性を向上させることが可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１、第２半導体チップと、金属基体と、第１、第２接合部材と、を含む。前記第２半導体チップは、第１方向において前記第１半導体チップと離れる。前記金属基体は、前記第１方向と交差する第２方向において、前記第１、第２半導体チップから離れる。前記絶縁基体は、前記第１半導体チップと前記金属基体との間、及び、前記第２半導体チップと前記金属基体との間に設けられる。前記第１接合部材は、前記金属基体と前記絶縁基体との間に設けられ、前記第２方向において、少なくとも一部が前記第１半導体チップと前記金属基体との間にある。前記第２接合部材は、前記金属基体と前記絶縁基体との間に設けられ、前記第２方向において、少なくとも一部が前記第２半導体チップと前記金属基体との間にある。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体チップは、動作中において、高い熱を発する。高い熱は、半導体装置、例えば、パワー半導体モジュールを変形させる。放熱性の向上が望まれている。
特開２００３−４６０３２号公報 特開２０１３−４００５５号公報
本発明の実施形態は、放熱性を向上させることが可能な半導体装置を提供する。
実施形態によれば、半導体装置は、第１半導体チップと、第２半導体チップと、金属基体と、第１接合部材と、第２接合部材と、を含む。前記第２半導体チップは、第１方向において前記第１半導体チップと離れる。前記金属基体は、前記第１方向と交差する第２方向において、前記第１半導体チップ及び前記第２半導体チップから離れる。前記絶縁基体は、前記第１半導体チップと前記金属基体との間、及び、前記第２半導体チップと前記金属基体との間に設けられる。前記第１接合部材は、前記金属基体と前記絶縁基体との間に設けられ、前記第２方向において、少なくとも一部が前記第１半導体チップと前記金属基体との間にある。前記第２接合部材は、前記金属基体と前記絶縁基体との間に設けられ、前記第２方向において、少なくとも一部が前記第２半導体チップと前記金属基体との間にある。
図１は、第１実施形態に係る半導体装置を例示する模式断面図である。 図２（ａ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図２（ｂ）は、図２（ａ）中のＢ−Ｂ線に沿う模式断面図である。図２（ｃ）は、図２（ａ）中のＣ−Ｃ線に沿う模式断面図である。 図３（ａ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図３（ｂ）は、図３（ａ）中のＢ−Ｂ線に沿う模式断面図である。図３（ｃ）は、図３（ａ）中のＣ−Ｃ線に沿う模式断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式断面図である。 図５は、第１実施形態に係る半導体装置を例示する別の模式断面図である。 図６（ａ）、及び、図６（ｂ）は、第２実施形態に係る半導体装置を例示する模式断面図である。 図７は、第３実施形態に係る半導体装置を例示する模式平面図である。 図８（ａ）〜図８（ｄ）は、第４実施形態に係る半導体装置を例示する模式平面図である。 図９は、第５実施形態に係る半導体装置を例示する模式平面図である。 図１０（ａ）は、第６実施形態に係る半導体装置を例示する模式平面図である。図１０（ｂ）は、図１０（ａ）中のＢ−Ｂ線に沿う模式断面図である。 図１１は、第６実施形態に係る半導体装置を例示する別の模式断面図である。 図１２は、第７実施形態に係る半導体装置を例示する模式断面図である。
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的又は概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式断面図である。
図１には、第１方向、第２方向、及び、第３方向が示される。本明細書では、第１方向をＸ軸方向とする。Ｘ軸方向と交差、例えば、直交する１つの方向を第２方向とする。第２方向はＺ軸方向である。Ｘ軸方向、及び、Ｚ軸方向のそれぞれと交差、例えば、直交する１つの方向を第３方向とする。第３方向はＹ軸方向である。第３方向は、第１方向及び第２方向により形成される平面（第１方向及び第２方向を含む平面）と交差する。
図１に示すように、半導体装置１００は、第１半導体チップ１ａと、第２半導体チップ１ｂと、金属基体２と、絶縁基体３と、第１接合部材４ａと、第２接合部材４ｂと、を含む。
図１に示す半導体装置１００は、例えば、パワー半導体モジュールである。第１半導体チップ１ａ、及び、第２半導体チップ１ｂは、パワー半導体チップである。パワー半導体モジュールの電流密度の範囲は、例えば、５０〜１０００Ａ／ｃｍ２である。第１半導体チップ１ａには、例えば、トランジスタ等が設けられる。トランジスタの例は、ＭＯＳＦＥＴ、及び、ＩＧＢＴ等である。なお、ＭＯＳＦＥＴのゲート絶縁膜は、例えば、酸化物に限られるものではない。第２半導体チップ１ｂには、例えば、ダイオード等が設けられる。第２半導体チップ１ｂは、Ｘ軸方向において第１半導体チップ１ａと離れている。
金属基体２は、Ｚ軸方向において、第１半導体チップ１ａ及び第２半導体チップ１ｂから離れている。金属基体２は、例えば、銅やアルミニウムを含む。
絶縁基体３は、第１半導体チップ１ａと金属基体２との間、及び、第２半導体チップ１ｂと金属基体２との間に設けられている。絶縁基体３は、例えば、アルミナ、窒化珪素、窒化アルミニウム、及び、窒化ホウ素からなる群から選択された少なくとも１つを含む。
第１接合部材４ａは、金属基体２と、絶縁基体３と、の間に設けられている。第１接合部材４ａの少なくとも一部は、Ｚ軸方向において、第１半導体チップ１ａと、金属基体２と、の間にある。第２接合部材４ｂは、金属基体２と、絶縁基体３と、の間に設けられている。第２接合部材４ｂの少なくとも一部は、Ｚ軸方向において、第２半導体チップ１ｂと、金属基体２と、の間にある。第１接合部材４ａ、及び、第２接合部材４ｂは、金属基体２と、絶縁基体３と、を接合する。第１接合部材４ａは、Ｚ軸方向において、例えば、第１半導体チップ１ａの直下にある。第２接合部材４ｂは、Ｚ軸方向において、例えば、第２半導体チップ１ｂの直下にある。“直下”の具体的な１つの例を、以下に説明する。
図２（ａ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図２（ｂ）は、図２（ａ）中のＢ−Ｂ線に沿う模式断面図である。図２（ｃ）は、図２（ａ）中のＣ−Ｃ線に沿う模式断面図である。図２（ａ）〜図２（ｃ）は、第１半導体チップ１ａ、又は、第２半導体チップ１ｂの部分を拡大して示す。図２（ａ）〜図２（ｃ）の括弧内の参照符号は、第２半導体チップ１ｂ、及び、第２接合部材４ｂの場合を示す。
図２（ａ）、及び、図２（ｂ）に示す例においては、Ｘ軸方向の第１半導体チップ１ａの第１長さＬ１が、Ｘ軸方向の第１接合部材４ａの第２長さＬ２よりも短い（Ｌ１＜Ｌ２）。Ｘ軸方向は、例えば、Ｚ軸方向と直交する平面に平行な方向の１つである。Ｘ軸方向の第２半導体チップ１ｂの第３長さＬ３は、Ｘ軸方向の第２接合部材４ｂの第４長さＬ４よりも短い（Ｌ３＜Ｌ４）。Ｙ軸方向の第１半導体チップ１ａの第５長さＬ５は、Ｙ軸方向の第１接合部材４ａの第６長さＬ６よりも短い（Ｌ５＜Ｌ６）。Ｙ軸方向は、例えば、Ｚ軸方向と直交する平面に平行な方向の１つである。Ｙ軸方向の第２半導体チップ１ｂの第７長さＬ７は、Ｙ軸方向の第２接合部材４ｂの第８長さＬ８よりも短い（Ｌ７＜Ｌ８）。
第１半導体チップ１ａは、第１側面１ｓａと、第２側面１ｓｂと、を含む。第１側面１ｓａから第２側面１ｓｂに向かう方向は、Ｚ軸方向と直交する平面（ＸＹ平面）に平行であり、例えば、Ｘ軸方向である。第１接合部材４ａは、第３側面４ｓｃと、第４側面４ｓｄと、を含む。第３側面４ｓｃから第４側面４ｓｄに向かう方向は、例えば、Ｘ軸方向に沿う。
第２半導体チップ１ｂは、第５側面１ｓｅと、第６側面１ｓｆと、を含む。第５側面１ｓｅから第６側面１ｓｆに向かう方向は、例えば、Ｘ軸方向である。第２接合部材４ｂは、第７側面４ｓｇと、第８側面４ｓｈと、を含む。第７側面４ｓｇから第８側面４ｓｈに向かう方向は、例えば、Ｘ軸方向に沿う。
第１半導体チップ１ａは、第９側面１ｓｉと、第１０側面１ｓｊと、を含む。第９側面１ｓｉから第１０側面１ｓｊに向かう方向は、例えば、Ｙ軸方向である。第１接合部材４ａは、第１１側面４ｓｋと、第１２側面４ｓｌと、を含む。第１１側面４ｓｋから第１２側面４ｓｌに向かう方向は、例えば、Ｙ軸方向に沿う。
第２半導体チップ１ｂは、第１３側面１ｓｍと、第１４側面１ｓｎと、を含む。第１３側面１ｓｍから第１４側面１ｓｎに向かう方向は、例えば、Ｙ軸方向である。第２接合部材４ｂは、第１５側面４ｓｏと、第１６側面４ｓｐと、を含む。第１５側面４ｓｏから第１６側面４ｓｐに向かう方向は、例えば、Ｙ軸方向に沿う。
第１長さＬ１が第２長さＬ２よりも短く、第５長さＬ５が第６長さＬ６よりも短い場合、例えば、Ｘ軸方向における第１半導体チップ１ａの第１側面１ｓａの位置、及び、Ｘ軸方向における第２側面１ｓｂの位置は、Ｘ軸方向における第１接合部材４ａの第３側面４ｓｃの位置と、第４側面４ｓｄの位置と、の間に位置している。また、例えば、Ｙ軸方向における第１半導体チップ１ａの第９側面１ｓｉの位置、及び、Ｙ軸方向における第１０側面１ｓｊの位置は、Ｙ軸方向における第１接合部材４ａの第１１側面４ｓｋの位置と、Ｙ軸方向における第１２側面４ｓｌの位置と、の間に位置している。第１半導体チップ１ａの第１側面１ｓａ、第２側面１ｓｂ、第９側面１ｓｉ、及び、第１０側面１ｓｊの４つは、それぞれ、Ｚ軸方向において、第１接合部材４ａの上に位置する。
第３長さＬ３が第４長さＬ４よりも短く、第７長さＬ７が第８長さＬ８よりも短い場合、例えば、Ｘ軸方向における第２半導体チップ１ｂの第５側面１ｓｅの位置、及び、Ｘ軸方向における第６側面１ｓｆの位置は、Ｘ軸方向における第２接合部材４ｂの第７側面４ｓｇの位置と、Ｘ軸方向における第８側面４ｓｈの位置と、の間に位置している。また、例えば、Ｙ軸方向における第２半導体チップ１ｂの第１３側面１ｓｍの位置、及び、Ｙ軸方向における第１４側面１ｓｎの位置は、Ｙ軸方向における第２接合部材４ｂの第１５側面４ｓｏの位置と、Ｙ軸方向における第１６側面４ｓｐの位置と、の間に位置している。第２半導体チップ１ｂの第５側面１ｓｅ、第６側面１ｓｆ、第１３側面１ｓｍ、及び、第１４側面１ｓｎの４つは、それぞれ、Ｚ軸方向において、第２接合部材４ｂの上に位置する。
図３（ａ）は、第１実施形態に係る半導体装置を例示する模式平面図である。図３（ｂ）は、図３（ａ）中のＢ−Ｂ線に沿う模式断面図である。図３（ｃ）は、図３（ａ）中のＣ−Ｃ線に沿う模式断面図である。
図３（ａ）〜図３（ｃ）には、第１長さＬ１が、第２長さＬ２と等しく（Ｌ１＝Ｌ２）、第５長さＬ５が、第６長さＬ６と等しい（Ｌ５＝Ｌ６）場合が示されている。又は、第３長さＬ３が、第４長さＬ４と等しく（Ｌ３＝Ｌ４）、第７長さＬ７が、第８長さＬ８と等しい（Ｌ７＝Ｌ８）場合が示されている。なお、本明細書において、“等しい”とは、完全に等しい場合だけでなく、実質的に等しい場合も含む。
この場合、例えば、第１半導体チップ１ａの第１側面１ｓａ、第２側面１ｓｂ、第９側面１ｓｉ、及び、第１０側面１ｓｊの位置は、Ｚ軸方向において、第１接合部材４ａの第３側面４ｓｃ、第４側面４ｓｄ、第１１側面４ｓｋ、及び、第１２側面４ｓｌの位置と、それぞれ、重なる。第１半導体チップ１ａの第１側面１ｓａ、第２側面１ｓｂ、第９側面１ｓｉ、及び、第１０側面１ｓｊの４つは、それぞれ、Ｚ軸方向において、第１接合部材４ａの上に位置する。
例えば、第２半導体チップ１ｂの第５側面１ｓｅ、第６側面１ｓｆ、第１３側面１ｓｍ、第１４側面１ｓｎの位置は、Ｚ軸方向において、第２接合部材４ｂの第７側面４ｓｇ、第８側面４ｓｈ、第１５側面４ｓｏ、及び、第１６側面４ｓｐの位置と、それぞれ、重なる。第２半導体チップ１ｂの第５側面１ｓｅ、第６側面１ｓｆ、第１３側面１ｓｍ、及び、第１４側面１ｓｎの４つは、それぞれ、Ｚ軸方向において、第２接合部材４ｂの上に位置する。
このように、第１長さＬ１が第２長さＬ２以下（Ｌ１≦Ｌ２）で、第５長さＬ５が第６長さＬ６以下（Ｌ５≦Ｌ６）の場合、第１接合部材４ａは、Ｚ軸方向において、第１半導体チップ１ａの直下に設けることが、例えば、放熱性の観点から、好ましい。また、第３長さＬ３が第４長さＬ４以下（Ｌ３≦Ｌ４）で、第７長さＬ７が第８長さＬ８以下（Ｌ７≦Ｌ８）の場合、第２接合部材４ｂは、Ｚ軸方向において、第２半導体チップ１ｂの直下に設けることが、例えば、放熱性の観点から、好ましい。
図４は、第１実施形態に係る半導体装置を例示する模式断面図である。
図４に示すように、角θ１は、金属基体２の上面２ａと第１接合部材４ａの第３側面４ｓｃとがなす角である。角θ２は、金属基体２の上面２ａと第１接合部材４ａの第４側面４ｓｃとがなす角である。角θ１及び角θ２は、それぞれ、例えば、“直角”とはならないことがある。図４に示す例では、“θ１＞９０°”、及び、“θ２＞９０°”である。第１接合部材４ａの頂部におけるＸ軸方向の第２長さＬ２１は、第１接合部材４ａの底部におけるＸ軸方向の第２長さＬ２２よりも短い（Ｌ２１＜Ｌ２２）。
第１接合部材４ａのＸ軸方向及びＺ軸方向とに沿った断面において、例えば、第２長さＬ２が異なる箇所が発生した場合には、第２長さＬ２として、長さが最も短くなる箇所の長さを採用する。本例では、第２長さＬ２として、第１接合部材４ａの頂部における第２長さＬ２１を採用する。これにより、例えば、第１接合部材４ａの第２長さＬ２は、どこを測定しても、第１長さＬ１は、第２長さＬ２以下（Ｌ１≦Ｌ２）にできる。
長さの測定箇所の選択は、第２接合部材４ｂにおいても、同様である。第２接合部材４ｂの頂部におけるＸ軸方向の第４長さＬ４１が、第２接合部材４ｂの底部におけるＸ軸方向の第４長さＬ４２よりも短い（Ｌ４１＜Ｌ４２）場合、第２長さＬ２として、第２接合部材４ｂの頂部における第４長さＬ４１を採用する。また、特に図示しないが、Ｙ軸方向及びＺ軸方向とに沿った断面においても、長さの測定箇所は、上述のように選択できる。
第１実施形態において、第１接合部材４ａ、及び、第２接合部材４ｂには、例えば、焼結型接合材が使用されている。
焼結型接合材は、金属微粒子、例えば、金属ナノ粒子を含む。金属ナノ粒子の金属は、Ａｇ（銀）、Ｎｉ（ニッケル）、及び、Ｃｕ（銅）からなる群から選択された少なくとも１つを含む。焼結型接合材は、焼結前において、例えば、有機物を含む表面保護膜を持った金属ナノ粒子を、例えば、有機溶剤に分散させたペーストである。例えば、ペースト状の焼結型接合材によれば、焼結前に、第１接合部材４ａ、及び、第２接合部材４ｂを、Ｘ軸方向において、互いに離れたパターンに、パターニングすることが可能である。本明細書において、焼結とは、例えば、材料の融点よりも低い温度に加熱することにより、バルクの部分は溶融することなく、表面の一部が隣接する金属ナノ粒子同士の間において接合状態を形成することである。
金属ナノ粒子の表面保護膜、及び、有機溶剤は、加熱によって除去される。金属ナノ粒子どうしは接触する。接触した金属ナノ粒子どうしを焼結させると、第１接合部材４ａ、及び、第２接合部材４ｂが形成され、金属基体２は、絶縁基体３と接合される。焼結中、第１接合部材４ａ、及び、第２接合部材４ｂは、例えば、はんだ材のような溶融系接合材に比較して、流動化し難い。
焼結後において、第１接合部材４ａ、及び、第２接合部材４ｂは、ポア、例えば、マイクロポアを生じる。第１実施形態において、第１接合部材４ａ、及び、第２接合部材４ｂは、ポーラスである。ポーラスな第１接合部材４ａの緻密度は、例えば、６０％以上９５％以下である。同様に、ポーラスな第２接合部材４ｂの緻密度は、例えば、６０％以上９５％以下である。なお、本明細書において、緻密度１００％は、ポアがない状態である。緻密度が低くなるにつれて、第１接合部材４ａにおいてポアが占める割合、及び、第２接合部材４ｂにおいてポアが占める割合が、大きくなる。「１００％−緻密度（％）」が、これらの接合物のそれぞれにおいてポアが占める割合に対応する。
半導体装置１００は、第３接合部材４ｃと、第４接合部材４ｄと、第５接合部材４ｅと、第６接合部材４ｆと、第１導電体５ａと、第２導電体５ｂと、第３導電体５ｃと、第４導電体５ｄと、を、さらに含む。
第１導電体５ａは、第１半導体チップ１ａと、絶縁基体３と、の間、及び、第２半導体チップ１ｂと、絶縁基体３との間に設けられている。第２導電体５ｂは、Ｘ軸方向において、第１導電体５ａ、及び、第３導電体５ｃと離れている。第３導電体５ｃは、Ｘ軸方向において、第１導電体５ａ、及び、第２導電体５ｂと離れている。第１導電体５ａ〜第３導電体５ｃは、例えば、絶縁基体３の上に設けられた回路配線である。第１導電体５ａ〜第３導電体５ｃは、例えば、Ｃｕを含む。
第３接合部材４ｃは、第１導電体５ａと、第１半導体チップ１ａと、の間に設けられている。第３接合部材４ｃの少なくとも一部は、Ｚ軸方向において、第１半導体チップ１ａと、第１導電体５ａと、の間にある。第４接合部材４ｄは、第１導電体５ａと、第２半導体チップ１ｂと、の間に設けられている。第４接合部材４ｄの少なくとも一部は、Ｚ軸方向において、第２半導体チップ１ｂと、第１導電体５ａと、の間にある。第３接合部材４ｃは、第１導電体５ａと、第１半導体チップ１ａと、を接合する。第４接合部材４ｄは、第１導電体５ａと、第２半導体チップ１ｂと、を接合する。第１実施形態において、第３接合部材４ｃ、及び、第４接合部材４ｄには、例えば、焼結型接合材が使用されている。第３接合部材４ｃ、及び、第４接合部材４ｄは、例えば、ポーラスである。ポーラスな第３接合部材４ｃ、及び、ポーラスな第４接合部材４ｄは、Ａｇ、Ｎｉ、及び、Ｃｕからなる群から選択された少なくとも１つを含む。なお、第１実施形態において、第３接合部材４ｃ、及び、第４接合部材４ｄには、溶融系接合材、例えば、はんだ材が使用されてもよい。はんだ材は、例えば、Ｓｎ（スズ）を含む。
第５接合部材４ｅは、金属基体２と、絶縁基体３と、の間に設けられている。第５接合部材４ｅの少なくとも一部は、Ｚ軸方向において、第２導電体５ｂと、金属基体２と、の間にある。第６接合部材４ｆは、金属基体２と、絶縁基体３と、の間に設けられている。第６接合部材４ｆの少なくとも一部は、Ｚ軸方向において、第３導電体５ｃと、金属基体２と、の間にある。第５接合部材４ｅ、及び、第６接合部材４ｆは、金属基体２と、絶縁基体３と、を接合する。第１実施形態において、第５接合部材４ｅ、及び、第６接合部材４ｆには、例えば、焼結型接合材が使用されている。第５接合部材４ｅ、及び、第６接合部材４ｆは、例えば、ポーラスである。ポーラスな第５接合部材４ｅ、及び、ポーラスな第６接合部材４ｆは、例えば、Ａｇ、Ｎｉ、及び、Ｃｕからなる群から選択された少なくとも１つを含む。第２導電体５ｂ、及び、第３導電体５ｃ毎に、第５接合部材４ｅ、及び、第６接合部材４ｆが設けられていてもよい。
第１半導体チップ１ａは、第１電極６ａと、第２電極６ｂと、を含む。第１実施形態では、第１電極６ａは、Ｚ軸方向において、第２電極６ｂと離れている。第２半導体チップ１ｂは、第３電極６ｃと、第４電極６ｄと、を含む。第１実施形態では、第３電極６ｃは、Ｚ軸方向において、第４電極６ｄと離れている。
第１導電体５ａは、第１半導体チップ１ａ、及び、第２半導体チップ１ｂのそれぞれと電気的に接続されている。第１電極６ａは、第３接合部材４ｃを介して、第１導電体５ａと電気的に接続されている。第２電極６ｂは、第１配線７ａを介して、第２導電体５ｂと電気的に接続されている。第３電極６ｃは、第４接合部材４ｄを介して、第１導電体５ａと電気的に接続されている。第４電極６ｄは、第２配線７ｂを介して、第２導電体５ｂと電気的に接続されている。第１導電体５ａは、第３配線７ｃを介して、第３導電体５ｃと電気的に接続されている。
第４導電体５ｄは、絶縁基体３と第１接合部材４ａとの間、絶縁基体３と第２接合部材４ｂとの間、絶縁基体３と第５接合部材４ｅとの間、及び、絶縁基体３と第６接合部材４ｆとの間に設けられている。第４導電体５ｄは、絶縁基体３の裏面の上に設けられた、金属箔、又は、回路配線である。第４導電体５ｄは、例えば、Ｃｕを含む。
図５は、第１実施形態に係る半導体装置を例示する別の模式断面図である。図５は、図１に示した半導体装置１００をケースに収容し、放熱部材を金属基体２に取り付けた状態を示す。
図５に示す状態の半導体装置１００は、中間部材８０と、放熱部材８１と、ケース８２と、樹脂８３と、を、さらに備える。金属基体２は、第１接合部材４ａと中間部材８０との間、第２接合部材４ｂと中間部材８０との間、第５接合部材４ｅと中間部材８０との間、及び、第６接合部材４ｆと中間部材８０との間に設けられている。中間部材８０は、金属基体２と、放熱部材８１と、の間に設けられている。中間部材８０は、例えば、サーマルインターフェースマテリアル（ＴＩＭ）である。ＴＩＭは、伝熱部材である。ＴＩＭは、例えば、熱伝導性フィラーを含むグリース、又は、熱伝導性フィラーを含むエラストマーである。放熱部材８１は、例えば、ヒートシンクである。
金属基体２は、縁領域２ｂを含む。縁領域２ｂは、金属基体２の縁に沿っている。縁領域２ｂの上には、ケース８２が設けられている。ケース８２は、枠状である。枠状のケース８２は、図１に示す半導体装置１００を囲む。ケース８２には、主端子が設けられている。図５においては、主端子８４ａと、主端子８４ｂと、が示されている。主端子８４ａは、第４配線７ｄを介して、例えば、第２導電体５ｂと電気的に接続されている。主端子８４ｂは、第５配線７ｅを介して、例えば、第３導電体５ｃと電気的に接続されている。
ケース８２内には、樹脂８３が設けられている。樹脂８３は、絶縁性である。樹脂８３は、半導体装置１００を外界から封止し、そして、絶縁する。第１実施形態において、樹脂８３は、ケース８２内において、第１接合部材４ａと第２接合部材４ｂとの間、第１接合部材４ａと第６接合部材４ｆとの間、及び、第２接合部材４ｂと第５接合部材４ｅとの間に、さらに、設けられている。樹脂８３は、柔軟性を有する。樹脂８３は、例えば、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、第６接合部材４ｆ、金属基体２、及び、絶縁基体３の膨張、及び、収縮に応じて変形することが可能である。樹脂８３は、金属基体２と、絶縁基体３と、の間において、第１接合部材４ａと第２接合部材４ｂとの間、第１接合部材４ａと第６接合部材４ｆとの間、及び、第２接合部材４ｂと第５接合部材４ｅとの間に、設けられていてもよい。例えば、第１実施形態では、金属基体２と、絶縁基体３と、の間において、樹脂８３は、第１接合部材４ａと第２接合部材４ｂとの間、第１接合部材４ａと第６接合部材４ｆとの間、及び、第２接合部材４ｂと第５接合部材４ｅとの間に、それぞれ、充填されている。
第１実施形態の半導体装置１００は、金属基体２と絶縁基体３とを接合する接合部材が、第１接合部材４ａと、第２接合部材４ｂと、を少なくとも含む。例えば、半導体装置１００は、接合部材が、第１接合部材４ａと、第２接合部材４ｂと、第５接合部材４ｅと、第６接合部材４ｆと、を含む。半導体装置１００では、金属基体２と絶縁基体３との間において、接合部材を複数の接合部材に分け、各接合部材を必要な箇所に選択的に設けることが可能である。
このような半導体装置１００によれば、はんだ材を、金属基体２と絶縁基体３との間の全体（例えば、金属基体２と第４導電体５ｄとの間の全体）に設けた半導体装置に比較して、接合部材の熱抵抗を低減させることが可能である。例えば、焼結型接合材は、はんだ材に比較して、熱伝導率がよい。このため、接合面積が同一の場合、はんだ材を用いた場合に比較して、熱抵抗が低減する。焼結型接合材は、はんだ材に比較して、接合部材の、例えば、Ｚ軸方向の厚みを薄くできる。接合が、全面接合から部分接合になると、熱抵抗は増大する。しかし、焼結型接合材の良好な熱伝導率と、接合部材のＺ軸方向の厚みを薄くできること、との双方から、はんだ材による全面接合に比較して、焼結型接合材による部分接合は、熱抵抗を下げることが可能である。したがって、第１実施形態は、半導体装置１００の放熱性を向上させることができる。例えば、パワー半導体モジュールの実装密度は、高まりつつある。実装密度が高まると、放熱が困難となる。放熱性の向上が可能な第１実施形態は、実装密度が高まりつつあるパワー半導体モジュールにおいて、有効である。
金属基体２の線膨張係数α２と、絶縁基体３の線膨張係数α３とは、ミスマッチしている。例えば、銅を含む金属基体２の線膨張係数α２は、約“１７”である。例えば、アルミナを含む絶縁基体３の線膨張係数α３は、約“３〜８”である。
例えば、接合部材によって、金属基体２と、絶縁基体３と、を、全面で接合した半導体装置では、接合部材を、複数エリアに分けて接合した場合よりも、金属基体２の変形が大きくなる。金属基体２が大きく変形すると、例えば、図４に示した中間部材８０のポンプアウトを招く。中間部材８０のポンプアウトが生じると、金属基体２と、放熱部材８１と、の間の熱抵抗が増加する。
第１実施形態では、金属基体２と絶縁基体３との間において、接合部材である各接合部材を、それぞれ、必要な箇所に選択的に設けることが可能である。このため、組み立て後において、例えば、金属基体２の変形を小さくできる。金属基体２の変形を小さくできると、中間部材８０のＺ軸方向の厚さｔ８０を薄くすることが可能となる。
第１実施形態では、高温となる動作時において、半導体装置１００、例えば、半導体装置１００の金属基体２が、１つの接合部材を金属基体２と絶縁基体３との間の全体に設けた半導体装置に比較して、変形し難くなる。したがって、中間部材８０のポンプアウトを抑制できる。中間部材８０のポンプアウトを抑制できる結果、中間部材８０のＺ軸方向の厚さｔ８０を、より薄く設定することも可能となる。
第１実施形態によれば、例えば、
(ａ) 中間部材８０のポンプアウトを、抑制することが可能なこと
(ｂ) 中間部材８０のＺ軸方向の厚さｔ８０を、薄く設定することが可能なこと
から、中間部材８０の熱抵抗の増加を抑制することも可能である。
第１半導体チップ１ａ、及び、第２半導体チップ１ｂは、動作状態において、それぞれ高熱となる。金属基体２及び絶縁基体３は、第１半導体チップ１ａ及び第２半導体チップ１ｂが非動作状態から動作状態になると膨張し、動作状態から非動作状態になると収縮する。金属基体２、及び、絶縁基体３が変形すると、接合部材の内部には、応力が生じる。接合部材自体の温度変化によっても、接合部材の内部には、応力が生じる。１つの接合部材と金属基体２との接合面積、及び、１つの接合部材と絶縁基体３との接合面積が大きいと、１つの接合部材の内部に生じる応力は大きくなる。
第１実施形態では、接合部材が、複数の接合部材、例えば、第１接合部材４ａと、第２接合部材４ｂと、を少なくとも含む。第１実施形態では、少なくとも、第１接合部材４ａと金属基体２との接合面積、第２接合部材４ｂと金属基体２との接合面積、第１接合部材４ａと絶縁基体３との接合面積、及び、第２接合部材４ｂと絶縁基体３との接合面積を、それぞれ小さくできる。したがって、第１接合部材４ａ、及び、第２接合部材４ｂの内部に生じる応力を、それぞれ小さくできる。第１実施形態によれば、金属基体２と、絶縁基体３と、の接合の信頼性を向上させることもできる。
溶融系接合材を用いた接合部材では、流動化した時の傾きを考慮して、Ｚ軸方向の厚さを厚く形成する。
第１実施形態において、接合部材、例えば、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆは、それぞれ焼結型接合材である。焼結型接合材は、例えば、はんだ材のような溶融系接合材に比較して、接合時に流動化しにくい。
接合部材、例えば、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆに焼結型接合材を用いると、溶融系接合材を用いた場合に比較して、第１接合部材４ａのＺ軸方向の第１厚さｔ１、第２接合部材４ｂのＺ軸方向の第２厚さｔ２、第５接合部材４ｅのＺ軸方向の第５厚さｔ５、及び、第６接合部材４ｆのＺ軸方向の第６厚さｔ６を、より薄くすることが可能である。
例えば、半導体装置１００の接合部材に、溶融系接合材、例えば、Ｓｎを含むはんだ材を用いた場合、接合部材に必要なＺ軸方向の厚さは、およそ３１０〜３５０μｍである。
これに対して、第１実施形態の半導体装置１００の各接合部材に、焼結型接合材を用いた場合、第１接合部材４ａのＺ軸方向の第１厚さｔ１、第２接合部材４ｂのＺ軸方向の第２厚さｔ２、第５接合部材４ｅのＺ軸方向の第５厚さｔ５、及び、第６接合部材４ｆのＺ軸方向の第６厚さｔ６は、それぞれ５０μｍ以上２００μｍ以下にできる。
第１実施形態によれば、Ｚ軸方向の厚さ“ｔ１”、“ｔ２”、“ｔ５”、及び、“ｔ６”を、それぞれ５０μｍ以上２００μｍ以下に設定することで、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆを含む接合部材の熱抵抗を、さらに低減させることが可能である。
溶融系接合材、例えば、Ｓｎを含むはんだ材の熱伝導率は、約５０Ｗ／（ｍ・Ｋ）である。
これに対して、第１実施形態の半導体装置１００の接合部材に、焼結型接合材を用いた場合、第１接合部材４ａの第１熱伝導率λ１、第２接合部材４ｂの第２熱伝導率λ２、第５接合部材４ｅの第５熱伝導率λ５、及び、第６接合部材４ｆの第６熱伝導率λ６は、例えば、それぞれ８０Ｗ／（ｍ・Ｋ）以上３５０Ｗ／（ｍ・Ｋ）以下にできる。
第１実施形態によれば、熱伝導率“λ１”、“λ２”、“λ５”、及び、“λ６”を、それぞれ８０Ｗ／（ｍ・Ｋ）以上３５０Ｗ／（ｍ・Ｋ）以下に設定することで、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆを含む接合部材の熱抵抗を、さらに低減させることが可能である。
（第２実施形態）
図６（ａ）、及び、図６（ｂ）は、第２実施形態に係る半導体装置を例示する模式断面図である。図６（ａ）、及び、図６（ｂ）には、第１半導体チップ１ａの場合が示されている。図６（ａ）、及び、図６（ｂ）に示す関係は、第２半導体チップ１ｂの場合も、同じように成り立つ。図６（ａ）、及び、図６（ｂ）において、括弧内の参照符号は、第２半導体チップ１ｂに置き換えた場合を示す。
図６（ａ）、及び、図６（ｂ）に示すように、第１半導体チップ１ａが発した熱Ｈは、絶縁基体３、及び、金属基体２に向かって、例えば、Ｚ軸方向から約４５°の角度で外側に広がっていく。第１接合部材４ａ、及び、第２接合部材４ｂの大きさの決定には、例えば、図６（ａ）、及び、図６（ｂ）に示す“熱Ｈの広がり”が考慮されるとよい。
図６（ａ）は、第１接合部材４ａの第２長さＬ２が、第１半導体チップ１ａの第１長さＬ１と等しい場合を示す（Ｌ１＝Ｌ２）。また、括弧内の参照符号に示すように、第２接合部材４ｂの第４長さＬ４が、第２半導体チップ１ｂの第３長さＬ３と等しい場合を示す（Ｌ３＝Ｌ４）。
第２実施形態では、図６（ａ）に示す状態が、例えば、第１接合部材４ａの第２長さＬ２の最小値、及び、第２接合部材４ｂの第４長さＬ４の最小値とされる。
図６（ｂ）は、第１接合部材４ａの第２長さＬ２が、第１半導体チップ１ａの第１長さＬ１よりも長い場合を示す（Ｌ１＜Ｌ２）。また、第２接合部材４ｂの第４長さＬ４が、第２半導体チップ１ｂの第３長さＬ３よりも長い場合を示す（Ｌ３＜Ｌ４）。
図６（ｂ）に示す状態は、第２長さＬ２、又は、第４長さＬ４が、第１半導体チップ１ａ、又は、第２半導体チップ１ｂから、熱Ｈが金属基体２に向かって、Ｚ軸方向から約４５°の角度で外側に広がったとき、金属基体２が最初に受ける熱Ｈの幅に実質的に等しい。
第２実施形態では、図６（ｂ）に示す状態が、例えば、第１接合部材４ａの第２長さＬ２の最大値、及び、第２接合部材４ｂの第４長さＬ４の最大値とされる。
第２実施形態において、例えば、第１半導体チップ１ａの第１長さＬ１と、第１接合部材４ａの第２長さＬ２と、Ｚ軸方向の第１半導体チップ１ａから金属基体２までの第１距離Ｄ１と、は、
Ｌ１ ≦ Ｌ２ ≦ Ｌ１＋（Ｄ１×２） …（１）
の関係を満たす。なお、第１長さＬ１を対角線とした場合には、第２長さＬ２は最大第２長さＬ２ｍａｘとなる。この場合、最大第２長さＬ２ｍａｘと、第１長さＬ１と、第１距離Ｄ１と、は、
Ｌ２ｍａｘ ≦ Ｌ１＋{（２√３）×Ｄ１} …（１ａ）
の関係を満たす。
また、第２実施形態において、例えば、第２半導体チップ１ｂの第３長さＬ３と、第２接合部材４ｂの第４長さＬ４と、Ｚ軸方向の第２半導体チップ１ｂから金属基体２までの第２距離Ｄ２と、は、
Ｌ３ ≦ Ｌ４ ≦ Ｌ３＋（Ｄ２×２） …（２）
の関係を満たす。第３長さＬ３を対角線とした場合には、最大第４長さＬ４ｍａｘと、第３長さＬ３と、第２距離Ｄ２と、は、
Ｌ４ｍａｘ ≦ Ｌ３＋{（２√３）×Ｄ２} …（２ａ）
の関係を満たす。
第２実施形態によれば、第１接合部材４ａの第２長さＬ２、及び、第２接合部材４ｂの第４長さＬ４を、（１）式、及び、（２）式を満たす範囲に設定することで、例えば、第１半導体チップ１ａ、及び、第２半導体チップ１ｂからの放熱性を確保しつつ、第１接合部材４ａ、及び、第２接合部材４ｂの熱応力を、それぞれ低減させることができる。
なお、Ｙ軸方向についても、同様の関係がある。即ち、第２実施形態において、例えば、第１半導体チップ１ａの第５長さＬ５と、第１接合部材４ａの第６長さＬ６と、Ｚ軸方向の第１半導体チップ１ａから金属基体２までの第１距離Ｄ１と、は、
Ｌ５ ≦ Ｌ６ ≦ Ｌ５＋（Ｄ１×２） …（３）
の関係を満たす。第５長さＬ５を対角線とした場合には、最大第６長さＬ６ｍａｘと、第５長さＬ５と、第１距離Ｄ１と、は、
Ｌ６ｍａｘ ≦ Ｌ５＋{（２√３）×Ｄ１} …（３ａ）
の関係を満たす。
同様に、例えば、第２半導体チップ１ｂの第７長さＬ７と、第２接合部材４ｂの第８長さＬ８と、Ｚ軸方向の第２半導体チップ１ｂから金属基体２までの第２距離Ｄ２と、は、
Ｌ７ ≦ Ｌ８ ≦ Ｌ７＋（Ｄ２×２） …（４）
を満たす。第７長さＬ７を対角線とした場合には、最大第８長さＬ８ｍａｘと、第７長さＬ７と、第３距離Ｄ２と、は、
Ｌ８ｍａｘ ≦ Ｌ７＋{（２√３）×Ｄ２} …（４ａ）
の関係を満たす。
（第３実施形態）
図７は、第３実施形態に係る半導体装置を例示する模式平面図である。
図７に示すように、接合部材、例えば、第１接合部材４ａの大きさは、第１半導体チップ１ａの第１面積Ｓ１、及び、第１接合部材４ａの第２面積Ｓ２と、が考慮されてもよい。また、第２接合部材４ｂの大きさは、第２半導体チップ１ｂの第３面積Ｓ３、及び、第２接合部材４ｂの第４面積Ｓ４と、が考慮されてもよい。
第３実施形態において、第１半導体チップ１ａの第１面積Ｓ１と、第１接合部材４ａの第２面積Ｓ２と、は、
１．０ ≦ Ｓ２／Ｓ１ ≦ ３．０ …（５）
の関係を満たす。
第１面積Ｓ１は、Ｚ軸方向と交差する交差平面における第１半導体チップ１ａの面積である（Ｓ１＝Ｌ１×Ｌ５）。交差平面は、例えば、Ｘ軸方向と、Ｙ軸方向と、に沿ったＸＹ平面である。第２面積Ｓ２は、交差平面における第１接合部材４ａの面積である（Ｓ２＝Ｌ２×Ｌ６）。
また、第３実施形態において、第２半導体チップ１ｂの第３面積Ｓ３と、第２接合部材４ｂの第４面積Ｓ４と、は、
１．０ ≦ Ｓ４／Ｓ３ ≦ ３．０ …（６）
の関係を満たす。
第３面積Ｓ３は、交差平面における第２半導体チップ１ｂの面積である（Ｓ３＝Ｌ３×Ｌ７）。第４面積Ｓ４は、交差平面における第２接合部材４ｂの面積である（Ｓ４＝Ｌ４×Ｌ８）。
第３実施形態では、“Ｓ２＝Ｓ１”の状態、又は、“Ｓ４＝Ｓ３”の状態を、第１接合部材４ａの第２面積Ｓ２の最小値、又は、第２接合部材４ｂの第４面積Ｓ４の最小値とする。これは、例えば、第１接合部材４ａの第２面積Ｓ２が、第１半導体チップ１ａの第１面積よりも小さい場合（（Ｓ２／Ｓ１）＜１．０）、及び、第２接合部材４ｂの第４面積Ｓ４が、第２半導体チップ１ｂの第３面積Ｓ３よりも小さい場合（（Ｓ４／Ｓ３）＜１．０）、熱が、第１接合部材４ａ、及び、第２接合部材４ｂで停滞しやすくなること、に基づく。第１接合部材４ａの第２面積Ｓ２の最大値、及び、第２接合部材４ｂの第４面積Ｓ４の最大値は、例えば、“（Ｓ２／Ｓ１）＝３．０”、又は、“（Ｓ４／Ｓ３）＝３．０”である。放熱性は、例えば、ほぼ“（Ｓ２／Ｓ１）＝３．０”、又は、“（Ｓ４／Ｓ３）＝３．０”まで、向上するためである。
第３実施形態において、例えば、Ｘ軸方向の絶縁基体３の第９長さＬ９と、第１接合部材４ａの第２長さＬ２と、第２接合部材４ｂの第４長さＬ４と、は、
Ｌ９ ＞ Ｌ２＋Ｌ４ …（７）
の関係を満たす。
同じく、例えば、Ｙ軸方向の絶縁基体３の第１０長さＬ１０と、第１接合部材４ａの第６長さＬ６と、は、
Ｌ１０ ＞ Ｌ６ …（８）
の関係を満たす。
同じく、例えば、Ｙ軸方向の絶縁基体３の第１０長さＬ１０と、第２接合部材４ｂの第８長さＬ８と、は、
Ｌ１０ ＞ Ｌ８…（９）
の関係を満たす。
第３実施形態によれば、第１半導体チップ１ａの第１面積Ｓ１、第１接合部材４ａの第２面積Ｓ２、第２半導体チップ１ｂの第３面積Ｓ３、及び、第２接合部材４ｂの第４面積Ｓ４を、（５）式、及び、（６）式を満たす範囲に設定することで、例えば、金属基体２と、絶縁基体３との、接合強度の低下を抑制しつつ、第１接合部材４ａ、及び、第２接合部材４ｂの熱抵抗を、それぞれ低減させることができる。
（第４実施形態）
図８（ａ）〜図８（ｄ）は、第４実施形態に係る半導体装置を例示する模式平面図である。図８（ａ）〜図８（ｄ）に示す半導体装置は、例えば、“Ｌ１≦Ｌ２”、“Ｌ３≦Ｌ４”、“Ｌ５≦Ｌ６”、及び、“Ｌ７≦Ｌ８”である。
図８（ａ）〜図８（ｄ）に示すように、例えば、パワー半導体モジュールでは、ＸＹ平面から見たとき、第１半導体チップ１ａが、第１接合部材４ａからずれる場合がある。又は、第２半導体チップ１ｂが、第２接合部材４ｂからずれる場合がある。なお、第１半導体チップ１ａを、第１接合部材４ａからずらして配置する、又は、第２半導体チップ１ｂを、第２接合部材４ｂからずらして配置することもある。
図８（ａ）には、第１半導体チップ１ａと第１接合部材４ａとが、例えば、正確にアライメントされた状態が示されている。又は、第２半導体チップ１ｂと第２接合部材４ｂとが、正確にアライメントされた状態が示されている。
この場合、第１半導体チップ１ａの第１側面１ｓａ、第２側面１ｓｂ、第９側面１ｓｉ、及び、第１０側面１ｓｊの４つは、それぞれ、Ｚ軸方向において、第１接合部材４ａの上に位置する。又は、第２半導体チップ１ｂの第５側面１ｓｅ、第６側面１ｓｆ、第１３側面１ｓｍ、及び、第１４側面１ｓｎの４つは、それぞれ、Ｚ軸方向において、第２接合部材４ｂの上に位置する。
図８（ｂ）には、第１半導体チップ１ａが、Ｘ軸方向にずれた状態、又は、第２半導体チップ１ｂが、Ｘ軸方向にずれた状態が示されている。
この場合、例えば、Ｘ軸方向における第１半導体チップ１ａの第２側面１ｓｂの位置、及び、Ｘ軸方向における第１接合部材４ａの第３側面４ｓｃの位置は、第１半導体チップ１ａの第１側面１ｓａの位置と、第１接合部材４ａの第４側面４ｓｄの位置と、の間に位置している。第１半導体チップ１ａの４つの側面のうち、３つの側面が、Ｚ軸方向において、第１接合部材４ａの上に位置する。例えば、第１半導体チップ１ａの第２側面１ｓｂ、第９側面１ｓｉ、第１０側面１ｓｊの３つが、Ｚ軸方向において、第１接合部材４ａの上に位置する。
又は、Ｘ軸方向における第２半導体チップ１ｂの第６側面１ｓｆの位置、及び、Ｘ軸方向における第２接合部材４ｂの第７側面４ｓｇの位置は、第２半導体チップ１ｂの第５側面１ｓｅの位置と、第２接合部材４ｂの第８側面４ｓｈの位置と、の間に位置している。第２半導体チップ１ｂの４つの側面のうち、３つの側面が、Ｚ軸方向において、第２接合部材４ｂの上に位置する。例えば、第２半導体チップ１ｂの第６側面１ｓｆ、第１３側面１ｓｍ、第１４側面１ｓｎの３つが、Ｚ軸方向において、第１接合部材４ａの上に位置する。
この場合、第１半導体チップ１ａ、又は、第２半導体チップ１ｂは、非オーバーラップ領域ＮＯＡを含む。非オーバーラップ領域ＮＯＡは、Ｚ軸方向において、第１半導体チップ１ａが第１接合部材４ａとオーバーラップしない領域、又は、第２半導体チップ１ｂが第２接合部材４ｂとオーバーラップしない領域である。
第１半導体チップ１ａ、又は、第２半導体チップ１ｂが、非オーバーラップ領域ＮＯＡを含んでいても、非オーバーラップ領域ＮＯＡを許容できる場合がある。例えば、第１半導体チップ１ａ、又は、第２半導体チップ１ｂは、オーバーラップ領域ＯＡを含む。オーバーラップ領域ＯＡは、Ｚ軸方向において、第１半導体チップ１ａが第１接合部材４ａとオーバーラップする領域、又は、第２半導体チップ１ｂが第２接合部材４ｂとオーバーラップする領域である。オーバーラップ領域ＯＡの面積ＳＯＡが、第１半導体チップ１ａの第１面積Ｓ１の、例えば、９０％以上であれば、非オーバーラップ領域ＮＯＡを許容できる。面積ＳＯＡは、ＸＹ平面におけるオーバーラップ領域ＯＡの面積である。又は、オーバーラップ領域ＯＡの面積ＳＯＡが、第２半導体チップ１ｂの第３面積Ｓ３の、例えば、９０％以上であれば、非オーバーラップ領域ＮＯＡを許容できる。本明細書では、面積ＳＯＡが、第１面積Ｓ１又は第３面積Ｓ３の、例えば、９０％となる面積を、第１許容面積とする。第１許容面積は、例えば、放熱性及び接合強度の少なくともいずれか１つを考慮して決定できる。
非オーバーラップ領域ＮＯＡを許容できる場合は、非オーバーラップ領域ＮＯＡの面積ＳＮＯＡに基づいて、決定してもよい。面積ＳＯＡは、ＸＹ平面における非オーバーラップ領域ＮＯＡの面積である。面積ＳＮＯＡが、第１面積Ｓ１の、例えば、１０％未満であれば、非オーバーラップ領域ＮＯＡを許容できる。又は、面積ＳＮＯＡが、第３面積Ｓ３の、例えば、１０％未満であれば、非オーバーラップ領域ＮＯＡを許容できる。本明細書では、面積ＳＮＯＡが、第１面積Ｓ１又は第３面積Ｓ３の、例えば、１０％となる面積を、第２許容面積とする。第２許容面積も、例えば、放熱性及び接合強度の少なくともいずれか１つを考慮して決定できる。
このように、例えば、オーバーラップ領域ＯＡの面積ＳＯＡが第１許容面積以上であれば、第１半導体チップ１ａと第１接合部材４ａとの間、又は、第２半導体チップ１ｂと第２接合部材４ｂとの間に、非オーバーラップ領域ＮＯＡがあってもよい。又は、非オーバーラップ領域ＮＯＡの面積ＳＮＯＡが、第２許容面積未満であればよい。
図８（ｃ）には、第１半導体チップ１ａが、Ｘ軸方向及びＹ軸方向の双方にずれた状態、又は、第２半導体チップ１ｂが、Ｘ軸方向及びＹ軸方向の双方にずれた状態が示されている。
この場合、第１半導体チップ１ａの４つの側面のうち、２つの側面が、Ｚ軸方向において、第１接合部材４ａの上に位置する。本例では、例えば、第２側面１ｓｂと、第２側面１ｓｂと隣接した第１０側面１ｓｊの２つが位置する。又は、第２半導体チップ１ｂの４つの側面のうち、２つの側面が、Ｚ軸方向において、第２接合部材４ｂの上に位置する。本例では、例えば、第６側面１ｓｆと、第６側面１ｓｆと隣接した第１４側面１ｓｎの２つが位置する。
第１半導体チップ１ａ、又は、第２半導体チップ１ｂが、Ｘ軸方向及びＹ軸方向の双方にずれた場合であっても、例えば、面積ＳＯＡが第１許容面積以上であればよい。又は、面積ＳＮＯＡが、第２許容面積未満であればよい。
図８（ｄ）には、第１半導体チップ１ａが、Ｚ軸を中心軸として回転した状態、又は、第２半導体チップ１ｂが、Ｚ軸を中心軸として回転した状態が示されている。
この場合、第１半導体チップ１ａの４つの側面が、Ｚ軸方向において、第１接合部材４ａの上に位置する。しかし、第１半導体チップ１ａ、又は、第２半導体チップ１ｂは、非オーバーラップ領域ＮＯＡとして、例えば、第１非オーバーラップ領域ＮＯＡ１〜第４非オーバーラップ領域ＮＯＡ４を含む。
第１半導体チップ１ａ、又は、第２半導体チップ１ｂが、Ｚ軸を中心軸として回転した場合であっても、例えば、面積ＳＯＡが第１許容面積以上であればよい。第１半導体チップ１ａ、又は、第２半導体チップ１ｂは、非オーバーラップ領域ＮＯＡを、複数含んでいてもよい。
第１半導体チップ１ａ、又は、第２半導体チップ１ｂが、複数の非オーバーラップ領域ＮＯＡを含む場合、例えば、複数の非オーバーラップ領域ＮＯＡの面積ＳＮＯＡそれぞれの合計値を、面積ＳＮＯＡとすればよい。本例では、例えば、面積ＳＮＯＡａ〜面積ＳＮＯＡｄの合計面積（ＳＮＯＡａ＋ＳＮＯＡｂ＋ＳＮＯＡｃ＋ＳＮＯＡｄ）を、面積ＳＮＯＡとする。面積ＳＮＯＡａは、ＸＹ平面における第１非オーバーラップ領域ＮＯＡ１の面積である。面積ＳＮＯＡｂは、ＸＹ平面における第２非オーバーラップ領域ＮＯＡ２の面積である。面積ＳＮＯＡｃは、ＸＹ平面における第３非オーバーラップ領域ＮＯＡ３の面積である。面積ＳＮＯＡｄは、ＸＹ平面における第４非オーバーラップ領域ＮＯＡ４の面積である。第１半導体チップ１ａ、又は、第２半導体チップ１ｂが、複数の非オーバーラップ領域ＮＯＡを含む場合、それぞれの面積を合計した面積ＳＮＯＡが、第２許容面積未満であればよい。
（第５実施形態）
図９は、第５実施形態に係る半導体装置を例示する模式平面図である。
第４実施形態において、非オーバーラップ領域ＮＯＡを許容できる場合があること、を説明した。この観点から、例えば、図９に示すように、例えば、面積ＳＯＡが第１許容面積以上、又は、面積ＳＮＯＡが、第２許容面積未満であれば、例えば、第１長さＬ１は第２長さＬ２よりも長く、第５長さＬ５は第６長さＬ６よりも長くすることもできる（Ｌ１＞Ｌ２、Ｌ５＞Ｌ６）。又は、例えば、第３長さＬ３は第４長さＬ４よりも長く、第７長さＬ７は第８長さＬ８よりも長くすることもできる（Ｌ３＞Ｌ４、Ｌ７＞Ｌ８）。
（第６実施形態）
図１０（ａ）は、第６実施形態に係る半導体装置を例示する模式平面図である。図１０（ｂ）は、図１０（ａ）中のＢ−Ｂ線に沿う模式断面図である。
図１０（ａ）、及び、図１０（ｂ）に示すように、例えば、オーバーラップ領域ＯＡの面積ＳＯＡが第１許容面積以上、又は、非オーバーラップ領域ＮＯＡの面積ＳＮＯＡが第２許容面積未満であれば、第１接合部材４ａ、及び、第２接合部材４ｂの少なくともいずれかは、複数の接合小片に分けることができる。本実施形態では、第１接合部材４ａは、例えば、４つの第１接合小片４ａａ〜第４接合小片４ａｄを含む。又は、第２接合部材４ｂは、例えば、４つの第５接合小片４ｂａ〜第８接合小片４ｂｄを含む。なお、接合小片の数は、“４”に限られることはない。接合小片の数は、任意に設定できる。
Ｚ軸方向において、第１接合小片４ａａ〜第４接合小片４ａｄのそれぞれと、第１半導体チップ１ａは、オーバーラップ領域ＯＡとして、第１オーバーラップ領域ＯＡａ〜第４オーバーラップ領域ＯＡｄを含む。例えば、Ｘ軸方向において、第１接合小片４ａａ〜第４接合小片４ａｄは、互いに離れている。第１接合小片４ａａと、第１接合小片４ａａに対してＸ軸方向に隣接する第２接合小片４ｂａとの間の領域は、第１非オーバーラップ領域ＮＯＡａである。第２接合小片４ａｂと、第２接合小片４ａｂに対してＸ軸方向に隣接する第３接合小片４ａｃとの間の領域は、第２非オーバーラップ領域ＮＯＡｂである。第３接合小片４ａｃと、第３接合小片４ａｃに対してＸ軸方向に隣接する第４接合小片４ａｄとの間の領域は、第３非オーバーラップ領域ＮＯＡｃである。
Ｚ軸方向において、第５接合小片４ｂａ〜第８接合小片４ｂｄのそれぞれと、第２半導体チップ１ｂは、オーバーラップ領域ＯＡとして、第１オーバーラップ領域ＯＡａ〜第４オーバーラップ領域ＯＡｄを含む。例えば、Ｘ軸方向において、第５接合小片４ｂａ〜第８接合小片４ｂｄは、互いに離れている。第５接合小片４ｂａと、第５接合小片４ｂａに対してＸ軸方向に隣接する第６接合小片４ｂｂとの間の領域は、第１非オーバーラップ領域ＮＯＡａである。第６接合小片４ｂｂと、第６接合小片４ｂｂに対してＸ軸方向に隣接する第７接合小片４ｂｃとの間の領域は、第２非オーバーラップ領域ＮＯＡｂである。第７接合小片４ｂｃと、第７接合小片４ｂｃに対してＸ軸方向に隣接する第８接合小片４ｂｄとの間の領域は、第３非オーバーラップ領域ＮＯＡｃである。
第６実施形態によれば、例えば、第１オーバーラップ領域ＯＡａの面積ＳＯＡａ〜第４オーバーラップ領域ＯＡｄの面積ＳＯＡｄそれぞれの合計面積（ＳＯＡａ＋ＳＯＡｂ＋ＳＯＡｃ＋ＳＯＡｄ）が、第１許容面積以上であれば、第１接合部材４ａ、又は、第２接合部材４ｂは、複数の接合小片を含むことができる。又は、第１非オーバーラップ領域ＮＯＡａ〜第３オーバーラップ領域ＮＯＡｃそれぞれの面積ＳＮＯＡａ〜ＳＮＯＡｃの合計面積（ＳＮＯＡａ＋ＳＮＯＡｂ＋ＳＮＯＡｃ）が、第２許容面積未満であれば、第１接合部材４ａ、又は、第２接合部材４ｂは、複数の接合小片を含むことができる。
図１１は、第６実施形態に係る半導体装置を例示する別の模式断面図である。図１１は、図１０（ａ）及び図１０（ｂ）に示した半導体装置をケースに収容し、放熱部材を金属基体２に取り付けた状態を示す。
図１１に示す例では、第５接合部材４ｅ、又は、第６接合部材４ｆが、複数の接合小片に分かれている。本実施形態では、第５接合部材４ｅは、例えば、４つの第９接合小片４ｅａ〜第１２小片４ｅｄを含む。第６接合部材４ｆは、例えば、４つの第１３接合小片４ｆａ〜第１６接合小片４ｆｄを含む。接合小片の数は、“４”に限られることはない。接合小片の数は、任意である。
第６実施形態に係る半導体装置は、ケース８２内において、樹脂８３によって封止及び絶縁した場合、接合小片どうしの間の領域は、例えば、樹脂８３によって充填するようにしてもよい。
第６実施形態のように、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆは、各々１つとは限らない。第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆは、各々複数設けられていてもよい。第１接合小片４ａａ〜第４接合小片４ａｄのうち、少なくとも１つの接合小片の一部は、Ｚ軸方向において、第１半導体チップ１ａと、金属基体２と、の間にある。第５接合小片４ｂａ〜第８接合小片４ｂｄのうち、少なくとも１つの接合小片の一部は、Ｚ軸方向において、第２半導体チップ１ｂと、金属基体２と、の間にある。第９接合小片４ｅａ〜第１２接合小片４ｅｄのうち、少なくとも１つの接合小片の一部は、Ｚ軸方向において、第２導電体５ｂと、金属基体２と、の間にある。第１３接合小片４ｆａ〜第１６接合小片４ｆｄのうち、少なくとも１つの接合小片の一部は、Ｚ軸方向において、第３導電体５ｃと、金属基体２と、の間にある。図示は省略するが、第１接合部材４ａ、第２接合部材４ｂ、第５接合部材４ｅ、及び、第６接合部材４ｆのうちの少なくとも１つを、複数とし、残りを１つとすることも可能である。第６実施形態は、第２実施形態〜第５実施形態と組み合わせることも可能である。
（第７実施形態）
図１２は、第７実施形態に係る半導体装置を例示する模式断面図である。
図１２に示すように、第７実施形態が、例えば、第１実施形態と異なるところは、１つのケース８２内に、例えば、半導体装置１００が複数収容されていること、である。
第７実施形態のように、半導体装置１００は、１つのケース８２内に、複数収容することも可能である。半導体装置１００の発熱量は、収容される半導体装置１００が１つの場合よりも、複数の場合の方が多い。１つのケース８２内に、複数の半導体装置１００を収容した、例えば、パワー半導体モジュールは、より変形しやすい。第１〜第４実施形態は、第７実施形態のように、１つのケース８２内に、複数の半導体装置１００を収容した、例えば、パワー半導体モジュールに対して、より有効に適用できる。第７実施形態は、第２実施形態〜第６実施形態と組み合わせることも可能である。
以上、実施形態によれば、放熱性を向上させることが可能な半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、実施形態の半導体装置１００が含む第１半導体チップ１ａ、第２半導体チップ１ｂ、金属基体２、絶縁基体３、第１接合部材４ａ〜第４接合部材４ｄ等の各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。特に、第１接合部材４ａ〜第４接合部材４ｄの形状については、適宜変更することが可能である。
各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例、及び、修正例に想到し得るものであり、それら変更例、及び、修正例についても本発明の範囲に属するものと了解される。
本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ａ…第１半導体チップ、１ｂ…第２半導体チップ、１ｓａ…第１半導体チップ１ａの第１側面、１ｓｂ…第１半導体チップ１ａの第２側面、１ｓｅ…第２半導体チップ１ｂの第５側面、１ｓｆ…第２半導体チップ１ｂの第６側面、１ｓｉ…第１半導体チップ１ａの第９側面、１ｓｊ…第１半導体チップ１ａの第１０側面、１ｓｍ…第２半導体チップ１ｂの第１３側面、１ｓｎ…第２半導体チップ１ｂの第１４側面、２…金属基体、２ａ…上面、２ｂ…縁領域、３…絶縁基体、４ａ…第１接合部材、４ａａ…第１接合小片、４ａｂ…第２接合小片、４ａｃ…第３接合小片、４ａｄ…第４接合小片、４ｂ…第２接合部材、４ｂａ…第５接合小片、４ｂｂ…第６接合小片、４ｂｃ…第７接合小片、４ｂｄ…第８接合小片、４ｃ…第３接合部材、４ｄ…第４接合部材、４ｅ…第５接合部材、４ｅａ…第９接合小片、４ｅｂ…第１０接合小片、４ｅｃ…第１１接合小片、４ｅｄ…第１２接合小片、４ｆ…第６接合部材、４ｆａ…第１３接合小片、４ｆｂ…第１４接合小片、４ｆｃ…第１５接合小片、４ｆｄ…第１６接合小片、４ｓｃ…第１接合部材４ａの第３側面、４ｓｄ…第１接合部材４ａの第４側面、４ｓｇ…第２接合部材４ｂの第７側面、４ｓｈ…第２接合部材４ｂの第８側面、４ｓｋ…第１接合部材４ａの第１１側面、４ｓｌ…第１接合部材４ａの第１２側面、４ｓｏ…第２接合部材４ｂの第１５側面、４ｓｐ…第２接合部材４ｂの第１６側面、５ａ…第１導電体、５ｂ…第２導電体、５ｃ…第３導電体、５ｄ…第４導電体、６ａ…第１電極、６ｂ…第２電極、６ｃ…第３電極、６ｄ…第４電極、７ａ…第１配線、７ｂ…第２配線、７ｃ…第３配線、７ｄ…第４配線、７ｅ…第５配線、８０…中間部材、８１…放熱部材、８２…ケース、８３…樹脂、８４ａ…主端子、８４ｂ…主端子、１００…半導体装置、Ｄ１…第１距離、Ｄ２…第２距離、Ｈ…熱、Ｌ１…第１長さ、Ｌ２…第２長さ、Ｌ２ｍａｘ…最大第２長さ、Ｌ２１…Ｘ軸方向の第１接合部材４ａの頂部における第２長さ、Ｌ２２…Ｘ軸方向の第１接合部材４ａの底部における第２長さ、Ｌ３…第３長さ、Ｌ４…第４長さ、Ｌ４ｍａｘ…最大第４長さ、Ｌ５…第５長さ、Ｌ６…第６長さ、Ｌ６ｍａｘ…最大第６長さ、Ｌ６１…Ｘ軸方向の第２接合部材４ｂの頂部における第６長さ、Ｌ６２…Ｘ軸方向の第２接合部材４ｂの底部における第６長さ、Ｌ７…第７長さ、Ｌ８…第８長さ、Ｌ８ｍａｘ…最大第８長さ、Ｌ９…第９長さ、Ｌ１０…第１０長さ、ＮＯＡ、ＮＯＡａ〜ＮＯＡｄ…非オーバーラップ領域、ＮＯＡａ…第１非オーバーラップ領域、ＮＯＡｂ…第２非オーバーラップ領域、ＮＯＡｃ…第３非オーバーラップ領域、ＮＯＡｄ…第４非オーバーラップ領域、ＯＡ…オーバーラップ領域、ＯＡａ…第１オーバーラップ領域、ＯＡｂ…第２オーバーラップ領域、ＯＡｃ…第３オーバーラップ領域、ＯＡｄ…第４オーバーラップ領域、Ｓ１…第１半導体チップ１ａの第１面積、Ｓ２…第１接合部材４ａの第２面積、Ｓ３…第２半導体チップ１ｂの第３面積、Ｓ４…第２接合部材４ｂの第４面積、ＳＯＡ、ＳＯＡａ〜ＳＯＡｄ…オーバーラップ領域ＯＡの面積、ＳＮＯＡ、ＳＮＯＡａ〜ＳＮＯＡｄ…非オーバーラップ領域ＮＯＡの面積、ｔ１…第１接合部材４ａのＺ軸方向の第１厚さ、ｔ２…第２接合部材４ｂのＺ軸方向の第２厚さ、ｔ５…第５接合部材４ｅのＺ軸方向の第５厚さ、ｔ６…第６接合部材４ｆのＺ軸方向の第６厚さ、ｔ８０…中間部材８０のＺ軸方向の厚さ

Claims (11)

  1. 第１半導体チップと、
    第２半導体チップと、
    前記第１半導体チップから前記第２半導体チップに向かう方向と交差する第１方向において、前記第１半導体チップ及び前記第２半導体チップから離れた金属基体と、
    前記第１半導体チップと前記金属基体との間、及び、前記第２半導体チップと前記金属基体との間に設けられた絶縁基体と、
    前記金属基体と前記絶縁基体との間に設けられた第１接合部材であって、前記第１接合部材の少なくとも一部は、前記第１方向において前記第１半導体チップと前記金属基体との間にある、前記第１接合部材と、
    前記金属基体と前記絶縁基体との間に設けられた第２接合部材であって、前記第２接合部材の少なくとも一部は、前記第１方向において前記第２半導体チップと前記金属基体との間にある、前記第２接合部材と、
    を備えた半導体装置。
  2. 前記第１半導体チップの、前記第１方向に対して垂直な１つの方向に沿った第１長さは、前記第１接合部材の前記１つの方向に沿った第２長さ以下である、請求項１記載の半導体装置。
  3. 前記第１接合部材、及び、前記第２接合部材は、緻密度が６０パーセント以上９５パーセント以下のポーラスである、請求項１又は２に記載の半導体装置。
  4. 前記第１接合部材の前記第１方向に沿った第１厚さは、５０μｍ以上２００μｍ以下であり、
    前記第２接合部材の前記第１方向に沿った第２厚さは、５０μｍ以上２００μｍ以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１接合部材の第１熱伝導率は、８０Ｗ／（ｍ・Ｋ）以上３５０Ｗ／（ｍ・Ｋ）以下であり、
    前記第２接合部材の第２熱伝導率は、８０Ｗ／（ｍ・Ｋ）以上３５０Ｗ／（ｍ・Ｋ）以下である、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第１半導体チップの、前記第１方向と交差する交差平面における第１面積Ｓ１と、
    前記第１接合部材の前記交差平面における第２面積Ｓ２と、は、
    １．０ ≦ Ｓ２／Ｓ１ ≦ ３．０
    の関係を満たした、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記第２半導体チップの前記交差平面における第３面積Ｓ３と、
    前記第２接合部材の前記交差平面における第４面積Ｓ４と、は、
    １．０ ≦ Ｓ４／Ｓ３ ≦ ３．０
    の関係を満たした、請求項６記載の半導体装置。
  8. 中間部材と、
    放熱部材と、
    を、さらに備え
    前記金属基体は、前記第１接合部材と前記中間部材との間、及び、前記第２接合部材と前記中間部材との間に設けられ、
    前記中間部材は、前記金属基体と前記放熱部材との間に設けられた、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１方向と交差する方向において前記第１接合部材と前記第２接合部材との間に設けられた樹脂をさらに備えた、請求項１〜８のいずれか１つに記載の半導体装置。
  10. 前記第１半導体チップは、前記第１方向において前記第１接合部材とオーバーラップする第１オーバーラップ領域を含み、
    前記第１オーバーラップ領域の、前記第１方向と交差する交差平面における面積は、前記第１半導体チップの前記交差平面における第１面積の９０パーセント以上である、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第１接合部材は、第１接合小片と、第２接合小片と、を含む、請求項１０記載の半導体装置。
JP2017083063A 2017-04-19 2017-04-19 半導体装置 Pending JP2018182198A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017083063A JP2018182198A (ja) 2017-04-19 2017-04-19 半導体装置
CN201810190168.1A CN108735721A (zh) 2017-04-19 2018-03-08 半导体装置
EP18160935.5A EP3392907B1 (en) 2017-04-19 2018-03-09 Semiconductor device
US15/918,046 US20180308833A1 (en) 2017-04-19 2018-03-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017083063A JP2018182198A (ja) 2017-04-19 2017-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2018182198A true JP2018182198A (ja) 2018-11-15

Family

ID=61622349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017083063A Pending JP2018182198A (ja) 2017-04-19 2017-04-19 半導体装置

Country Status (4)

Country Link
US (1) US20180308833A1 (ja)
EP (1) EP3392907B1 (ja)
JP (1) JP2018182198A (ja)
CN (1) CN108735721A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174741A1 (ja) * 2019-02-27 2020-09-03 株式会社日立パワーデバイス 半導体装置
WO2021085234A1 (ja) * 2019-10-31 2021-05-06 三菱電機株式会社 半導体モジュール、電力変換装置、半導体モジュールの製造方法、および、電力変換装置の製造方法
JP7467936B2 (ja) 2020-01-27 2024-04-16 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
DE102019135146B4 (de) * 2019-12-19 2022-11-24 Rogers Germany Gmbh Metall-Keramik-Substrat

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128571A (ja) * 2004-11-01 2006-05-18 Toyota Motor Corp 半導体装置
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
US20090152714A1 (en) * 2007-12-14 2009-06-18 Denso Corporation Semiconductor device and method for manufacturing the same
JP2009164564A (ja) * 2007-12-14 2009-07-23 Denso Corp 電子装置およびその製造方法
JP2009277856A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp パワーモジュール、パワーモジュールの製造方法
JP2010232369A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
US20120002372A1 (en) * 2009-01-30 2012-01-05 Michele Hirsch Composite component and method for producing a composite component
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833617B2 (en) * 2001-12-18 2004-12-21 Hitachi, Ltd. Composite material including copper and cuprous oxide and application thereof
JP4759384B2 (ja) * 2005-12-20 2011-08-31 昭和電工株式会社 半導体モジュール
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6199397B2 (ja) * 2013-08-28 2017-09-20 三菱電機株式会社 半導体装置およびその製造方法
JP6316219B2 (ja) * 2015-01-22 2018-04-25 三菱電機株式会社 パワー半導体モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128571A (ja) * 2004-11-01 2006-05-18 Toyota Motor Corp 半導体装置
JP2008200728A (ja) * 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
US20090152714A1 (en) * 2007-12-14 2009-06-18 Denso Corporation Semiconductor device and method for manufacturing the same
JP2009164564A (ja) * 2007-12-14 2009-07-23 Denso Corp 電子装置およびその製造方法
JP2009277856A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp パワーモジュール、パワーモジュールの製造方法
US20120002372A1 (en) * 2009-01-30 2012-01-05 Michele Hirsch Composite component and method for producing a composite component
JP2012516558A (ja) * 2009-01-30 2012-07-19 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 複合構成部分および複合構成部分を製造する方法
JP2010232369A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174741A1 (ja) * 2019-02-27 2020-09-03 株式会社日立パワーデバイス 半導体装置
WO2021085234A1 (ja) * 2019-10-31 2021-05-06 三菱電機株式会社 半導体モジュール、電力変換装置、半導体モジュールの製造方法、および、電力変換装置の製造方法
JP7467936B2 (ja) 2020-01-27 2024-04-16 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法

Also Published As

Publication number Publication date
EP3392907A1 (en) 2018-10-24
CN108735721A (zh) 2018-11-02
EP3392907B1 (en) 2019-07-03
US20180308833A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP2018182198A (ja) 半導体装置
US8537550B2 (en) Wiring board and power conversion device
US20130277821A1 (en) Thermal package wth heat slug for die stacks
WO2010147202A1 (ja) 電力変換装置
JP7137558B2 (ja) 半導体装置
JP6818649B2 (ja) 半導体装置及び半導体素子
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2019071412A (ja) チップパッケージ
JP6244272B2 (ja) 半導体装置
JP6354674B2 (ja) 半導体装置
JP2017174951A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
US8581385B2 (en) Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same
JP5962365B2 (ja) パワー半導体モジュール
JP5987635B2 (ja) パワー半導体モジュール
JP2012182240A (ja) 半導体装置
US11410959B2 (en) Semiconductor module
KR200483254Y1 (ko) 반도체 패키지
JP2006294729A (ja) 半導体装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
US9362221B2 (en) Surface mountable power components
US20230282563A1 (en) Semiconductor device
JP6274019B2 (ja) 半導体装置及びその製造方法
JP2005268496A (ja) 半導体装置
US11270970B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210305