JP2010232369A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010232369A
JP2010232369A JP2009077421A JP2009077421A JP2010232369A JP 2010232369 A JP2010232369 A JP 2010232369A JP 2009077421 A JP2009077421 A JP 2009077421A JP 2009077421 A JP2009077421 A JP 2009077421A JP 2010232369 A JP2010232369 A JP 2010232369A
Authority
JP
Japan
Prior art keywords
heat
semiconductor device
semiconductor element
exothermic
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009077421A
Other languages
English (en)
Other versions
JP5210935B2 (ja
Inventor
Sukenori Makari
祐紀 真狩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2009077421A priority Critical patent/JP5210935B2/ja
Publication of JP2010232369A publication Critical patent/JP2010232369A/ja
Application granted granted Critical
Publication of JP5210935B2 publication Critical patent/JP5210935B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

【課題】ガス抜き通路の存在を前提とし、伝熱性を高めることができる半導体装置を提供することを課題とする。
【解決手段】想像線で示す発熱性半導体素子１４の真下に、接合層２１が配置されている。同様に、想像線で示す発熱性半導体素子１５の真下に、接合層２２が配置され、発熱性半導体素子１６の真下に、接合層２３が配置され、発熱性半導体素子１７の真下に、接合層２４が配置されている。
【効果】発熱性半導体素子で発生した熱は、図面上から下へ最短距離を進むため、効果的に排熱される。
【選択図】図４

Description

本発明は、発熱性半導体素子を含む半導体装置に関する。
絶縁基板にＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＦＷＤ（フリーホイールダイオード）などの高い発熱性を有する半導体素子（以下、発熱性半導体素子と記す。）を実装した半導体装置では、発熱性半導体素子の放熱対策が必要となり、絶縁基板の下面に放熱金属板を添え、この放熱金属板の下面にヒートシンクを添え、放熱金属板及びヒートシンクを介して放熱するようにしている。
放熱金属板とヒートシンクとの間に隙間が発生すると、伝熱性が悪くなるため、接合部の構造が重要になる。近年、２つの金属板同士を、金属ナノ粒子で結合する接合構造が提案されている（例えば、特許文献１（図３）参照。）。
特許文献１を次図に基づいて説明する。
図８は従来の接合方法を説明する図であり、下の金属板１１１に縞状に金属ナノ粒子１１２を塗布し、上の金属板１１３を重ね、トンネル１１４が消失しない程度の圧力で上の金属板１１３を押し下げながら加熱する。一定時間、圧力を増やし、温度を上げて接合を行う。
なお、金属ナノ粒子は、超微粒子であるため、通常の焼結温度より低温（又は常温）で焼結反応が起こるという、特有の性質を有する。正規の焼結工程の前に、焼結反応が起こらないように、金属ナノ粒子を有機物で被覆するという対策が講じられる。
焼結工程では、加熱により先ず有機被膜をガス化して除去し、次に金属ナノ粒子を金属板に焼結接合させる。
その後、ガスの抜けが悪いと、有機被膜の除去が不十分となり、焼結接合も不十分となる。
この点、特許文献１によれば、トンネル１１４を介してガスが逃がされるので、良好な接合が行われる。
このような特許文献１の技術を応用して、製造した半導体装置の例を次図で説明する。
図９は従来の半導体装置の断面図であり、この半導体装置１２０では、絶縁基板１２１の上に回路板１２２が載せられ、この回路板１２２の上に発熱性半導体素子１２４が載せられ、絶縁基板１２１の下に放熱金属板１２５が添えられ、この放熱金属板１２５の下面に金属ナノ粒子からなる接合層１２６を介してヒートシンク１２７が添えられている。接合層１２６には、特許文献１の技術を応用したため、複数条のトンネル１２８、１２８が残っている。
発熱体性半導体素子１２４で発生した熱は、矢印（１）の経路を通って、大気・冷媒等へ放散されることが望まれる。しかし、一部の熱は、矢印（２）のように、トンネル１２８で止められ、トンネル１２８を迂回する経路を通って、大気へ放散される。すなわち、トンネル１２８の存在により、伝熱性が低下するという問題がある。
トンネル１２８を廃止すると、ガス抜けが不十分となり、上述した諸問題が起こるため、トンネル１２８は不可欠である。
そこで、トンネル１２８の存在を前提とし、伝熱性を高めることができる技術が求められる。
特開２００７−３３０９８０公報
本発明は、トンネル（ガス抜き通路）の存在を前提とし、伝熱性を高めることができる半導体装置を提供することを課題とする。
請求項１に係る発明は、絶縁基板の上に回路板が載せられ、この回路板の上に発熱性半導体素子が載せられ、前記絶縁基板の下に放熱金属板が添えられ、この放熱金属板の下面に金属ナノ粒子からなる接合層を介してヒートシンクが添えられている半導体装置であって、
前記接合層は、上から見たときに、前記発熱性半導体素子の下の領域に、隙間無く配置されていることを特徴とする。
請求項２に係る発明では、ヒートシンクは１個であり、発熱性半導体素子は複数個であり、これらの発熱性半導体素子は、平面視で隣り合う接合層間に隙間が確保できる程度に、離して配置されていることを特徴とする。
請求項３に係る発明では、ヒートシンクは１個であり、発熱性半導体素子は複数個であり、これらの発熱性半導体素子は、平面視で左右隣りの接合層間に隙間が確保できる程度に、離して配置されていることを特徴とする。
請求項１に係る発明では、発熱性半導体素子の下の領域に、金属ナノ粒子からなる接合層が、隙間無く配置されているため、発熱性半導体素子で発生した熱は、最短距離を進むことが期待され、伝熱性が高まる。
請求項２に係る発明では、隣り合う接合層間（平面視で上下左右に隣り合う接合層間）に、ガス抜き作用を発揮する隙間が各々確保されている。ガス抜き性が高まり、良好な焼結接合が行われる。
請求項３に係る発明では、左右隣りの接合層間だけに、ガス抜き作用を発揮する隙間が確保されている。ガス抜き性が高まり、良好な拡散接合が行われる。請求項２よりは、平面視で上下方向の発熱性半導体素子の間隔を狭めることができ、半導体装置の小型化が達成できる。
本発明に係る半導体装置の断面図である。 本発明に係る半導体装置の平面図である。 本発明に係る半導体装置の製造手順を説明する図である。 図１の４−４線断面図である。 最長辺Ｌと接合強さの相関図である。 図４の別実施例図である。 図４の更なる別実施例図である。 従来の接合方法を説明する図である。 従来の半導体装置の断面図である。
本発明の実施の形態を添付図に基づいて以下に説明する。なお、請求項１は図４、図６及び図７で説明され、請求項２は図４及び図７で説明され、請求項３は図６で説明される。
先ず、本発明の実施例１を図面に基づいて説明する。
図１に示されるように、半導体装置１０では、絶縁基板１１の上に回路板１２、１３が載せられ、これらの回路板１２、１３の上に各々発熱性半導体素子１４、１６が載せられ、絶縁基板１１の下に放熱金属板１８が添えられ、この放熱金属板１８の下面に金属ナノ粒子からなる接合層２１、２３を介してヒートシンク２５が添えられている。
この半導体装置１０では、上から見ると図２に示すように、絶縁基板１１の上に回路板１２、１３が載せられ、一方（図左）の回路板１２に、横長矩形状の発熱性半導体素子１４と正方形状の発熱性半導体素子１５とが下上に離れて配置され、他方（図右）の回路板１３に、正方形状の発熱性半導体素子１６と横長矩形状の発熱性半導体素子１７とが下上に離れて配置されている。１９はボンディングワイヤである。
横長矩形状の発熱性半導体素子１４、１７は、ＦＷＤ（フリーホイールダイオード）であり、正方形状の発熱性半導体素子１５、１６は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であり、何れも、作動中に発熱する。
次に、金属ナノ粒子からなる接合層（図１、符号２１、２３）による接合方法を図面に基づいて説明する。
図３（ａ）に示す金属ナノ粒子ペースト３１を準備する。この金属ナノ粒子ペースト３１は、Ｃ、Ｈ、Ｏを含む有機被膜３２で被覆された金属ナノ粒子３３を、分散媒３４に分散させてなる。金属ナノ粒子３３の金属は銀が好ましい。また、分散媒３４は、エチレングリコール、トルエン、テトラデカン、ブタンジオール、低級アルコールの一種又は複数種を含む。
金属ナノ粒子３３が主体であるため、分散媒３４は少ないほどよく、質量％で、分散媒３４は１０％以下とする。残部が金属ナノ粒子３３となる。なお、有機被膜３２は、常温で金属ナノ粒子３３同士が接合することを防止する機能を発揮する分離用膜であり、２〜２０％程度含まれる。
この金属ナノ粒子ペースト３１を、図３（ｂ）に示すように、下部被接合材であるヒートシンク２５に適量を塗布する。そして、図３（ｃ）に示すように、上部被接合材である放熱金属板１８を載せ、合体物３５を得る。
次に、図３（ｄ）において、合体物３５をヒータ３６の付いた第１加熱炉３７に装入する。そして、この第１加熱炉３７で、大気雰囲気中、６０〜１２０℃の温度で、５〜１２０分間、第１加熱を実施する。この第１加熱工程により、分散媒（（ａ）、符号３４）が除去される。
次に、合体物３５を、図３（ｅ）に示す第２加熱炉３８に装入する。この第２加熱炉３８にはヒータ３６の他に、プレスパンチ３９が設けられている。
そして、この第２加熱炉３８では、プレスパンチ３９で抑えながら、大気雰囲気中、１５０〜３００℃の温度で、５〜１２０分間、第２加熱を実施する。この第２加熱工程により、有機被膜がガス化して除去され、加熱焼結がなされ、接合層が得られる。なお、発生ガス（有機ガス）は、隙間４１を通るため、円滑に且つ短い時間で排出される。
得られた接合層の平面形状を、図面に基づいて説明する。
図４（図１の４−４線断面図）に示すように、想像線で示す発熱性半導体素子１４の領域の下、に、接合層２１が配置されている。同様に、想像線で示す発熱性半導体素子１５の領域の下に、接合層２２が配置され、発熱性半導体素子１６の領域の下に、接合層２３が配置され、発熱性半導体素子１７の領域の下に、接合層２４が配置されている。
なお、接合層２１〜２４の最長辺の長さＬは、５ｍｍ又はそれ以下とすることが望ましい。その理由は後述する。
この結果、図１において、発熱性半導体素子１４、１６が発生した熱は、矢印（３）〜（６）のように、好ましい経路を通って放出される。
この放熱について、従来の構造と比較実験（伝熱実験）を行った。
実験１は、図１に示す、本発明に係る半導体装置１０で行った。実験２は、図９に示す、従来技術に係る半導体装置１２０で行った。
詳細な実験条件は省略するが、実験１での熱抵抗（℃／Ｗ）は０．２９６であり、実験２での熱抵抗（℃／Ｗ）は０．３０３であった。
熱抵抗が小さいほど、伝熱量（単位時間にある面を通る熱量。単位はＷ）が大きくなる。すなわち、熱抵抗の逆数が伝熱量に比例する。
実験２における伝熱量を「１」とした場合に、実験２における伝熱量は、（０．３０３の逆数）÷（０．２９６の逆数）＝０．２９６÷０．３０３＝０．９７７の計算により、０．９７７となる。
すなわち、本発明（実験１）によれば、従来（実験２）よりも、伝熱性が２．３％改善できることが確かめられた。
また、図４に示すＬ（接合部の最長辺の長さ）についても、強度実験を行った。この結果を次図で説明する。
図５に示すように、Ｌは３ｍｍ、５ｍｍ、１０ｍｍについて、接合強さを計測した。
結果、３ｍｍと５ｍｍでは４８ＭＰａの接合強さが得られ、１０ｍｍでは３０ＭＰａの接合強さが得られた。
Ｌ＝１０ｍｍでは、ガスの抜けがやや悪く、強度低下を招いたと考えられる。
ガス抜きを考えると、Ｌは小さいほどよいことなり、Ｌ＝３ｍｍが望まれる。
一方、本発明では、Ｌの大きさは、発熱性半導体素子の大きさに対応させる必要がある。
次に、本発明の実施例２を図面に基づいて説明する。
図４に示す接合層２１と接合層２２とを一体化し、接合層２３と接合層２４とを一体化することができる。この形態は、図６に示される通りである。図４と同一要素は符号を流用し、説明は省略する。
図６は、図４よりも平面視で上下方向の発熱性半導体素子１４と１５（又は１６と１７）の間隔を狭めることができ、半導体装置の小型化が達成できる。
次に、本発明の実施例３を図面に基づいて説明する。
図４に示す接合層２１〜２４は平面視矩形としたが、平面視で円や楕円にすることもできる。この形態は、図７に示される通りである。図４と同一要素は符号を流用し、説明は省略する。したがって、接合層２１〜２４の形状は適宜変更することができる。
本発明は、発熱性半導体を含む半導体装置に好適である。
１０…半導体装置、１１…絶縁基板、１２、１３…回路板、１４〜１７…発熱性半導体素子、１８…放熱金属板、２１〜２４…接合層、２５…ヒートシンク、４１…隙間。

Claims (3)

  1. 絶縁基板の上に回路板が載せられ、この回路板の上に発熱性半導体素子が載せられ、前記絶縁基板の下に放熱金属板が添えられ、この放熱金属板の下面に金属ナノ粒子からなる接合層を介してヒートシンクが添えられている半導体装置であって、
    前記接合層は、上から見たときに、前記発熱性半導体素子の下の領域に、隙間無く配置されていることを特徴とする半導体装置。
  2. 前記ヒートシンクは１個であり、前記発熱性半導体素子は複数個であり、これらの発熱性半導体素子は、平面視で隣り合う接合層間に隙間が確保できる程度に、離して配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記ヒートシンクは１個であり、前記発熱性半導体素子は複数個であり、これらの発熱性半導体素子は、平面視で左右隣りの接合層間に隙間が確保できる程度に、離して配置されていることを特徴とする請求項１記載の半導体装置。
JP2009077421A 2009-03-26 2009-03-26 半導体装置 Expired - Fee Related JP5210935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077421A JP5210935B2 (ja) 2009-03-26 2009-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077421A JP5210935B2 (ja) 2009-03-26 2009-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2010232369A true JP2010232369A (ja) 2010-10-14
JP5210935B2 JP5210935B2 (ja) 2013-06-12

Family

ID=43047932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077421A Expired - Fee Related JP5210935B2 (ja) 2009-03-26 2009-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5210935B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249723A (ja) * 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体モジュールとその製造方法
JP2014160707A (ja) * 2013-02-19 2014-09-04 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
JP2018509659A (ja) * 2015-03-31 2018-04-05 レイセオン カンパニー ナノ粒子ヒートシンクを含む光学コンポーネント
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
JP2021118257A (ja) * 2020-01-27 2021-08-10 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106451A (ja) * 1987-10-20 1989-04-24 Hitachi Ltd 半導体装置
JP2000031357A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007044754A (ja) * 2005-08-12 2007-02-22 Fuji Electric Device Technology Co Ltd 金属板接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106451A (ja) * 1987-10-20 1989-04-24 Hitachi Ltd 半導体装置
JP2000031357A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007044754A (ja) * 2005-08-12 2007-02-22 Fuji Electric Device Technology Co Ltd 金属板接合方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249723A (ja) * 2010-05-31 2011-12-08 Mitsubishi Electric Corp 半導体モジュールとその製造方法
JP2014160707A (ja) * 2013-02-19 2014-09-04 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
JPWO2016152258A1 (ja) * 2015-03-23 2017-09-28 株式会社日立製作所 半導体装置
US10410945B2 (en) 2015-03-23 2019-09-10 Hitachi, Ltd. Semiconductor device
JP2018509659A (ja) * 2015-03-31 2018-04-05 レイセオン カンパニー ナノ粒子ヒートシンクを含む光学コンポーネント
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
JP2021118257A (ja) * 2020-01-27 2021-08-10 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法
JP7467936B2 (ja) 2020-01-27 2024-04-16 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法

Also Published As

Publication number Publication date
JP5210935B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5210935B2 (ja) 半導体装置
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US20110127013A1 (en) Heat-radiating component and method of manufacturing the same
CN105280582B (zh) 半导体装置
WO2018121162A1 (zh) 芯片封装结构及其制造方法
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2011091106A5 (ja) 放熱用部品及びその製造方法、半導体パッケージ
US20180301392A1 (en) Component module and power module
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
CN116936500A (zh) 用于在热接地平面中散布高热通量的方法和设备
US9960097B2 (en) Semiconductor device
TW201128742A (en) Electronic package structure
JP6279162B2 (ja) 半導体装置およびその製造方法
JP2019537269A5 (ja)
JP5424984B2 (ja) 半導体モジュールの製造方法
JP2012138475A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2011238643A (ja) パワー半導体モジュール
JP5130173B2 (ja) 半導体モジュール及び半導体モジュール製造方法
JP2010232366A (ja) パワーエレクトロニクス用デバイス
JP2008124187A (ja) パワーモジュール用ベース
JP5840102B2 (ja) 電力用半導体装置
JP5875102B2 (ja) 半導体モジュールの製造方法
CN207458922U (zh) 一种高压mos管的封装结构
JP2014160707A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP6160037B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、及び、接合体、パワーモジュール、パワーモジュール用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees