JP4635230B2 - 接合方法及び接合構造 - Google Patents

接合方法及び接合構造 Download PDF

Info

Publication number
JP4635230B2
JP4635230B2 JP2005012397A JP2005012397A JP4635230B2 JP 4635230 B2 JP4635230 B2 JP 4635230B2 JP 2005012397 A JP2005012397 A JP 2005012397A JP 2005012397 A JP2005012397 A JP 2005012397A JP 4635230 B2 JP4635230 B2 JP 4635230B2
Authority
JP
Japan
Prior art keywords
metal
metal layer
porous
joining
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005012397A
Other languages
English (en)
Other versions
JP2006202944A (ja
Inventor
正憲 山際
善則 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2005012397A priority Critical patent/JP4635230B2/ja
Publication of JP2006202944A publication Critical patent/JP2006202944A/ja
Application granted granted Critical
Publication of JP4635230B2 publication Critical patent/JP4635230B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、第一の物体と第二の物体とを接合する接合方法及び接合構造に関する。
従来のはんだに代えて、金属ナノ粒子を用いて２つの部材を接合する電極配設基体とその接合方法に関する技術が下記特許文献１に記載されている。この技術では、平均直径１００ｎｍ以下の金属超微粒子の周囲を有機化合物で被覆することによって生成された金属ナノ粒子を、２つの部材の接合部に介在させ、加熱・焼成して接合させる。
また、下記非特許文献１においては、有機溶媒でコーティングしたＡｇナノ粒子からなるＡｇナノペーストを用いてＣｕの試験片どうしを面で接合し、その接合強度の測定と接合部の断面組織の観察を行っている。接合条件である温度と時間と加圧力を変化させて、接合部の強度を検討している。
特開２００４−１２８３５７号公報 Mate ２００４にて発表された論文集P.213「銀ナノ粒子を用いた接合プロセス」大阪大学大学院工学研究科
しかしながら、上記の方法を用いて２つの部材を大面積で接合する場合、金属ナノ粒子を被覆する有機保護膜やペースト化するための有機溶媒を揮発させることが接合面の中央付近では難しく、その結果、炭化物が接合層に残存し、接合部の強度劣化や電気的熱的特性の劣化を招いていた。すなわち、上記の方法は、従来のはんだやろう付けに比べ、大面積の接合には不向きであった。
本発明の目的は、大面積の接合に有利な接合方法及び接合構造を提供することにある。
上記課題を解決するために、本発明は、半導体素子に設けられた第一の金属層と、金属基板に設けられた第二の金属層との間に、多孔質金属層を介在させ、金属を含む有機系接合材を、前記第一の金属層及び第二の金属層と前記多孔質金属層との間に設置し、加熱して接合するという構成になっている。
本発明によれば、大面積の接合に有利な接合方法及び接合構造を提供することができる。
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
《第一の実施の形態》
図１（ａ）〜（ｄ）は、本発明の接合方法及び接合構造の第一の実施の形態を示す図であり、（ａ）は第一の物体と第二の物体とが接合された接合構造の全体断面図、（ｂ）は（ａ）の接合部（Ａ部）の拡大断面図、（ｃ）は多孔質金属層の内部の形状を示す平面図、（ｄ）は別の多孔質金属層の内部の形状を示す平面図である。
図１（ａ）、（ｂ）において、１は第一の物体である例えば半導体素子、１１は第一の金属（ここではＡｇ：銀）からなる第一の金属層、２１ａは第二の金属（ここではＣｕ：銅）からなる第二の物体である金属基板であるＣｕ基板、３は第三の金属（ここではＣｕ）からなる多孔質金属層であるＣｕポーラス板、４は平均直径が１００ｎｍ以下の第四の金属（ここではＡｇ）からなる超微粒子を有機系の溶媒中に分散させてなる金属ナノペーストであるＡｇナノペースト、（ｃ）、（ｄ）において、３１ａ、３１ｂはそれぞれＣｕポーラス板３の空孔である。
〈部材の準備〉
まず、半導体素子１、Ｃｕ基板２１ａ、Ｃｕポーラス板３、Ａｇナノペースト４、を準備する。
〈半導体素子〉
半導体素子１はシリコン（Ｓｉ）からなり、該半導体素子１の裏面には、オーミック接続を取るためのチタン（Ｔｉ）層（図示省略）が形成され、その上に異種金属の拡散を防止するためのニッケル（Ｎｉ）層（図示省略）が形成され、最後に、第一の金属層１１であるＡｇ層が形成されている。
〈Ａｇナノペースト〉
Ａｇナノペーストとは、粒径が例えば約１０ｎｍ前後の銀からなるＡｇナノ粒子（第三の金属からなる超微粒子）からなり、その粒子の周囲を、有機保護膜によってコーティングした状態で溶媒に分散されたペースト状のものである。これに熱を加えて、ある温度になると溶媒や有機保護膜が分解され、揮発し、超微粒子である銀の表面が現れ、互いに焼結する原理を利用して接合材として機能させるものである。
〈金属ナノ粒子の接合原理〉
その基本的な原理は、材料によって違いはあるが、ナノレベルの粒子になるとその表面のエネルギーによってバルクの融点より低温で凝集し、焼結することが一般的に知られており、関連の文献に詳細が記載されている。従って、Ａｇナノペーストは、通常、銀の超微粒子が互いに結合することはなく、溶媒中で安定であり、熱処理によって有機物が揮発することによって銀が焼結することを利用した接着剤である。
〈多孔質金属層〉
多孔質金属層（多孔質金属板）として、例えば銅などの金属からなるＣｕポーラス板３を用いる。内部の形状は図１（ｃ）、（ｄ）に例示するような例えば角型、丸型、棒状などの空孔３１ａ、３１ｂが部分的に繋がった形状や、繊維状の金属が部分的につながった形状であっても構わない。また、空孔率も数％程度から数十％まで等いずれであっても構わない。ただし、Ａｇナノペースト４の有機物が接合面の外部へ揮発すべく面に平行な方向に空孔が繋がっている形状である必要がある。
〈金属基板〉
金属基板はＣｕからなるＣｕ基板２１ａを用いる。
〈接合方法〉
次に、それぞれの部材を用いて接合を行う。
まず、Ｃｕ基板２１ａ上の半導体素子１が実装される側の所定の面上にＡｇナノペースト４を、スクリーン印刷法を用いて厚みを一定にして塗布する。
次に、そのＡｇナノペースト４を塗布した面上に、Ｃｕポーラス板３の一方の面を設置する。
その後、Ｃｕポーラス板３の他方の面上に、再度、Ａｇナノペースト４を、スクリーン印刷法を用いて厚みを一定にして塗布する。
その後、裏面にＡｇ層（第一の金属層１１）を形成した半導体素子１を、裏面がＡｇナノペースト４と接着するように設置し、加熱する。例えば３００℃程度の加熱が適当である。こうすることで、Ａｇナノペースト４を構成する有機物に含まれる炭素によって、半導体素子１の裏面の第一の金属層１１であるＡｇ層の最表面、第四の金属であるＡｇナノペースト４のＡｇナノ粒子の最表面及び第三の金属からなるＣｕポーラス板３の最表面、並びに第二の金属からなるＣｕ基板２１ａの最表面は、酸化還元され、有機物の揮発によってＡｇナノ粒子が凝集し、互いに結合が始まる。また、有機物は、Ｃｕポーラス板３の内部を経由して接合面に平行な方向に接合面の外側へ揮発され易いため、加圧することなく確実なＡｇナノ粒子の凝集、焼結が可能となる。その結果、第一の物体である半導体素子１と、第二の物体であるＣｕ基板２１ａとが、Ｃｕポーラス板３を挟んで、Ａｇの接合層によって接合された構造が完成する。
以上説明したように本実施の形態の接合方法は、第一の物体の第一の金属からなる第一の金属層１１と、第二の物体の第二の金属からなる第二の金属層である例えばＣｕ基板２１ａとの間に、内部に空孔を有し、第三の金属からなる多孔質金属層である例えばＣｕポーラス板３を介在させ、金属を含む有機系接合材を、第一の金属層１１とＣｕポーラス板３との間、及びＣｕ基板２１ａとＣｕポーラス板３との間に設置し、加熱して接合するという構成になっている。
まず、金属ナノペーストを用いた場合の基本的な効果は、上記従来例でも記述のあるとおり、有機系の溶媒に分散させた金属ナノペーストは、有機系の溶媒や保護膜をある温度で揮発させると、第四の金属からなるナノ粒子を含むそれぞれの金属は互いに直接接触してナノ粒子特有の低温での焼結が開始される。これにより、超微粒子を構成する第四の金属からなる接合層を形成するとともに、半導体素子１の表面の第一の金属層１１と第二の金属層からなるＣｕ基板２１ａとを接合することができる。従って、比較的低温で接合できる上に、それ以上の温度、例えば超微粒子を構成する第四の金属のバルク状態での融点まで使用することができる。このことは、同一部品に対してこの接合材料は何度でも使用できることを意味しており、高温はんだと共晶はんだを２ステップで用いている従来の工程に対しても、同一の金属ナノペーストのみを使用することで代替可能である。
上記のように第一の物体と第二の物体との間に内部に空孔を有する多孔質金属層を介在させて、金属を含む有機系接合材を第一の物体と多孔質金属層との間及び第二の物体と多孔質金属層との間に設置し、これらを加熱して接合することにより、多孔質金属層内を有機物の揮発経路として用いることで接合面の中央付近でも十分に有機物の揮発が可能となり、接合時に加圧することなく、高強度でかつ電気的、熱的にも最も良好な接合を達成することができる。また、この構造により、第一の物体と第二の物体が熱膨張係数の異なる異種材料の場合、その接合部に発生する熱応力による接合部のクラックを多孔質金属層内で止めることができる。
また、Ｃｕポーラス板３は、接合面に平行な方向に空孔が繋がっている。このような構造により、上記有機物の揮発を接合面に平行な方向により一層確実に達成することができる。
また、前記有機系接合材は、平均直径が１００ｎｍ以下の第四の金属からなる超微粒子を有機系溶媒中に分散させてなる金属ナノペースト、例えばＡｇナノペーストである。このような金属ナノペーストを用いて加熱接合する接合方法なので、より低温で接合することができ、その結果、接合時に生じる残留応力も緩和でき、信頼性の高い接合を達成できる。
また、第一の金属層１１の表面に、前記有機系接合材を用いて、予めＣｕポーラス板３の第一の面を加熱接合し、その後、Ｃｕポーラス板３の前記第一の面と対向する第二の面に、第二の金属層であるＣｕ基板２１ａを前記有機系接合材を用いて加熱接合する方法を取ってもよい。金属ナノペーストは有機物を揮発させる温度で一度接合が完了すると、その後、同じ温度をかけても接合部が溶解しないので、この接合方法が可能となる。このような構成によりＣｕポーラス板３の両面を同時に接合する必要がなく、上記効果をより簡易的にかつより正確に達成できる。
また、前記接合後、第一の物体と第二の物体とを接合面に対して垂直な方向に加圧し、前記多孔質金属層を圧縮して空孔を無くすようにしてもよい。このようにＣｕポーラス板３を圧縮し、空孔を無くすことができ、上記効果に加え、より電気的、熱的に良好な接合が達成できる。
また、本実施の形態の接合構造は、前記第一の物体は、二つの主面のうちの少なくとも一方の主面に、前記第一の金属層を有する面接合タイプの半導体素子１であり、前記第二の物体は、前記第二の金属層からなる金属基板である。これにより半導体装置の製造構造として、上記効果が得られる。
さらに、前記第一の金属、前記第二の金属、前記第三の金属、前記第四の金属は、金、銀、白金、銅、ニッケル、クロム、鉄、鉛、コバルトのうちのいずれかの金属、またはこれらの金属のうちの少なくとも一種を含む合金、またはこれら金属もしくは合金の混合物からなる。これにより有機系接合材に含まれる有機物による金属の酸化還元が可能であり、より正確に上記効果が得られる。
《第二の実施の形態》
図２は、本発明の第二の実施の形態の接合構造の全体断面図である。
図１に示した第一の実施の形態との違いは、本実施の形態においては、金属基板が、第五の金属であるＡｌ（アルミニウム）からなるＡｌ基板２２であり、その周囲にメッキや蒸着等を利用して第二の金属層としてＡｇ層２１ｂが形成されている点である。
すなわち、本実施の形態の接合構造は、前記第一の物体は、二つの主面のうちの少なくとも一方の主面に、前記第一の金属層を有する面接合タイプの半導体素子１であり、前記第二の物体は、第二の金属層であるＡｇ層２１ｂを少なくとも前記接合する側の表面に有する（ここではＡｌ基板２２の全面に有する）、第五の金属からなるＡｌ基板２２である。これによって、Ａｌの塑性変形し易い特性を活かした接合部の応力緩和が可能となると同時に、Ａｇナノペースト４を用いた上記接合方法及び接合構造も達成可能となる。また、半導体装置の製造構造として、上記効果が得られる。その他の構成、接合方法、作用、効果は第一の実施の形態と同様である。
《第三の実施の形態》
図３は、本発明の第三の実施の形態の接合構造の全体断面図である。
図２に示した第二の実施の形態との違いは、金属基板であるＡｌ基板２２に絶縁板２３が予め接合されている点である。例えば、絶縁板２３は、窒化アルミニウム（ＡｌＮ）や窒化珪素（ＳｉＮ）等のセラミックスからなる。すなわち、本実施の形態の接合構造は、前記第一の物体は、二つの主面のうちの少なくとも一方の主面に、前記第一の金属層を有する面接合タイプの半導体素子１であり、前記第二の物体は、Ａｌ基板２２と絶縁板２３とを有する金属付き絶縁基板２４である。なお、第二の実施の形態と同様に、Ａｌ基板２２の少なくとも前記接合する側の表面には、第二の金属層であるＡｇ層２１ｂを有する（ここではＡｌ基板２２の全面に有する）。
このような構成によって、半導体装置の製造構造として、上記効果が得られる。その他の構成、接合方法、作用、効果は第一の実施の形態と同様である。さらに、本実施の形態では、半導体素子１が接合される側のＡｌ基板２２と、絶縁板２３を挟んで反対側のＡｌ基板２２とは、絶縁板２３によって完全に絶縁されており、半導体装置としての絶縁性も確保することが可能となる。
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。例えば、以上の実施の形態では、金属としてＡｇやＣｕやＡｌ等を用いたが、本発明はこれに限定されることなく、クレームに基づく接合方法及び接合構造によって同様な効果が得られる金属であればいずれであっても構わない。また、半導体素子１としては、Ｓｉを用いたが、その他のガリウム砒素（ＧａＡｓ）や炭化シリコン（ＳｉＣ）などであっても構わない。特に、本発明によって得られる効果である、Ａｇナノペーストを用いた低温接合による残留応力低減と、接合後の使用温度の高耐熱化と、Ａｌ基板による応力緩和を有効に活用できる用途として、高耐熱素子として有望なＳｉＣの高温使用に対する実装方法として最適であると言える。
（ａ）は本発明の第一の実施の形態の接合構造の全体断面図、（ｂ）は（ａ）の接合部（Ａ部）の拡大断面図、（ｃ）は多孔質金属層の内部の形状を示す平面図、（ｄ）は別の多孔質金属層の内部の形状を示す平面図である。 本発明の第二の実施の形態の接合構造の全体断面図である。 本発明の第三の実施の形態の接合構造の全体断面図である。
符号の説明
１…半導体素子 ３…Ｃｕポーラス板
４…Ａｇナノペースト １１…第一の金属層
２１ａ…Ｃｕ基板 ２１ｂ…Ａｇ層
２２…Ａｌ基板 ２３…絶縁板
２４…金属付き絶縁基板 ３１ａ、３１ｂ…空孔

Claims (6)

  1. 半導体素子の第一の金属からなる第一の金属層と、金属基板の第二の金属からなる第二の金属層との間に、内部に空孔を有し第三の金属からなる多孔質金属層を介在させ、
    第四の金属からなる超微粒子を有機系溶媒中に分散させてなる金属ナノペーストである有機系接合材を、前記第一の金属層と前記多孔質金属層との間、及び第二の金属層と前記多孔質金属層との間に設置し、
    加熱して接合することを特徴とする接合方法。
  2. 半導体素子の第一の金属からなる第一の金属層の表面に、予め内部に空孔を有し第三の金属からなる多孔質金属層の第一の面を、第四の金属からなる超微粒子を有機系溶媒中に分散させてなる金属ナノペーストである有機系接合材を用いて加熱して接合し、
    その後、前記多孔質金属層の前記第一の面と対向する第二の面に、金属基板の第二の金属からなる第二の金属層を、前記有機系接合材を用いて加熱して接合することを特徴とする接合方法。
  3. 前記多孔質金属層は、前記接合する面に空孔が露出しており、かつ、前記接合する面に平行な方向に空孔が連続していることを特徴とする請求項１または２記載の接合方法。
  4. 前記接合後、前記半導体素子と前記金属基板とを接合面に対して垂直な方向に加圧し、前記多孔質金属層を圧縮して空孔を無くすことを特徴とする請求項１乃至３のいずれか記載の接合方法。
  5. 前記半導体素子は、
    二つの主面のうちの少なくとも一方の主面に、前記第一の金属層を有する面接合タイプの半導体素子であり、
    前記金属基板は、
    前記第二の金属層からなる金属基板、
    または第二の金属層を少なくとも前記接合する側の表面に有し、第五の金属からなる金属基板であることを特徴とする請求項１乃至４のいずれか記載の接合方法によって接合された接合構造。
  6. 前記第一の金属、前記第二の金属、前記第三の金属、前記第四の金属は、
    金、銀、白金、銅、ニッケル、クロム、鉄、鉛、コバルトのうちのいずれかの金属、またはこれらの金属のうちの少なくとも一種を含む合金、またはこれら金属もしくは合金の混合物からなることを特徴とする請求項５記載の接合構造。
JP2005012397A 2005-01-20 2005-01-20 接合方法及び接合構造 Expired - Fee Related JP4635230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005012397A JP4635230B2 (ja) 2005-01-20 2005-01-20 接合方法及び接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012397A JP4635230B2 (ja) 2005-01-20 2005-01-20 接合方法及び接合構造

Publications (2)

Publication Number Publication Date
JP2006202944A JP2006202944A (ja) 2006-08-03
JP4635230B2 true JP4635230B2 (ja) 2011-02-23

Family

ID=36960670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012397A Expired - Fee Related JP4635230B2 (ja) 2005-01-20 2005-01-20 接合方法及び接合構造

Country Status (1)

Country Link
JP (1) JP4635230B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598687B2 (ja) * 2006-02-09 2010-12-15 株式会社日立製作所 金属超微粒子使用接合材及びそれを用いた半導体装置
JP5006081B2 (ja) * 2007-03-28 2012-08-22 株式会社日立製作所 半導体装置、その製造方法、複合金属体及びその製造方法
JP2009164208A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
MY152082A (en) * 2008-04-30 2014-08-15 Hitachi Chemical Co Ltd Connecting material having metallic particles of an oxygen state ratio and size and semiconductor device having the connecting material
US7682875B2 (en) 2008-05-28 2010-03-23 Infineon Technologies Ag Method for fabricating a module including a sintered joint
DE102008055137A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
JP5433399B2 (ja) * 2009-12-22 2014-03-05 パナソニック株式会社 発光装置
JP5433398B2 (ja) * 2009-12-22 2014-03-05 パナソニック株式会社 発光装置
US10046418B2 (en) 2010-03-18 2018-08-14 Furukawa Electric Co., Ltd. Electrically conductive paste, and electrically conducive connection member produced using the paste
JP5955183B2 (ja) * 2012-09-26 2016-07-20 田中貴金属工業株式会社 半導体素子のダイボンド接合構造及び半導体素子のダイボンド接合方法
JP5664625B2 (ja) 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP5828406B2 (ja) * 2012-12-30 2015-12-02 国立大学法人東北大学 基板の接合方法
SG11201601437UA (en) * 2013-08-29 2016-03-30 Alpha Metals Composite and multilayered silver films for joining electrical and mechanical components
JP6255949B2 (ja) * 2013-11-29 2018-01-10 富士通株式会社 接合方法、及び半導体装置の製造方法
JP6066952B2 (ja) * 2014-03-20 2017-01-25 三菱電機株式会社 半導体モジュールの製造方法
CN104979312B (zh) * 2014-04-14 2018-07-03 中国科学院苏州纳米技术与纳米仿生研究所 半导体结构及其制备方法
JP6536991B2 (ja) * 2015-03-03 2019-07-03 国立大学法人大阪大学 接合構造体および接合構造体の製造方法
JP7202852B2 (ja) * 2018-11-08 2023-01-12 日本特殊陶業株式会社 静電チャック
JP7196706B2 (ja) * 2019-03-18 2022-12-27 三菱マテリアル株式会社 接合用シート及びこの接合用シートを用いて電子部品を基板に接合する方法
DE102019124954A1 (de) * 2019-09-17 2021-03-18 Danfoss Silicon Power Gmbh Verfahren zum Verbinden eines ersten elektronischen Bauteils mit einem zweiten elektronischen Bauteil
JP6713120B1 (ja) * 2019-12-27 2020-06-24 小松　晃雄 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
JP2023111202A (ja) 2022-01-31 2023-08-10 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11245085A (ja) * 1998-02-27 1999-09-14 Fuji Xerox Co Ltd 接合部材およびこれを用いた半導体実装装置
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11245085A (ja) * 1998-02-27 1999-09-14 Fuji Xerox Co Ltd 接合部材およびこれを用いた半導体実装装置
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法

Also Published As

Publication number Publication date
JP2006202944A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
JP4635230B2 (ja) 接合方法及び接合構造
JP2006202586A (ja) 接合方法及び接合構造
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP2006202938A (ja) 半導体装置及びその製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
JP5525335B2 (ja) 焼結銀ペースト材料及び半導体チップ接合方法
TWI624356B (zh) Metal joint structure using metal nanoparticle, metal joint method, and metal joint material
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
US9362242B2 (en) Bonding structure including metal nano particle
JP5920454B2 (ja) 半導体装置およびその製造方法
JP5659663B2 (ja) 半導体装置及び半導体装置の製造方法
JP4969589B2 (ja) ペルチェ素子精製プロセスとペルチェ素子
JP6029222B1 (ja) 金属粒子、ペースト、成形体、及び、積層体
JP6384894B2 (ja) 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
JP2007019360A (ja) 電子部品の実装方法
JP2021107569A (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
JP2009188176A (ja) 半導体装置およびその製造方法
JP6403930B1 (ja) 半導体装置及びその製造方法
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
Masson et al. Die attach using silver sintering. Practical implementation and analysis
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
JPWO2015052791A1 (ja) 金属体の接合方法及び金属体の接合構造
Dai et al. Low-Temperature Die Attachment by Pressureless Cu Sintering for Semiconductor Packaging
JP6766542B2 (ja) 半導体装置の電極に接合される接合材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees