JP4247682B2 - 混成集積回路装置 - Google Patents

混成集積回路装置 Download PDF

Info

Publication number
JP4247682B2
JP4247682B2 JP2004212264A JP2004212264A JP4247682B2 JP 4247682 B2 JP4247682 B2 JP 4247682B2 JP 2004212264 A JP2004212264 A JP 2004212264A JP 2004212264 A JP2004212264 A JP 2004212264A JP 4247682 B2 JP4247682 B2 JP 4247682B2
Authority
JP
Japan
Prior art keywords
film
copper conductor
integrated circuit
circuit device
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004212264A
Other languages
English (en)
Other versions
JP2006032803A (ja
Inventor
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004212264A priority Critical patent/JP4247682B2/ja
Publication of JP2006032803A publication Critical patent/JP2006032803A/ja
Application granted granted Critical
Publication of JP4247682B2 publication Critical patent/JP4247682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)
  • Conductive Materials (AREA)

Description

本発明は厚膜回路基板と電子部品とから成る混成集積回路装置、特に絶縁性の基板上に形成される配線パターン(導体膜)が銅導体から成るものに関する。
混成集積回路装置を構成する厚膜回路基板の一種に、絶縁性の基板上に銀導体又は銅導体で導体膜(配線パターン)を形成したものがある。導体膜としては銀から成る銀導体膜が一般的であるが、マイグレーション性が劣り、電気抵抗が大きい欠点がある。これを考慮して、マイグレーション性に優れ、電気抵抗が小さい銅から成る銅導体膜を使用することがある。
銅導体膜は、銅粉末に酸化物、ガラス粉末及びビヒクルを加えて調整した銅導体ペーストを、基板上にスクリーン印刷法で印刷し、焼成して形成されている。焼成時の温度が低いこと即ち銅が低温(600から700℃程度)で溶融することが望まれる場合がある。例えば、基板の上にルテニウムから成る抵抗体膜を搭載し基板及び抵抗体膜の上に銅導体膜を形成する場合、銅導体ペーストは窒素雰囲気で焼成するので、焼成温度が高すぎるとルテニウムが還元されてしまうからである。
これを考慮して、従来の銅導体ペースト(特許文献1参照)では、銅(Cu)に銅以外の添加金属としてチタン(Ti)やマンガン(Mn)を混合して、銅合金の融点を下げている。
特開2000−48640号
しかし、従来例ではチタンやマンガンを金属粉末の状態で銅粉末と混合しているため、チタン粉末やマンガン粉末が銅粉末内へ均一に分散し難い。不均一な分散の結果、銅導体膜内のチタンやマンガンが少ない部分ではボイド(空洞)ができ、ポーラスな構造となる。このポーラス構造は、特に銅導体膜にはんだを介して電子部品を実装する際に問題となる。はんだ付けの際、はんだ内のすず(Sn)がポーラスな銅導体膜内に拡散して合金層を作り、銅導体膜と基板との結合を破り、界面で剥離が発生し易くなる。
本発明は上記事情に鑑みてなされたもので、絶縁性基板上に銅導体ペーストの焼成により銅導体膜を形成するに当たり、銅導体膜が緻密な構造を持つ厚膜回路基板を含む混成集積回路装置を提供することを目的とする。
本願の発明者は、厚膜回路基板における銅導体ぺ一ストの調整時、銅粉末に添加する添加金属を有機金属とすることを着想して、本発明を完成した。
本発明の混成集積回路装置は、請求項1に記載したように、絶縁性の基板と、基板上に形成され銅粉末に、有機チタン、有機マンガン、有機ゲルマニウム、有機銀より選ばれる有機金属、硼珪酸鉛系のガラスの酸化物を添加した銅導体ペーストを600から700℃の焼成温度で焼成して成る銅導体膜とを含む厚膜回路基板と、銅導体膜上にはんだによりはんだ付けされた電子部品と、から成る。この混成集積回路装置において、銅導体膜ははんだではんだ付けした電子部品と、銅導体膜に実装される他の電子部品とを接続する。銅導体膜は銅粉末に有機金属を添加した銅導体ペーストを焼成して成るので緻密な構造を持つ。銅導体ぺ一ストの焼成温度が600から700℃と低いので、焼成時に他の部品に悪影響を与えない。
本発明にかかる混成集積回路装置によれば、厚膜回路基板の銅導体膜が銅粉末に有機金属を添加した銅導体ペーストを用いて焼成するため、銅導体ぺ一スト中に有機金属が均一に分散し導体の焼結が均一に起こり、緻密な導体膜構造を持つ。従って、はんだ内のすずと銅とが合金層を形成するスピードが遅くなり、合金層の進展による銅導体膜と基板との界面での分離が防止できる。
請求項2の混成集積回路装置によれば、ガラスの酸化物は、軟化点が430℃以下であるので、基板と銅導体膜との密着性を確実に得ることができる。請求項3の混成集積回路装置によれば、有機マンガンは、0.5〜2%で銅導体ペーストに含まれるので、請求項1の効果が容易かつ確実に得られる。請求項4の混成集積回路装置によれば、有機マンガンは、0.7〜2%で銅導体ペーストに含まれるので、請求項1の効果が容易かつ確実に得られる。請求項5の混成集積回路装置によれば、銅粉末は、平均粒径が1μmの粉末と2μmの粉末の混合粉末であるので、基板と銅導体膜との密着性を確実に得ることができる。請求項6の混成集積回路装置によれば、銅導体膜の膜厚が50から200μmであるので、配線抵抗値が低くなり、その結果導体電圧ドロップが低くなり、消費電力を低減できる。
請求項7の混成集積回路装置によれば、基板と銅導体膜との間にボンディング導体膜や抵抗体膜が形成されているので、これらを利用して所望の厚膜回路基板を構成できる。
請求項8の混成集積回路装置によれば、抵抗体が酸化ルテニウム等のように銀系抵抗体であっても、銅導体膜と容易かつ確実に接続できる。請求項9の混成集積回路装置によれば、基板と銅導体膜との間に介在したガラス層が、基板と銅導体膜との間の結合強度を向上させる。
請求項10の混成集積回路装置によれば、基板と銅導体膜との間に銀導体膜が形成されているので、換言すれば銀導体膜の上に銅導体膜が形成された二重膜構造を採用しているので、配線抵抗をより小さく抑えることができる。
請求項11の混成集積回路装置によれば、銀導体膜は銀導体ペーストの焼成により、銅導体ぺ一ストから銅導体膜の焼成と同じ工程で形成でき、作製工程が複雑化しない。請求項12の混成集積回路装置によれば、銀導体ぺ一ストの焼成温度は800から900℃であるので、抵抗体と同じ工程で形成でき、作製工程が複雑化しない。
<混成集積回路装置>
本発明の混成集積回路装置は厚膜回路基板と、電子部品とから成り、厚膜回路基板は絶縁性の基板及び銅導体膜を含む。このうち、基板は絶縁性材料(例えばアルミナ基板)から成り、形状や厚さに特別の制約はない。なお、基板は一つの又は複数の貫通孔を備えることができる。
導電性の銅導体膜は銅導体ペーストを焼成して形成されたもので、その膜厚は50から200μmである(請求項6参照)。このように、銅導体膜の膜厚を厚くすることで配線抵抗値を低く抑えることができ、その結果導体電圧ドロップが小さくなり、配線での消費電力が小さくなる等、混成集積回路装置としての製品特性が向上する。
銅導体ぺ一ストは銅粉末に有機金属を添加して調整し、焼成温度は600から700℃である。この焼成温度であれば、抵抗体等の部材に高熱による悪影響を与えるおそれが少ない。
絶縁性の基板上の銅導体膜が形成されている部分には、少なくともはんだにより電子部品が実装されている。基板上には更にボンディング導体膜及び/又は抵抗体膜が形成され、その上に銅導体膜が形成されていても良い(請求項7参照)。抵抗体膜は銀系抵抗体膜、例えばルテニウムから成る(請求項8参照)。ボンディング導体膜及び/又は抵抗体膜は基板の上面に形成しても良いし、下面に形成しても良い。
<銅導体ぺ一スト>
銅導体ぺ一ストは銅粉末に有機金属を添加して調整する。有機金属とは、樹脂の分子構造を持ち、その分子構造の一部に金属原子が結合している化合物であり、有機チタン、有機マンガン、有機ゲルマニウム、有機銀より選ばれる化合物が挙げられる。有機金属化合物は配位化合物の一種とみなすことができ、有機基は中心金属に対する配位子と考えられる。ナフテン酸塩等の骨格部分にマンガンなどが結合している。なお、ナフテン酸塩の他、テトラエチルチネタートやオクチルアルコート等で骨格部分を形成しても良い。
<ガラス膜、銀導体膜>
絶縁性の基板の上に直接銅導体膜を形成するのではなく、基板の所定部分(例えば電子部品の搭載部分)と銅導体膜との間にガラス層を介在させることができる(請求項9参照)。ガラス層はガラスペーストの焼成により形成できる。また、基板上の所定部分(例えば、電子部品の搭載部分)にはじめに銀導体膜を形成し、その後銅導体膜を形成することもできる(請求項10参照)。この場合、銀導体膜は銀導体ペーストを焼成して形成され、その焼成温度は800から900℃である(請求項11、12参照)。
以下、本発明の実施例を添付図面を参照しつつ説明する。
<第1実施例>
第1実施例に係る混成集積回路装置について、図1から図7を用いて説明する。
(混成集積回路装置)
図1に示す混成集積回路装置は、厚膜回路基板25と、その上に実装された電子部品 とから成る。厚膜回路基板25はアルミナ基板10と、その上面の一部に搭載されたボンディング導体膜(Bg導体膜)13及び抵抗体膜16と、基板10、Bg導体13及び抵抗体膜16上に形成された銅導体膜(配線パターン)20から22とを含む。銅導体膜21にはんだ35及び36により電子部品38がはんだ付けされている。
アルミナ基板10はアルミナを主成分(96重量%)とするもので、Bg導体膜13はAg−Pdから成り、電子部品(不図示)のアルミナワイヤが超音波にて電気的に接続されるものである。抵抗体膜16は酸化ルテニウム(RuO2)から成る。銅導体膜20は、次述するように、銅粉末に有機金属を添加した銅導体ぺ一ストを焼成して形成したものである。結局、Bg導体膜13に接続された電子部品と電子部品38とが、銅導体膜20,抵抗体膜16及び銅導体膜21を介して接続されている。
(混成集積回路装置の作製方法)
(イ)抵抗体膜及びボンディング導体の形成
図2に示すように、ボンディング導体(以下「Bg導体」という)ぺ一スト(田中貴金属製TR4846ぺ一スト)、及び一般的な大気焼成用抵抗体膜ぺ一スト(例えばDupont製2100SR)を用いて、アルミナ基板10上にスクリーン印刷でBg導体ペースト13A及び抵抗体膜ペースト16Aを形成した。
その後、アルミナ基板10、Bg導体ペースト13A及び抵抗体膜ペースト16Aを125℃にて10分間乾燥させ、850℃で60分間焼成した。こうして、図3に示すように、厚さ10から30μmでBg導体膜13と、厚さ10から30μmの抵抗体膜16とを形成した。
(ロ)銅導体ぺ一ストの調製
銅導体ぺ一ストは金属成分である銅(Cu)粉末と、有機マンガン(Mn)からなる添加剤と、酸化銅と、硼珪酸鉛系のガラスの酸化物と、ビヒクルとを混合し、混合物を三本ロールミルにて混練して調整した。
このうち、銅粉末は球形で、平均粉径1μmの銅粉末と2μmの銅粉末との混合粉である。有機マンガンとしてナフテン酸塩の骨格にマンガンが結合したものを使用した。酸化銅は粉径1から2μmであり、ガラスの酸化物は平均粉径3μmで軟化点430℃である。酸化銅及びガラスの酸化物は銅とアルミナ基板10との密着硬度を上げるために混合されている。樹脂及び溶剤を含むビヒクルは銅粉末ペーストの粘度を保つもので、テルピネオール95%にエチレンセルロース(粘度100cp)5重量%を溶かしたものを用いた。
これらの混合比は、重量比で銅粉末81重量%/有機マンガン1重量%/酸化銅5重量%/ガラスの酸化物5重量%/ビヒクル8重量%である。
(ハ)銅導体膜の形成
次に、図4に示すように、上記銅導体ぺ一スト20A、21A及び22Aをアルミナ基板10上にスクリーン印刷し、125℃にて10分間乾燥させた。銅導体膜20はBg導体膜13及び抵抗体膜16を電気的に接続し、銅導体膜21及び22は電子部品38の搭載ランドを形成するものである。従って、銅導体ぺ一スト20AはBg導体部13及び抵抗体膜16を覆う範囲に、銅導体ぺ一スト21A及び22Aは電子部品38の搭載位置に形成する。その後、図5に示すように、銅導体ぺ一スト20Aから22Aを650℃で10分焼成して、厚さ10から30μmの銅導体膜20を形成した。
(ニ)オーバコートガラス膜の形成
図6に示すように、抵抗体膜16の保護及び電子部品38の搭載位置のはんだダムを形成するため、抵抗体膜16を覆う範囲にオーバコートガラスペースト30Aでスクリーン印刷をし、125℃にて10分間乾燥させた。その後、オーバコートガラスペースト30Aを600℃で60分間焼成してオーバコートガラス膜30を形成した。
(ホ)電子部品の搭載
図7に示すように、銅導体膜21及び22にはんだぺ一スト(不図示)でスクリーン印刷をし、はんだペースト上に電子部品38を搭載し、235℃のリフロを実施した。その結果、電子部品38がはんだ35及び36ではんだ付けされ、上記図1に示した混成集積回路装置が完成した。
(比較例)
第1比較例として銅粉末にマンガン粉末を1重量%添加した銅導体ぺ一ストを調整し、第2比較例として銅粉末に金属を一切添加しない銅導体ぺ一ストを調整した。これらのペーストを上記第1実施例の銅導体ぺ一ストと同様に基板上にスクリーンで印刷し、焼成した。こうして、マンガン粉末が有機マンガンと同量だけ添加されている第1比較例の混成集積回路装置と、添加金属が全く添加されていない第2比較例の混成集積回路装置とを作成した。
(強度試験)
第1実施例の厚膜回路基板25の銅導体膜21及び22にはんだ35及び36で電子部品38を実装した混成集積回路装置を、冷熱サイクル雰囲気で、はんだ付けの強度試験を行った。冷熱サイクル雰囲気は、−40℃での30分の保持と150℃での30分の保持とを一サイクルとし、このサイクルを繰り返した。その後、引張試験にてはんだ35及び36による電子部品38のはんだ付け部分の接着強度を測定した。
第1及び第2比較例の厚膜回路基板の銅導体膜にはんだで電子部品を実装した混成集積回路装置も、同様の条件で強度試験を行った。表1に、1000サイクル耐久試験後のはんだ付け部分の接着強度を示す。
Figure 0004247682
第1実施例、第1比較例及び第2比較例を比較すると、第1実施例の銅導体膜を含む混成集積回路装置が、第1比較例及び第2比較例の銅導体膜を含む混成集積回路装置よりも強い接着強度を有し、接着強度が安定していることがわかる。
次に、銅粉末への有機マンガンの添加量と、所定時間後のはんだ付け部の接着強度及び合金層(銅導体膜21,22とはんだ35、36中のすずとの合金)の厚さとの関係を調べる試験を行った。耐久試験では150℃×1000hr後のはんだ付け部の強度と、銅導体膜21における合金層の厚さを調べた。その結果を表2に示す。
Figure 0004247682
これから明らかなように、銅粉末への有機マンガンの添加量が0.5から2%重量の範囲にあれば、150℃×1000hr後における強度は所定の大きさ及び範囲にあり、合金層の厚さも所定の大きさ及び範囲にある。これに対して、銅粉末に有機マンガンを添加しないときは強度は小さく、合金層の厚さが大きいことが分かる。また、添加量が5%を超えるとマンガンとすずとが反応し、かえって強度が落ちることが確認されている。
なお、銅粉末に有機チタンを添加した場合も、有機マンガンを添加した場合とほぼ同様の結果であった。
(効果)
第1実施例による効果は以下の通りである。第1に、厚膜回路基板25の銅導体膜20,21及び22の構造が緻密になる。よって、はんだ付け時にはんだ35及び36内のすずが銅導体膜21及び22に拡散し難く、合金の成長が抑制されアルミナ基板10と銅導体膜21及び22の剥離が防止できる。
緻密な構造の銅導体膜21及び22が得られたのは、銅導体ぺ一スト21A及び22Aの調整時、銅粉末への添加金属をマンガンとしたことによる。マンガンでは、骨格としてのナフテン酸塩にマンガンが結合している。銅導体ペースト21A及び22Aの焼成時、100から200℃でビヒクルの溶剤が消失し、300から400℃でビヒクルの樹脂が消失し、最後にマンガンが残る。
その結果、銅粉末の周辺に微細なマンガンが均一に分散し、焼成過程において銅粉末の融点を下げ、焼結し易くする。これにより銅導体膜21及び22の構造が緻密になる。従って、例えはんだ35及び36内のすずと銅とが反応して合金層が形成されても進展しにくく、銅導体膜21及び22とアルミナ基板10との結合が破られることが防止できる。
これに対して、比較例1のように、銅粉末にマンガン粉末を添加した場合、マンガン粉末は均一に分散できず、緻密な構造ができ難くポーラスな構造になり易いと考えられる。
第2に、配線パターンが銅導体膜20Aから22Aから成る厚膜回路基板25でも、酸化ルテニウムから成る抵抗体膜16の使用が可能となる。銅導体ぺ一スト20Aなどにおける銅粉末への有機マンガンの添加により銅の融点が650℃程度まで下がり、銅導体ぺ一スト20Aから22Aの焼成時における、ルテニウムの窒素による還元が防止されるからである。
<第2実施例>
図8から図12に示す第2実施例の混成集積回路装置は、アルミナ基板上に形成する銅導体膜の一部が第1実施例のそれよりも厚く、これとの関係で電子部品をはんだ付けする銅導体膜とアルミナ基板との間にガラス層を敷いている点が第1実施例と異なり、その他の点は第1実施例と同じである。以下、異なる構成を中心に説明する。
(ガラス層、Bg導体膜、抵抗体膜の形成)
図8に示すように、厚い銅導体膜が形成されるアルミナ基板50上に予め、Bg導体ペースト52A及び抵抗体ペースト53Aの他、ガラスペースト55Aをスクリーン印刷し、125℃にて10分間乾燥させ、650℃で10分間焼成する。こうして、図9に示すように、厚さO.01から1μmのガラス層55と、厚さ10から30μmのBg導体膜52と、厚さ10から30μmの抵抗体膜53とを形成した。
(銅導体膜の形成)
図10に示すように、上記第1実施例の銅導体ぺ一ストと同じ銅導体ぺ一スト57A、58A及び61Aをスクリーン印刷し、125℃にて10分間乾燥させ、650℃で10分間焼成した。その結果、図11に示すように、Bg導体膜52及び抵抗体膜53を覆う銅導体膜57及び58の他、ガラス膜55を覆う大電流配線用の厚さ50から100μmの銅導体膜61が形成された。
(オーバコートガラス膜の形成)
オーバコートガラスペーストをスクリーン印刷をし、125℃にて10分間乾燥させ、600℃で60分間焼成して、図12に示すように、銅導体膜57、58及び61を覆うオーバーコートガラス膜63を形成した。こうして、第2実施例の厚膜回路基板60が作製された。銅導体膜61上にはんだにより電子部品(不図示)がはんだ付けされている。
(比較例)
第3比較例として、アルミナ基板50と銅導体膜61との間にガラス層55を敷かないで厚膜回路基板を作製した。
(試験)
アルミナ基板50と銅導体膜61との間にガラス層55を敷いた第2実施例の厚膜回路基板60、及びガラス層を敷かない第3比較例の厚膜回路基板において、650℃で60分間焼成を行い、アルミナ基板からの銅導体膜の浮き量を調べた。
その結果、比較例3の厚膜回路基板ではアルミナ基板からの銅導体膜の浮き量が150から200μmであるのに対して、第2実施例の厚膜回路基板ではアルミナ基板50からの銅導体膜61の浮き量が50μm以下と良好であることが分かった。これは、銅導体膜61の焼成時の焼き縮みに伴って発生するアルミナ基板60と銅導体膜との間の密着力を、ガラス層55が向上させることにより、剥離の進展が抑制されるためと考えられる。
このように、第2実施例によれば、上記第1実施の効果に加えて、ガラス層55を形成したことにより、アルミナ基板50と銅導体膜61との間の結合強度が向上する効果が得られる。
<第3実施例>
図13から図17に示す第3実施例では、アルミナ基板70上にはじめに銀(Ag)導体膜を形成し、その上に銅導体膜を形成している点が、第1実施例とは異なる。以下、異なる点を中心に説明する。
図13に示すように、アルミナ基板70上に、Bg導体ペースト71A及び抵抗体ペースト72Aの他に、第1導体膜としての銀導体ぺ一スト74Aをスクリーン印刷し、125℃にて10分間乾燥させ、850℃で10分間焼成した。これにより、図14に示すように、膜厚が10から30μmのBg導体膜71と、膜厚が10から30μmの抵抗体膜72と、膜厚が10から30μmの銀導体膜74とが形成された。
(銅導体膜の形成)
次に、図15に示すように、Bg導体膜71、抵抗体膜72及び銀導体膜74上に、上記第1実施例の銅導体ぺ一ストと同じ銅導体ぺ一スト76A、77A及び79Aをスクリーン印刷し、125℃にて10分間乾燥させ、650℃で60分間焼成した。こうして、図16に示すように、銅導体膜76及び77の他、銀導体膜74上に積層された第2導体膜としての銅導体膜79を形成した。銅導体膜79の膜厚は10から20μmが一般的であるが、大電流を流すラインでは膜厚を50から200μmにする。
(オーバコートガラス膜の形成)
図17に示すように、銅導体膜76、77及び79にわたるようにオーバコートガラスペーストでスクリーン印刷をし、125℃にて10分間乾燥させ、600℃で60分間焼成した。こうして銅導体膜76、77及び79がオーバコートガラス膜81で覆われ、第3実施例の厚膜回路基板80が作製された。銅導体膜79上にはんだにより電子部品(不図示)がはんだ付けされている。
第3実施例では、アルミナ基板70上の電子部品の搭載部分が銀導体膜74と銅導体膜79とを二層構造になり、膜厚が従来の10から30μmに比べて、30から80μmと厚くなっている。第4比較例として、基板と銅導体膜との間に銀導体膜を介在しない混成集積回路装置を作製した。
(効果)
第3実施例によれば、第1実施例の効果に加えて、アルミナ基板70上の電子部品の搭載部分の配線抵抗値が低くなり、大電流容量を増やすことが可能となる効果が得られる。銀導体膜が介在されていない比較例4ではそのような効果は得られない。
<第4実施例>
図18から図21に示す第4実施例では、アルミナ基板100に複数の貫通孔(スルーホール)101、102及び103が形成されている。図21から分かるように、厚膜回路基板120のアルミナ基板100の上面では左端にBg導体膜105が形成され、貫通孔101の周縁に銀導体膜107が形成され、貫通孔102の周縁に銀導体膜108が形成されている。右寄りの貫通孔103の回りに銀導体膜109が形成され、基板の右端部に銀導体膜113が形成されている。結局、アルミナ基板100の上面のBg導体膜105に接続された電子部品(不図示)と、下面の抵抗体膜121と銅導体膜115にはんだによりはんだ付けされた電子部品(不図示)とが、銀導体膜及び銅導体膜を介して接続されている。
これらの銀導体膜107と,銀導体膜108と、銀導体膜109及び111を覆うようにそれぞれ銅導体膜113,114及び115が形成されている。そして、銅導体膜113,114及び115がガラスコート膜117、118及び119で覆われている。アルミナ基板100の下面では左端寄りに形成された抵抗体膜121を覆うように貫通孔101,102及び103に銅導体膜123,124及び125が形成され、銅導体膜123から125がガラスコート膜127で覆われている。
アルミナ基板100の上面に銀導体膜107、108、109及び111を形成し、その上に銅導体膜113、114及び115を形成する方法、及び下面に銅導体膜を123、124及び125を形成する方法は、基本的に第3実施例と同じであるので、詳しい説明は省略する。こうして、第4実施例の厚膜回路基板120が作製されている。
(効果)
第4実施例によれば、アルミナ基板100がスルーホール101から103を持ち、基板の上面にBg導体膜105が形成され、下面に抵抗体膜121が形成されている場合でも、第3実施例の効果と同様の効果が得られる。加えて、銅導体膜113等が銀導体膜107等を介してアルミナ基板100に形成されているので、高密度でしかも大電流に対向できる厚膜回路基板を提供できる。
第1実施例の混成集積回路装置を示す正面断面図である。 上記混成集積回路装置の作製工程(抵抗体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(抵抗体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(ガラスコート膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(電子部品の実装時)を示す断面説明図である。 第2実施例の混成集積回路装置の作製工程(抵抗体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(抵抗体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(ガラスコート膜の焼結時)を示す断面説明図である。 第3実施例の混成集積回路装置の作製工程(抵抗体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(抵抗体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体ペースト等の形成時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(ガラスコート膜の焼結時)を示す断面説明図である。 第4実施例の混成集積回路装置の基板を示す断面説明図である。 上記混成集積回路装置の作製工程(抵抗体膜、銀導体膜等の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(銅導体膜の焼結時)を示す断面説明図である。 上記混成集積回路装置の作製工程(ガラスコート膜の焼結時)を示す断面説明図である。
符号の説明
10:基板 13:ボンディング導体膜
16:抵抗体膜 20,21,22:銅導体膜
30:ガラスコート膜 25:厚膜回路基板
35,36:はんだ 38:電子部品

Claims (12)

  1. 絶縁性の基板と、前記基板上に形成され銅粉末に、有機チタン、有機マンガン、有機ゲルマニウム、有機銀より選ばれる有機金属、硼珪酸鉛系のガラスの酸化物を添加した銅導体ペーストを600から700℃の焼成温度で焼成して成る銅導体膜とを含む厚膜回路基板と、
    前記銅導体膜上にはんだによりはんだ付けされた電子部品と、
    から成ることを特徴とする混成集積回路装置。
  2. 前記ガラスの酸化物は、軟化点が430℃以下である請求項1記載の混成集積回路装置。
  3. 前記有機マンガンは、前記銅導体ペーストの重量を100%としたときに、0.5〜2%で含まれる請求項1記載の混成集積回路装置。
  4. 前記有機マンガンは、前記銅導体ペーストの重量を100%としたときに、0.7〜2%で含まれる請求項1記載の混成集積回路装置。
  5. 前記銅粉末は、平均粒径が1μmの粉末と、平均粒径が2μmの粉末の混合粉末である請求項1記載の混成集積回路装置。
  6. 前記銅導体膜の膜厚は50から200μmである請求項1に記載の混成集積回路装置。
  7. 前記銅導体膜は、前記基板上に形成された抵抗体膜及びボンディング導体膜を覆うように形成されている請求項1に記載の混成集積回路装置。
  8. 前記抵抗体膜は酸化ルテニウム(RuO)よりなる抵抗体膜である請求項7に記載の混成集積回路装置。
  9. 前記基板と前記銅導体ペーストとの間にガラス層が介在されている請求項1に記載の混成集積回路装置。
  10. 前記基板と前記銅導体膜との間に銀導体膜が形成されている請求項1に記載の混成集積回路装置。
  11. 前記銀導体膜は、前記銅導体ぺ一ストの焼成前に前記基板と前記銅導体ペーストとの間に介在させた銀導体ペーストを焼成したものである請求項10に記載の混成集積回路装置。
  12. 前記銀導体ペーストの焼成温度は800から900℃である請求項11に記載の混成集積回路装置。
JP2004212264A 2004-07-20 2004-07-20 混成集積回路装置 Expired - Fee Related JP4247682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004212264A JP4247682B2 (ja) 2004-07-20 2004-07-20 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212264A JP4247682B2 (ja) 2004-07-20 2004-07-20 混成集積回路装置

Publications (2)

Publication Number Publication Date
JP2006032803A JP2006032803A (ja) 2006-02-02
JP4247682B2 true JP4247682B2 (ja) 2009-04-02

Family

ID=35898756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212264A Expired - Fee Related JP4247682B2 (ja) 2004-07-20 2004-07-20 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP4247682B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664625B2 (ja) 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006032803A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100525176B1 (ko) 세라믹 전자부품 및 그 제조방법
KR100866220B1 (ko) 도체 조성물 및 그 제조방법
KR101274927B1 (ko) 후막도체형성용 조성물, 이 조성물을 이용하여 형성된 후막도체 및 이 후막도체를 이용한 칩 저항기
JP2619289B2 (ja) 銅導電性組成物
JP3564089B2 (ja) 導体ペースト及びその製造方法
JP2006196421A (ja) 被覆導体粉末および導体ペースト
JP4623921B2 (ja) 抵抗組成物および抵抗器
JP4431052B2 (ja) 抵抗器の製造方法
JP2002290011A (ja) 厚膜回路基板及びその製造方法
US6936192B2 (en) Resistive composition, resistor using the same, and making method thereof
JPH0817671A (ja) 導電性ペースト
JP4247682B2 (ja) 混成集積回路装置
WO2016186185A1 (ja) 厚膜導体形成用Cuペースト組成物および厚膜導体
TW202320959A (zh) 低熔點高可靠性焊料粒子以及包含所述焊料粒子的樹脂組合物
JP4081865B2 (ja) 導体組成物の製造方法
JP4397279B2 (ja) 抵抗組成物およびそれを用いた抵抗器
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JPH08153414A (ja) 導電ペースト
JP2007009250A (ja) 電子部品の結線方法及び電子部品
JPH1074419A (ja) チップ抵抗体の端子電極用導電性ペースト組成物
JP3318299B2 (ja) Pbフリー低温焼成型導電塗料
JP2004031355A (ja) 導体ペースト及びその製造方法
JPH02263731A (ja) 厚膜銅ペースト
JP2001236826A (ja) 導電性ペースト
JPH0548225A (ja) 導体ペースト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4247682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees