CN112563231A - 填充式芯片互连结构和芯片互连结构的制备方法 - Google Patents

填充式芯片互连结构和芯片互连结构的制备方法 Download PDF

Info

Publication number
CN112563231A
CN112563231A CN202011387426.9A CN202011387426A CN112563231A CN 112563231 A CN112563231 A CN 112563231A CN 202011387426 A CN202011387426 A CN 202011387426A CN 112563231 A CN112563231 A CN 112563231A
Authority
CN
China
Prior art keywords
metal
paste
layer
peripheral region
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011387426.9A
Other languages
English (en)
Inventor
张西子
王亮
周扬
吴灵美
钱靖
陈显平
喻佳兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Global Energy Interconnection Research Institute
Original Assignee
Chongqing University
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University, Global Energy Interconnection Research Institute filed Critical Chongqing University
Priority to CN202011387426.9A priority Critical patent/CN112563231A/zh
Publication of CN112563231A publication Critical patent/CN112563231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供了一种填充式芯片互连结构和芯片互连结构的制备方法，填充式芯片互连结构包括：基板；金属焊膏连接层，金属焊膏连接层设置在基板上；芯片，芯片设置在金属焊膏连接层上；其中，金属焊膏连接层包括第一金属焊膏层和第二金属焊膏层，第二金属焊膏层位于第一金属焊膏层的中心位置。本发明的技术方案中，第二金属焊膏层用于将芯片的中心区域与基板的中心区域连接在一起。第二金属焊膏层由第二金属焊膏热压烧结而制成，这样在填充式芯片互连结构的热压烧结的制备过程中，金属焊膏涂抹层的中心区域产生的有机物产物和堆积的热量能够及时通过第一金属焊膏层的路径和孔隙中散出。从而提高了金属焊膏连接层的连接质量和连接的可靠性。

Description

填充式芯片互连结构和芯片互连结构的制备方法
技术领域
本发明涉及芯片互连结构的制备技术领域，具体而言，涉及一种填充式芯片互连结构和芯片互连结构的制备方法。
背景技术
目前，金属焊膏在低温下烧结是当前应用于芯片与基板互连较为前沿的芯片互连技术，金属焊膏烧结技术具有优良的电学、热学及力学特性，且能够实现对芯片和基板的低温连接。
然而，利用金属焊膏连接大面积芯片时，焊膏涂抹层的中心区域的有机溶剂不易挥发，再加上烧结过程中该中心区域的热应力容易集中，使得烧结后的焊膏连接层的中心区域容易出现裂纹、大孔隙及芯片翘曲等问题，这就降低了焊膏连接层的电导率、热导率及剪切强度，从而降低了焊膏连接层的可靠性。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明的一个目的在于提供一种填充式芯片互连结构。
本发明的另一个目的在于提供一种芯片互连结构的制备方法。
为了实现上述目的，本发明的实施例提供了一种填充式芯片互连结构，填充式芯片互连结构包括：基板；金属焊膏连接层，金属焊膏连接层设置在基板上；芯片，芯片设置在金属焊膏连接层上；其中，金属焊膏连接层包括第一金属焊膏层和第二金属焊膏层，第二金属焊膏层位于金属焊膏连接层的中心位置。
在该技术方案中，金属焊膏连接层包括两种不同的金属焊膏层，即第一金属焊膏层和第二金属焊膏层，第二金属焊膏层用于将芯片的中心区域与基板的中心区域连接在一起。第二金属焊膏层由第二金属焊膏热压烧结而制成，这样在填充式芯片互连结构的热压烧结的制备过程中，金属焊膏涂抹层的中心区域产生的有机物产物和堆积的热量能够及时通过第一金属焊膏层的路径和孔隙中散出。在施压阶段，第二金属焊膏层在垂直压力作用下向外蠕动，有效填补了第一金属焊膏层的孔隙路径，提升了第一金属焊膏层的致密度。而且，金属焊膏涂抹层的中心区域集中的热量能够及时散出，避免了相关技术中在制备芯片互连结构的过程中，上述中心区域的热量无法及时散出，导致金属焊膏涂抹层的中心区域的热应力集中，金属焊膏连接层的中间区域容易出现裂纹、大孔隙以及芯片翘曲的问题。从而提高了金属焊膏连接层的连接质量和连接的可靠性，进而满足芯片与基板的连接要求。
另外，本发明提供的上述实施例中的填充式芯片互连结构还可以具有如下附加技术特征：
在上述技术方案中，基板具有上表面，上表面设置有外围区域和与内围区域，外围区域和内围区域位于上表面的中心位置，内围区域位于外围区域的中心位置，内围区域的外边缘与外围区域连接，第一金属焊膏层填充在外围区域上，第二金属焊膏层填充在内围区域上。
在该技术方案中，内围区域即基板的中心区域，在内围区域上填充第二金属焊膏层，这样确保在热压烧结制备填充式芯片互连结构的过程中，内围区域的热量能够及时散出，避免芯片与基板连接时容易出现裂纹和翘曲的问题。从而提高了金属焊膏连接层的连接质量，进而满足芯片与基板的连接要求。
在上述任一技术方案中，外围区域和内围区域与芯片相适配。
在该技术方案中，可根据芯片的具体结构具体设计外围区域和内围区域的形状，这样确保填充在外围区域的第一金属焊膏层和填充在内围区域的第二金属焊膏层能够完全与芯片接触，从而确保金属焊膏连接层的连接质量，进而确保填充式芯片互连结构的制备质量。
在上述任一技术方案中，外围区域为矩形环结构，内围区域为矩形结构。
在该技术方案中，芯片通常为矩形结构，将外围区域和内围区域设置成上述形状能够确保金属焊膏连接层与芯片完全接触，从而确保金属焊膏连接层的连接质量，进而确保填充式芯片互连结构的制备质量。当然可根据实际情况，将内围区域设置成圆形或交叉十字形等其他形状的结构。
在上述任一技术方案中，第一金属焊膏层由第一金属焊膏通过热压烧结工艺制成，第二金属焊膏层由第二金属焊膏通过热压烧结工艺制成。
在该技术方案中，通过热压烧结工艺，能够将第一金属焊膏变成第一金属焊膏层，将第二金属焊膏变成第二金属焊膏层，这样确保金属焊膏连接层能够稳定且可靠地将芯片和基板连接在一起，从而确保芯片和基板能够正常地使用，进而满足填充式芯片互连结构使用要求。
在上述任一技术方案中，第二金属焊膏包括金属纳米颗粒与金属纳米线组成的混合物和易挥发的有机溶剂。
在该技术方案中，第二金属焊膏在热压烧结的过程中，其内部的有机溶剂受热挥发，在确保芯片的中心区域与基板的中心区域烧结强度的情况下，挥发的有机溶剂能够带走上述中心区域的热量，避免中心区域的热量无法及时散出而导致金属焊膏涂抹层的中心区域热应力集中的问题，进而确保填充式芯片互连结构的制备质量。另外，第二金属焊膏内部的混合物在热压烧结的过程中形成第二金属焊膏层，第二金属焊膏层作为支撑骨架用于连接和支撑基板和芯片，进而确保填充式芯片互连结构的制备质量。
在上述任一技术方案中，金属纳米颗粒的粒径为d，d的取值范围为：20nm≤d≤200nm，或/和金属纳米线的长度为L，L的取值范围为：800nm≤L≤5μm，金属纳米线的半径为r，r的取值范围为：20nm≤r≤200nm。
在该技术方案中，将d、L和r设置在上述范围内，这样确保第二金属焊膏在热压烧结的过程中的散热功能更好，第二金属焊膏层的连接和支撑能力更高，进而确保填充式芯片互连结构的制备质量。
在上述任一技术方案中，第一金属焊膏由不同尺寸的金属颗粒和助焊剂均匀混合制成。
在该技术方案中，第一金属焊膏在热压烧结的过程中，与烧结气体充分接触，有利于烧结体的形成，这样确保金属焊膏连接层的连接质量，同时助焊剂容易挥发，进而被烧结气体带出，能够将外围区域的热量散出，进而确保填充式芯片互连结构的制备质量。
在上述任一技术方案中，外围区域和内围区域相叠加的面积为第一金属焊膏层和第二金属焊膏层填充的总面积，外围区域与总面积的面积比为m1，m1的取值范围为：0.3≤m1≤0.96，内围区域与总面积的面积比为m2，m2的取值范围为：0.04≤m2≤0.7。
在该技术方案中，将m1和m2设置在上述范围内，这样确保金属焊膏，即第一金属焊膏和第二金属焊膏，在热压烧结的过程中的散热功能更好，金属焊膏连接层的连接和支撑能力更高，进而确保填充式芯片互连结构的制备质量。
本发明第二方面的技术方案提供了一种芯片互连结构的制备方法，制备方法用于制备如第一方面技术方案中任一项的填充式芯片互连结构，芯片互连结构的制备方法包括：步骤S10：制备第一金属焊膏和第二金属焊膏；步骤S20：确定基板上的外围区域和内围区域；步骤S30：将第一金属焊膏涂抹在外围区域上，将第二金属焊膏涂抹在内围区域上；步骤S40：将芯片放置在第一金属焊膏和第二金属焊膏形成的金属焊膏涂抹层的顶部；步骤S50：对金属焊膏涂抹层、芯片和基板进行热压烧结，以形成填充式芯片互连结构。
本发明第二方面的技术方案提供的芯片互连结构的制备方法，因包括第一方面技术方案中任一项的填充式芯片互连结构，因而具有上述任一技术方案所具有的一切有益效果，在此不再赘述。
在上述方案中，在填充式芯片互连结构的热压烧结的制备过程中，在内围区域涂抹第二金属焊膏，这样在基板中心区域集中的热量能够及时散出，避免了相关技术中在制备芯片互连结构的过程中，上述中心区域的热量无法及时散出，导致金属焊膏涂抹层的中心区域的热应力集中，金属焊膏连接层容易出现裂纹和芯片翘曲的问题。从而提高了金属焊膏连接层的连接质量，进而满足芯片与基板连接要求。
本发明的附加方面和优点将在下面的描述部分中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明实施例的填充式芯片互连结构的结构示意图；
图2示出了图1中的基板的立体结构图；
图3示出了图1中填充式芯片互连结构的制备方法的流程图。
其中，图1至图3中附图标记与部件名称之间的对应关系为：
10、基板；12、上表面；122、外围区域；124、内围区域；20、金属焊膏连接层；22、第一金属焊膏层；24、第二金属焊膏层；30、芯片。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
需要说明的是，本申请中将第一金属焊膏涂抹在外围区域122上，将第二金属焊膏涂抹在内围区域124上，从而形成金属焊膏涂抹层，金属焊膏涂抹层通过热压烧结工艺最终形成金属焊膏连接层20。
下面参照图1至图3描述根据本发明一些实施例的填充式芯片互连结构和芯片互连结构的制备方法。
如图1和图2所示，本发明及本发明的实施例提供了一种填充式芯片互连结构，填充式芯片互连结构包括基板10、金属焊膏连接层20和芯片30。其中，金属焊膏连接层20设置在基板10上。芯片30设置在金属焊膏连接层20上。金属焊膏连接层20包括第一金属焊膏层22和第二金属焊膏层24，第二金属焊膏层24位于第一金属焊膏层22的中心位置。
上述设置中，金属焊膏连接层20包括两种不同的金属焊膏层，即第一金属焊膏层22和第二金属焊膏层24，第二金属焊膏层24用于将芯片30的中心区域与基板10的中心区域连接在一起。第二金属焊膏层24由第二金属焊膏热压烧结而制成，这样在填充式芯片互连结构的热压烧结的制备过程中，金属焊膏涂抹层的中心区域产生的有机物产物和堆积的热量能够及时通过第一金属焊膏层22的路径和孔隙中散出。在施压阶段，第二金属焊膏层24在垂直压力作用下向外蠕动，有效填补了第一金属焊膏层22的孔隙路径，提升了第一金属焊膏层22的致密度。而且，金属焊膏涂抹层的中心区域集中的热量能够及时散出，避免了相关技术中在制备芯片互连结构的过程中，上述中心区域的热量无法及时散出，金属焊膏涂抹层的中心区域的热应力集中，金属焊膏连接层20的中心区域容易出现裂纹、大孔隙以及芯片30翘曲的问题。从而提高了金属焊膏连接层20的连接质量和连接的可靠性，进而满足芯片30与基板10的连接要求。
具体地，如图1和图2所示，在本发明的实施例中，基板10具有上表面12，上表面12设置有外围区域122和与内围区域124，外围区域122和内围区域124位于上表面12的中心位置，内围区域124位于外围区域122的中心位置，内围区域124的外边缘与外围区域122连接，第一金属焊膏层22填充在外围区域122上，第二金属焊膏层24填充在内围区域124上。
上述设置中，内围区域124即基板10的中心区域，在内围区域124上填充第二金属焊膏层24，这样确保在热压烧结制备填充式芯片互连结构的过程中，内围区域124的热量能够及时散出，避免金属焊膏连接层20的中心区域容易出现裂纹和芯片30翘曲的问题。从而提高了金属焊膏连接层20的连接质量，进而满足芯片30与基板10的连接要求。
具体地，如图1和图2所示，在本发明的实施例中，外围区域122和内围区域124与芯片30相适配。
上述设置中，可根据芯片30的具体结构具体设计外围区域122和内围区域124的形状，这样确保填充在外围区域122的第一金属焊膏层22和填充在内围区域124的第二金属焊膏层24能够完全与芯片30接触，从而确保金属焊膏连接层20的连接质量，进而确保填充式芯片互连结构的制备质量。
具体地，如图1和图2所示，在本发明的实施例中，外围区域122为矩形环结构，内围区域124为矩形结构。
上述设置中，芯片30通常为矩形结构，将外围区域122和内围区域124设置成上述形状能够确保金属焊膏连接层20与芯片30完全接触，从而确保金属焊膏连接层20的连接质量，进而确保填充式芯片互连结构的制备质量。当然可根据实际情况，将内围区域124设置成圆形或交叉十字形等其他形状的结构。
具体地，如图1和图2所示，在本发明的实施例中，第一金属焊膏层22由第一金属焊膏通过热压烧结工艺制成，第二金属焊膏层24由第二金属焊膏通过热压烧结工艺制成。
上述设置中，通过热压烧结工艺，能够将第一金属焊膏变成第一金属焊膏层22，将第二金属焊膏变成第二金属焊膏层24，这样确保金属焊膏连接层20能够稳定且可靠地将芯片30和基板10连接在一起，从而确保芯片30和基板10能够正常地使用，进而满足填充式芯片互连结构使用要求。
具体地，如图1和图2所示，在本发明的实施例中，第二金属焊膏包括金属纳米颗粒与金属纳米线组成的混合物和易挥发的有机溶剂。
上述设置中，第二金属焊膏在热压烧结的过程中，其内部的有机溶剂受热挥发，在确保芯片30的中心区域与基板10的中心区域烧结强度的情况下，挥发的有机溶剂能够带走上述中心区域的热量，避免中心区域的热量无法及时散出而导致基板10的中心区域热应力集中的问题，进而确保填充式芯片互连结构的制备质量。另外，第二金属焊膏内部的混合物在热压烧结的过程中形成第二金属焊膏层24，第二金属焊膏层24作为支撑骨架用于连接和支撑基板10和芯片30，进而确保填充式芯片互连结构的制备质量。
具体地，如图1和图2所示，在本发明的实施例中，金属纳米颗粒的粒径为d，d的取值范围为：20nm≤d≤200nm，金属纳米线的长度为L，L的取值范围为：800nm≤L≤5μm，金属纳米线的半径为r，r的取值范围为：20nm≤r≤200nm。
上述设置中，将d、L和r设置在上述范围内，这样确保第二金属焊膏在热压烧结的过程中的散热功能更好，第二金属焊膏层24的连接和支撑能力更高，进而确保填充式芯片互连结构的制备质量。
需要说明的是，第二种金属焊膏由金属纳米线或者金属纳米线与金属纳米颗粒混合材料与极易挥发的有机溶剂混合而成，其中固体含量在90％以上。其中不同尺寸的金属颗粒包括三种尺寸规格的金属颗粒。即纳米尺寸金属颗粒(粒径：20nm至80nm)、亚微米尺寸金属颗粒(粒径：0.6um至0.8um)及微米尺寸金属颗粒(粒径：2um至8um)。第二金属焊膏的固液比为7/3至17/3。
具体地，如图1和图2所示，在本发明的实施例中，第一金属焊膏由不同尺寸的金属颗粒和助焊剂均匀混合制成。
上述设置中，第一金属焊膏在热压烧结的过程中，与烧结气体充分接触，有利于烧结体的形成，这样确保金属焊膏连接层20的连接质量，同时助焊剂容易挥发，进而被烧结气体带出，能够将外围区域122的热量散出，进而确保填充式芯片互连结构的制备质量。
具体地，在本发明的实施例中，第一种金属焊膏是由多尺寸的金属颗粒与助焊剂混合均匀制成，金属颗粒与助焊剂的固液比为7/3至9。金属颗粒包括纳米金属颗粒(粒径：20nm至80nm)、亚微米金属颗粒(粒径：0.6um至0.8um)和微米金属颗粒(粒径：2um至8um)。三种尺寸的金属颗粒的重量比为3：4：3。助焊剂包括分散剂、增稠剂。分散剂选自聚乙烯吡咯烷酮、聚乙烯醇其中的一种或几种混合。增稠剂包括乙醇、乙二醇、丙醇、异丙醇、松油醇、环氧树脂等其中的一种或多种混合物。
具体地，如图1和图2所示，在本发明的实施例中，外围区域122和内围区域124相叠加的面积为第一金属焊膏层22和第二金属焊膏层24填充的总面积，外围区域122与总面积的面积比为m1，m1的取值范围为：0.3≤m1≤0.96，内围区域124与总面积的面积比为m2，m2的取值范围为：0.04≤m2≤0.7。
上述设置中，将m1和m2设置在上述范围内，这样确保金属焊膏，即第一金属焊膏和第二金属焊膏，在热压烧结的过程中的散热功能更好，金属焊膏连接层20的连接和支撑能力更高，进而确保填充式芯片互连结构的制备质量。
本申请中的填充式芯片互连结构具有以下优点：
1、有效解决了相关技术金属焊膏涂抹层的中心区域的热量不易散出而导致芯片30与基板10的中心连接处，即金属焊膏连接层20的中心区域，出现裂纹问题以及因热应力集中而致使芯片30翘曲的问题。
2、金属焊膏连接层20的连接致密，孔隙率低，导电导热性能好，能够长期使用，可靠性高。
如图3所示，本发明还提供了一种芯片互连结构的制备方法，制备方法用于制备第一方面实施例中任一项的填充式芯片互连结构，芯片互连结构的制备方法包括：
步骤S10：制备第一金属焊膏和第二金属焊膏；
步骤S20：确定基板上的外围区域和内围区域；
步骤S30：将第一金属焊膏涂抹在外围区域上，将第二金属焊膏涂抹在内围区域124上；
步骤S40：将芯片放置在第一金属焊膏和第二金属焊膏形成的金属焊膏涂抹层的顶部；
步骤S50：对金属焊膏涂抹层、芯片和基板进行热压烧结，以形成填充式芯片互连结构。
上述步骤中，在填充式芯片互连结构的热压烧结的制备过程中，在内围区域124涂抹第二金属焊膏，这样在金属焊膏涂抹层中心区域集中的热量能够及时散出，避免了相关技术中在制备芯片互连结构的过程中，上述中心区域的热量无法及时散出，导致热应力集中，金属焊膏连接层20的中心区域容易出现裂纹和芯片30翘曲的问题。从而提高了金属焊膏连接层20的连接质量，进而满足芯片30与基板10连接要求。
需要说明的是，在基板10，通常为DBC(Direct Bonding Copper)基板，的中心位置划定2mm×2mm大小的内围区域124，贴上同样面积的胶带。在贴有胶带的基板10印刷10mm×10mm的第一种焊膏，撕去胶带，在中间的内围区域124填充第二种焊膏。将基板覆于焊膏层上，防止热压机中进行烧结。烧结条件为：烧结温度280℃，烧结压强5MPa,烧结气氛15％H2+85％Ar。烧结时间为30min。
从以上的描述中，可以看出，金属焊膏连接层20包括两种不同的金属焊膏层，即第一金属焊膏层22和第二金属焊膏层24，第二金属焊膏层24用于将芯片30的中心区域与基板10的中心区域连接在一起。第二金属焊膏层24由第二金属焊膏热压烧结而制成，这样在填充式芯片互连结构的热压烧结的制备过程中，金属焊膏涂抹层的中心区域产生的有机物产物和堆积的热量能够及时通过第一金属焊膏层22的路径和孔隙中散出。在施压阶段，第二金属焊膏层24在垂直压力作用下向外蠕动，有效填补了第一金属焊膏层22的孔隙路径，提升了第一金属焊膏层22的致密度。从而提高了金属焊膏连接层20的连接质量和连接的可靠性。而且，金属焊膏涂抹层的中心区域集中的热量能够及时散出，避免了相关技术中在制备芯片互连结构的过程中，上述中心区域的热量无法及时散出，金属焊膏涂抹层的中心区域的热应力集中，金属焊膏连接层20的中心区域容易出现裂纹、大孔隙以及芯片30翘曲的问题。从而提高了金属焊膏连接层20的连接质量和连接的可靠性，进而满足芯片30与基板10的连接要求。
在本发明中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对本发明的限制。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种填充式芯片互连结构，其特征在于，所述填充式芯片互连结构包括：
基板(10)；
金属焊膏连接层(20)，所述金属焊膏连接层(20)设置在所述基板(10)上；
芯片(30)，所述芯片(30)设置在所述金属焊膏连接层(20)上；
其中，所述金属焊膏连接层(20)包括第一金属焊膏层(22)和第二金属焊膏层(24)，所述第二金属焊膏层(24)位于所述金属焊膏连接层(20)的中心位置。
2.根据权利要求1所述的填充式芯片互连结构，其特征在于，所述基板(10)具有上表面(12)，所述上表面(12)设置有外围区域(122)和与内围区域(124)，所述外围区域(122)和所述内围区域(124)位于所述上表面(12)的中心位置，所述内围区域(124)位于所述外围区域(122)的中心位置，所述内围区域(124)的外边缘与所述外围区域(122)连接，所述第一金属焊膏层(22)填充在所述外围区域(122)上，所述第二金属焊膏层(24)填充在所述内围区域(124)上。
3.根据权利要求2所述的填充式芯片互连结构，其特征在于，所述外围区域(122)和所述内围区域(124)与所述芯片(30)相适配。
4.根据权利要求3所述的填充式芯片互连结构，其特征在于，所述外围区域(122)为矩形环结构，所述内围区域(124)为矩形结构。
5.根据权利要求1至4中任一项所述的填充式芯片互连结构，其特征在于，所述第一金属焊膏层(22)由第一金属焊膏通过热压烧结工艺制成，所述第二金属焊膏层(24)由第二金属焊膏通过热压烧结工艺制成。
6.根据权利要求5所述的填充式芯片互连结构，其特征在于，所述第二金属焊膏包括金属纳米颗粒与金属纳米线组成的混合物和易挥发的有机溶剂。
7.根据权利要求6所述的填充式芯片互连结构，其特征在于，所述金属纳米颗粒的粒径为d，所述d的取值范围为：20nm≤d≤200nm，或/和所述金属纳米线的长度为L，所述L的取值范围为：800nm≤L≤5μm，所述金属纳米线的半径为r，所述r的取值范围为：20nm≤r≤200nm。
8.根据权利要求5所述的填充式芯片互连结构，其特征在于，所述第一金属焊膏由不同尺寸的金属颗粒和助焊剂均匀混合制成。
9.根据权利要求2至4中任一项所述的填充式芯片互连结构，其特征在于，所述外围区域(122)和所述内围区域(124)相叠加的面积为所述第一金属焊膏层(22)和所述第二金属焊膏层(24)填充的总面积，所述外围区域(122)与所述总面积的面积比为m1，所述m1的取值范围为：0.3≤m1≤0.96，所述内围区域(124)与所述总面积的面积比为m2，所述m2的取值范围为：0.04≤m2≤0.7。
10.一种芯片互连结构的制备方法，所述制备方法用于制备如权利要求1至9中任一项所述的填充式芯片互连结构，其特征在于，所述芯片互连结构的制备方法包括：
步骤S10：制备第一金属焊膏和第二金属焊膏；
步骤S20：确定基板(10)上的外围区域(122)和内围区域(124)；
步骤S30：将所述第一金属焊膏涂抹在所述外围区域(122)上，将所述第二金属焊膏涂抹在所述内围区域(124)上；
步骤S40：将芯片(30)放置在所述第一金属焊膏和所述第二金属焊膏形成的金属焊膏涂抹层的顶部；
步骤S50：对所述金属焊膏涂抹层、所述芯片(30)和所述基板(10)进行热压烧结，以形成所述填充式芯片互连结构。
CN202011387426.9A 2020-12-01 2020-12-01 填充式芯片互连结构和芯片互连结构的制备方法 Pending CN112563231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011387426.9A CN112563231A (zh) 2020-12-01 2020-12-01 填充式芯片互连结构和芯片互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011387426.9A CN112563231A (zh) 2020-12-01 2020-12-01 填充式芯片互连结构和芯片互连结构的制备方法

Publications (1)

Publication Number Publication Date
CN112563231A true CN112563231A (zh) 2021-03-26

Family

ID=75047327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011387426.9A Pending CN112563231A (zh) 2020-12-01 2020-12-01 填充式芯片互连结构和芯片互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN112563231A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799092A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种功率芯片的烧结方法和功率芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153617A1 (en) * 2001-04-20 2002-10-24 Shih-Chang Lee Flip chip interconnected structure and a fabrication method thereof
US20170081807A1 (en) * 2015-09-22 2017-03-23 Christopher Tetrault Poured in place surface cooling technology
CN111106023A (zh) * 2019-12-31 2020-05-05 广东芯聚能半导体有限公司 芯片表面连接方法、系统及功率模块系统
CN111244055A (zh) * 2020-01-17 2020-06-05 深圳第三代半导体研究院 一种不同维度的芯片互连结构及其制备方法
CN111618475A (zh) * 2020-06-04 2020-09-04 重庆大学 焊膏材料、焊膏材料的制备方法和电子元件的封装方法
CN111843287A (zh) * 2020-07-27 2020-10-30 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和应用

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153617A1 (en) * 2001-04-20 2002-10-24 Shih-Chang Lee Flip chip interconnected structure and a fabrication method thereof
US20170081807A1 (en) * 2015-09-22 2017-03-23 Christopher Tetrault Poured in place surface cooling technology
CN111106023A (zh) * 2019-12-31 2020-05-05 广东芯聚能半导体有限公司 芯片表面连接方法、系统及功率模块系统
CN111244055A (zh) * 2020-01-17 2020-06-05 深圳第三代半导体研究院 一种不同维度的芯片互连结构及其制备方法
CN111618475A (zh) * 2020-06-04 2020-09-04 重庆大学 焊膏材料、焊膏材料的制备方法和电子元件的封装方法
CN111843287A (zh) * 2020-07-27 2020-10-30 中国科学院深圳先进技术研究院 纳米银焊膏及其制备方法和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799092A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种功率芯片的烧结方法和功率芯片
CN115799092B (zh) * 2023-02-03 2023-05-05 深圳平创半导体有限公司 一种功率芯片的烧结方法和功率芯片

Similar Documents

Publication Publication Date Title
US10363608B2 (en) Copper paste for joining, method for producing joined body, and method for producing semiconductor device
CN109979904B (zh) 一种多尺寸纳米颗粒混合金属膜及其制备方法
CN108847395B (zh) 一种用于低温快速连接的预烧结纳米网络银膜制备及封装方法
TWI806919B (zh) 接合體的製造方法及接合材
KR101971416B1 (ko) 금속 소결 접합체 및 다이 접합 방법
EP3217424B1 (en) Electroconductive assembly for electronic component, semiconductor device in which said assembly is used, and method for manufacturing electroconductive assembly
US11390054B2 (en) Composite and multilayered silver films for joining electrical and mechanical components
US9129840B2 (en) Semiconductor device and method for manufacturing same
JP6713120B1 (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
CN110289120B (zh) 一种复合烧结银预成型片的制备及封装方法
CN108666297B (zh) 一种低温电子互连材料及其制备方法和低温电子互连方法
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
JP6617049B2 (ja) 導電性ペースト及び半導体装置
JP6032110B2 (ja) 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置
CN112563231A (zh) 填充式芯片互连结构和芯片互连结构的制备方法
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
JP2012124497A (ja) 半導体装置
JP2021127505A (ja) 接合用金属ペースト、接合体、半導体装置、及び接合体の製造方法
KR20220073763A (ko) 접합용 구리 페이스트, 접합체의 제조 방법 및 접합체
US20230178509A1 (en) Adhesive transfer film and method for manufacturing power module substrate by using same
JP6984146B2 (ja) 樹脂含有銅焼結体及びその製造方法、接合体、並びに半導体装置
JP7194922B2 (ja) 実装構造体およびナノ粒子実装材料
JP2006120973A (ja) 回路基板および回路基板の製造方法
US20220045027A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination