CN108666297B - 一种低温电子互连材料及其制备方法和低温电子互连方法 - Google Patents

一种低温电子互连材料及其制备方法和低温电子互连方法 Download PDF

Info

Publication number
CN108666297B
CN108666297B CN201810468126.XA CN201810468126A CN108666297B CN 108666297 B CN108666297 B CN 108666297B CN 201810468126 A CN201810468126 A CN 201810468126A CN 108666297 B CN108666297 B CN 108666297B
Authority
CN
China
Prior art keywords
temperature electronic
particle layer
low temperature
low
loose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810468126.XA
Other languages
English (en)
Other versions
CN108666297A (zh
Inventor
刘磊
冯斌
邹贵生
邓钟炀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810468126.XA priority Critical patent/CN108666297B/zh
Publication of CN108666297A publication Critical patent/CN108666297A/zh
Application granted granted Critical
Publication of CN108666297B publication Critical patent/CN108666297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种低温电子互连材料及其制备方法和低温电子互连方法。该低温电子互连材料是由致密颗粒层和疏松颗粒层复合而成的二元结构膜层材料。本发明还提供了上述低温电子互连材料的制备方法。本发明还提供了一种低温电子互连方法,其包括以下步骤:在待连接件的表面沉积制备低温电子互连材料;将待连接件的待连接表面相互贴合,采用适当的能量输入手段使所述低温电子互连材料充分致密化,并与待连接件产生冶金结合,实现待连接件的低温电子互连。本发明的低温电子互连材料在实践中具有优异的低温互连特性。

Description

一种低温电子互连材料及其制备方法和低温电子互连方法
技术领域
本发明涉及一种低温电子互连材料及其制备方法和低温电子互连方法,属于电子器件技术领域。
背景技术
电子互连材料是电子模块/系统中连接各部分组件的桥梁,以锡基钎料为代表的电子互连材料,在现代电子工业当中扮演着不可或缺的角色。通过电子互连材料所形成的接头,其性能的好坏直接影响到器件整体的电学导通特性和机械可靠性。随着新一代电子器件的不断涌现,传统钎料愈发难以满足在特定场合下的服役需求,迫切需要新型电子互连材料的问世。
当前,有机电子器件、纸基电子器件、宽禁带半导体器件、锂/镁/钠基电池等新型电子器件的开发方兴未艾,上述器件的共同特征是含有低熔点或热敏感的子组件;或由于涉及到多种材料的异质集成,在互连和封装过程中常遇到组件之间线胀系数失配的问题。在互连过程中,使用低温电子互连材料可以最大程度地避免对于热敏感器件的损伤,降低异质集成时线胀系数失配的不利影响,实现优质可靠的互连。因而,具有显著低温(<150℃)互连能力的电子互连材料对于新型先进电子器件的集成和制造具有关键意义。
目前,已商用或文献报道中,具有180℃以下形成电子互连接头能力的材料主要有两大类:
一类以纳米焊膏、纳米油墨、和导电胶为主,其共同特征是材料中添加有一定含量(15-50wt.%)的有机物(聚乙二醇、聚乙烯吡咯烷酮等),以防止材料中的球/片/线状微纳米基元在使用前团聚。在互连过程中,电子互连材料中的有机物受热分解,以气体形式从接头区域逸出。然而,焊膏等互连材料中所添加有机物的显著分解温度下限普遍较高(普遍在160℃以上),若热分解不充分,材料中的有机物会显著降低所形成接头的电学和力学性能。由于这些材料中有机物的存在和其所需的较高分解温度,使材料的互连温度较难进一步降低。
另一类电子互连材料为多孔骨架状金属箔/焊片,其孔的空间尺度为微/纳米量级,材料整体的比表面积较大,因而亦具有一定的低温连接活性。这类材料中完全不含有机物,避免了有机物分解过程对于低温互连带来的困扰。然而,此类互连材料虽具有微/纳米的微观结构特征,但服役前已形成多孔骨架状的整体。相比于第一类膏状互连材料,这种固态多孔骨架状材料比表面积更小,低温互连活性降低;且刚性更大,可形变性极为有限。这就致使互连过程中连接界面上的微观缝隙以及材料内部的孔隙较难在低温下实现充分弥合。尽管这种材料在互连全程一般均施加较大压力(20MPa以上)以促进缝隙/孔隙的缩小,其有效互连温度亦难以进一步降低至180℃以下。
此外上述互连材料还存在共有的局限。对于表面元件贴装(SMT)、芯片贴装(dieattach)、倒装芯片封装(flip chip)等电子互连过程,接头形式一般为面对面式的搭接形式,电子互连材料在连接时处于两块状母材之间。在低温下,尽管电子互连材料内部的微/纳米基元相互之间具有较好的互连活性,然而,电子互连材料与两侧的块状母材的连接活性却显著降低。致使在低温互连过程中,冶金结合主要发生在电子互连材料内部,而非互连材料与母材的界面上。电子互连材料自身因互连产生的致密化,会进一步降低材料的比表面积,从而使得电子互连材料与母材界面间的物质扩散更难发生。最终使互连材料与母材的界面成为低温互连接头中的最薄弱区。
由上所述,现有的电子互连材料在用于低温电子互连时均有着较为严重的局限。亟需具有显著低温活性的新型电子互连材料来促进电子器件的进一步发展。
发明内容
为解决上述技术问题,本发明的目的在于提供一种低温电子互连材料及其制备方法,该低温电子互连材料具有显著低温活性,可在低温下(<180℃,可低至40℃)实现电子器件的互连。
为达到上述目的,本发明提供了一种低温电子互连材料,如图1所示,其是由致密颗粒层和疏松颗粒层复合而成的二元结构膜层材料。
在上述低温电子互连材料中,优选地,所述致密颗粒层是由若干纳米级或微米级颗粒互相熔融接合而构成,所述致密颗粒层的整体是致密的膜层结构,组成所述致密颗粒层的微观个体保留有颗粒状的基元特征。所述疏松颗粒层是由若干纳米级或微米级颗粒互相接触或轻度熔融接合而构成,所述疏松颗粒层的整体是疏松的泡沫状或棉絮状或雪状结构,组成所述疏松颗粒层的微观个体保留有颗粒状的基元特征。其中,保留有颗粒状的基元特征指的是:通过扫描电镜等设备进行观察时,能够看到所采用的纳米级或微米级颗粒全部或部分保持有颗粒状的外形,并未熔融形成一完整均一的块体结构。
在上述低温电子互连材料中,优选地,所采用的纳米级或微米级颗粒的尺寸分布在5纳米-10微米。
在上述低温电子互连材料中,优选地,所述致密颗粒层的致密度为60-95%,更优选为75-95%。
在上述低温电子互连材料中,优选地,所述疏松颗粒层的致密度为5-85%,更优选为25-50%。
在上述低温电子互连材料中,优选地,致密颗粒层的厚度可以控制为10纳米-1000微米,优选为1微米-100微米;疏松颗粒层的厚度可以控制为10纳米-1000微米,优选为10微米-200微米。
在上述低温电子互连材料中,优选地,所述致密颗粒层和所述疏松颗粒层的材料包括金属和/或合金,不含有有机物。上述金属可以包括铜、铝、钛、镍、银、金、锡或铟等,上述合金包括铜、铝、钛、镍、银、金、锡和铟等中的至少两种组成的合金。致密颗粒层和所述疏松颗粒层的材料还可以进一步含有陶瓷材料。陶瓷材料的含量可以控制为占材料总质量的30%以下,优选10%以下。适用于本发明的低温电子互连材料的陶瓷材料包括氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛等中的一种或几种的组合。
本发明还提供了上述低温电子互连材料的制备方法,该低温电子互连材料是通过气相沉积法制备的,优选地,所述气相沉积法包括激光沉积、分子束外延、磁控溅射、离子镀、真空蒸镀和化学气相沉积等中的一种或几种的组合。
在上述制备方法中,优选地,该低温电子互连材料是通过激光沉积法制备的,通过调控激光沉积的工艺参数,可获得不同致密度、不同颗粒大小、不同厚度的致密颗粒层和疏松颗粒层,通过对原始材料的选择,可以获得不同组成成分的低温电子互连材料。优选地,所述激光沉积法的工艺参数包括:
靶基距为10mm-200mm,优选为25mm-100mm;减小靶基距,可以增大颗粒层平均粒径和沉积厚度,提高沉积效率;
激光平均功率为0.2W-10kW,优选为20W-1000W;增加激光平均功率,可以增大颗粒层平均粒径和沉积厚度,提高沉积效率;
沉积气压为10-3Pa至10kPa,优选为0.5Pa-2000Pa;增加沉积气压,可以减小颗粒层的致密度和颗粒层平均粒径,增加沉积厚度,提高沉积效率。
本发明的核心是通过控制沉积气压和沉积时间来调控颗粒层平均粒径、致密度和沉积厚度,更换不同组成的靶材可以沉积得到不同成分的颗粒层。对这两个工艺参数的调控,不仅限于激光沉积技术,也适用于上述提到的磁控溅射、真空蒸镀等气相沉积方法。
本发明还提供了一种低温电子互连方法,其包括以下步骤:
(1)在待连接件的表面沉积制备上述低温电子互连材料;
(2)将待连接件的待连接表面相互贴合,采用适当的能量输入手段使所述低温电子互连材料充分致密化,并与待连接件产生冶金结合,实现待连接件的低温电子互连。
本发明所提供的低温电子互连方法是本发明提供的低温电子互连材料的使用方法,在待连接件表面沉积制备低温电子互连材料时,可以采用本发明提供的低温电子互连材料的制备方法,通过气相沉积法进行。该方法适合于半导体芯片、陶瓷基板、引线框架、印制电路板、金属块、金属带、金属箔、塑性柔性基底和纸基材料等待连接件中的一种或几种的组合,但不限于此。
在上述低温电子互连方法中,优选地,所述步骤(1)包括以下方式:
1、在两个待连接件的表面分别依次沉积致密颗粒层和疏松颗粒层,如图5所示,利用两层疏松颗粒层实现互连;
2、在一个待连接件的表面上沉积所述低温电子互连材料的致密颗粒层,在另一个待连接件的表面上依次沉积致密颗粒层和疏松颗粒层,疏松颗粒层位于外侧,如图6所示,利用位于两个待连接件表面的疏松颗粒层和致密颗粒层实现互连;
3、在一个待连接件的表面上依次沉积致密颗粒层和所述疏松颗粒层,疏松颗粒层位于外侧,如图7所示,利用位于待连接件表面的疏松颗粒层和另一个待连接件的表面实现互连;
4、在一个待连接件的表面上沉积低温电子互连材料的致密颗粒层,在另一个待连接件的表面上沉积低温电子互连材料的疏松颗粒层,如图8所示,利用疏松颗粒层和致密颗粒层实现互连。
在上述低温电子互连方法中,优选地,所述能量输入手段包括加热处理、加压处理、超声振动处理和搅拌处理中的一种或几种的组合;
优选地,所述加热处理的温度为室温-400℃,更优选为40℃-300℃;
优选地,所述加压处理的压力为100MPa以下,更优选为30MPa以下;
优选地,所述超声振动处理的频率为200KHz以下,更优选为60KHz以下;
优选地,所述搅拌的转速为5000转/分钟以下,更优选为2000转/分钟以下。
上述能量输入手段可以相互结合使用,例如:在加压的同时,进行加热以使材料烧结,或者,先进行加压处理使疏松层受压变密实,然后再进行加热以使材料烧结,而且,在加热处理过程中,可以视情况通入保护气体。
本发明的低温电子互连材料是由致密颗粒层和疏松颗粒层复合而成的二元结构膜层材料,在实践中具有优异的低温互连特性。如图4所示,致密颗粒层在制备(沉积)过程中即与待连接件表面产生熔融结合,能够大大增强互连材料与待连接界面原本较弱的结合力;同时,由于致密颗粒层在微观上依然由微/纳米颗粒组成(如图2所示),其本身仍保有较高的互连驱动力,即使在低温下也能和与其邻接的疏松颗粒层发生较强的物质扩散反应,有利于低温互连的发生;另一方面,疏松颗粒层非常疏松,具有极易压缩变形的特点(实验表明,互连前75μm厚的疏松颗粒层,在互连处理后其厚度变为15μm左右,可压缩率能够达到80%),并且,由于疏松颗粒层的致密度更低(如图3所示),比表面积更大,从而具有更强的低温互连活性,在进行互连时,通过疏松颗粒层非常有利于实现连接界面处的填缝和接头的致密化。
致密颗粒层和疏松颗粒层各具特点,优势互补,对低温互连具有良好的协同作用。该电子互连材料的组成多样,可连接材料的种类丰富,使用该电子互连材料,可于50℃在不施加烧结压力的情况下实现电子器件的互连(实施例2);若连接过程中施加压力(<20MPa),最低可在35℃下实现冶金连接(实施例1),能够避免对于待连接件的损伤。该电子互连材料的低温互连能力大大超过已有报道中的材料性能。
附图说明
图1为实施例1得到的致密-疏松二元结构颗粒层的扫描电镜图。
图2为实施例2得到的致密颗粒层的局部放大扫描电镜图。
图3为实施例3得到的疏松颗粒层的局部放大扫描电镜图。
图4为实施例4中沉积态(未烧结)时致密颗粒层与基底结合区域的SEM截面形貌图。
图5为实施例5的互连方式示意图。
图6为实施例6的互连方式示意图。
图7为实施例7的互连方式示意图。
图8为实施例8的互连方式示意图。
图9-图11是实施例9的低温电子互连材料在不同处理之后的扫描电镜图。
主要附图标号说明:
1第一待连接件 2第二待连接件 3疏松颗粒层 4致密颗粒层
具体实施方式
为了对本发明的技术特征、目的和有益效果有更加清楚的理解,现对本发明的技术方案进行以下详细说明,但不能理解为对本发明的可实施范围的限定。
实施例1
本实施例提供了一种致密-疏松二元结构颗粒层的制备方法,其包括以下步骤:
采用激光沉积技术,使用高纯银靶材,在待连接件的待连接表面沉积致密颗粒层,沉积采用的工艺参数为:靶基距37mm,激光平均功率100W,沉积气压0.5Pa,沉积时间20min。在待连接件表面获得22μm厚、致密度90%、平均粒径500nm的银致密颗粒层。
继而,在待连接件的致密颗粒层表面沉积疏松颗粒层,沉积采用的工艺参数为:靶基距50mm,激光平均功率100W,沉积气压1400Pa,沉积时间8min。在待连接件表面获得80μm厚、致密度60%、平均粒径250nm的银疏松颗粒层,得到电子互连材料,其具有致密-疏松二元结构颗粒层结构,如图1所示。
实施例2
本实施例提供了银致密颗粒层的制备方法,其包括以下步骤:
采用激光沉积技术,使用高纯银靶材,在待连接件的待连接表面沉积致密颗粒层,沉积采用的工艺参数为:靶基距90mm,激光平均功率15W,沉积气压10-3Pa,沉积时间30min。在待连接件表面获得5μm厚、致密度92%、平均粒径120nm的银致密颗粒层,其表面形貌如图2所示。
实施例3
本实施例提供了银疏松颗粒层的制备方法,其包括以下步骤:
采用激光沉积技术,使用高纯银靶材,在待连接件的待连接表面沉积疏松颗粒层,沉积采用的工艺参数为:靶基距67mm,激光平均功率25W,沉积气压1500Pa,沉积时间10min。在待连接件表面获得10μm厚、致密度35%、平均粒径40nm的银疏松颗粒层,其表面形貌如图3所示。
实施例4
本实施例提供了沉积的致密颗粒层的制备方法,其包括以下步骤:
采用激光沉积技术,使用高纯银靶材,在待连接件的待连接表面沉积致密颗粒层,沉积采用的工艺参数为:靶基距37mm,激光平均功率100W,沉积气压10-3Pa,沉积时间5min。在待连接件表面获得4μm厚、致密度90%、平均粒径550nm的银致密颗粒层。图4为该致密颗粒层在未烧结时与与基底结合区域的SEM截面形貌图。
实施例5
本实施例提供了一种低温电子互连方法,第一待连接件1为贴片式LED芯片,第二待连接件2为预先制备有电路的打印纸,疏松颗粒层3和致密颗粒层4的组成为纯银,互连方式如图5所示。在图5-图8中向下箭头表示加压,波浪线表示加热。该方法具体包括以下步骤:
采用激光沉积技术,使用银靶材,在第一待连接件1和第二待连接件2的待连接表面沉积致密颗粒层4,沉积采用的工艺参数为:靶基距40mm,激光平均功率85W,沉积气压10- 3Pa,沉积时间20min。在第一待连接件1和第二待连接件2表面获得20μm厚、致密度90%、平均粒径500nm的纯银致密颗粒层4。
继而,分别在第一待连接件1和第二待连接件2的致密颗粒层4表面同时沉积疏松颗粒层3,沉积采用的工艺参数为:靶基距60mm,激光平均功率65W,沉积气压1000Pa,沉积时间10min。在第一待连接件1和第二待连接件2表面获得55μm厚、致密度45%、平均粒径150nm的纯银疏松颗粒层3。
将第一待连接件1和第二待连接件2的待连接表面相互贴合,在烧结温度35℃、烧结压力20MPa、烧结时间90min的工艺条件下,使致密-疏松颗粒互连材料充分致密化,并与待连接件产生连接,经过互连后,对打印纸上的电路施加LED芯片的额定电压,可使LED芯片导通发亮。
以相纸、打印纸等纤维材料作为基底的纸基电子器件是下一代先进柔性电子器件的发展方向之一。常见纸基材料的燃点一般在130℃以下,采用低温电子互连材料可以有效减少纸基电子器件装配过程中对基底的损伤。
实施例6
本实施例提供了一种低温电子互连方法,第一待连接件1为贴片式LED芯片,第二待连接件2为预先制备有电路的PET薄膜,疏松颗粒层3和致密颗粒层4的组成为含铜20wt%的银铜合金,互连方式如图6所示。该方法具体包括以下步骤:
采用激光沉积技术,使用银铜合金靶材,在第一待连接件1和第二待连接件2的待连接表面沉积致密颗粒层4,沉积采用的工艺参数为:靶基距40mm,激光平均功率110W,沉积气压0.5Pa,沉积时间30min。在第一待连接件1和第二待连接件2表面获得30μm厚、致密度85%、平均粒径350nm的含铜20wt%银致密颗粒层4。
继而,在第一待连接件1的致密颗粒层4表面沉积疏松颗粒层3,沉积采用的工艺参数为:靶基距50mm,激光平均功率40W,沉积气压1100Pa,沉积时间30min。在第一待连接件1表面获得90μm厚、致密度55%、平均粒径150nm的含铜20wt%的银疏松颗粒层3。
将第一待连接件1和第二待连接件2的待连接表面相互贴合,施加20MPa压力保持15min使疏松层受压变密实,继而撤去压力,在氩气气氛下,于烧结温度50℃、烧结时间60min的工艺条件下,使致密-疏松颗粒互连材料充分致密化,并与待连接件发生连接所得接头的剪切强度可达5MPa,烧结层的电阻率可达7×10-8Ω·m。
柔性电子器件多采用有机基底如PET、PEN等,其玻璃化转变温度一般在180℃以下,耐热性较差,属于热敏感材料。采用低温电子互连材料可以有效减少柔性电子器件装配过程中对热敏感材料的损伤。
实施例7
本实施例提供了一种低温电子互连方法,第一待连接件1为碳化硅芯片,第二待连接件2为DBC(覆铜陶瓷基板),疏松颗粒层3和致密颗粒层4的组成均为含有5wt.%碳化硅增强相的银,互连方式如图7所示。该方法具体包括以下步骤:
采用激光沉积技术,使用银-碳化硅复合靶材,在第一待连接件1的待连接表面沉积致密颗粒层4,沉积采用的工艺参数为:靶基距35mm,激光平均功率110W,沉积气压10-3Pa,沉积时间10min。在第一待连接件1表面获得25μm厚、致密度94%、平均粒径550nm的含有5wt.%碳化硅增强相的致密颗粒层4。
继而,在第一待连接件1的致密颗粒层4表面沉积疏松颗粒层3,沉积采用的工艺参数为:靶基距70mm,激光平均功率65W,沉积气压1200Pa,沉积时间20min。在第一待连接件1表面获得90μm厚、致密度60%、平均粒径150nm的含有5wt.%碳化硅增强相的疏松颗粒层3。
将第一待连接件1和第二待连接件2的待连接表面相互贴合,在烧结温度180℃、烧结压力10MPa、烧结时间60min的工艺条件下,使致密-疏松颗粒互连材料充分致密化,并与待连接件发生连接,所得接头的剪切强度可达15MPa,烧结层的电阻率为4×10-8Ω·m。
在功率器件模块中,芯片和陶瓷基板的芯片贴装(die attach)是重要的技术环节,由于二者的线胀系数差异较大,若连接温度过高,将在模块内部产生较大残余应力,降低器件服役可靠性。采用低温电子互连技术可以有效缓解线胀系数失配对连接的不利影响。
实施例8
本实施例提供了一种低温电子互连方法,第一待连接件1为铜带,第二待连接件2为硅芯片,疏松颗粒层3和致密颗粒层4的组成为含有5wt.%氧化铝增强相、15wt.%铜的银-铜-氧化铝复合材料,互连方式如图8所示。该方法具体包括以下步骤:
采用激光沉积技术,使用氧化铝、银-铜复合靶材,在第一待连接件1的待连接表面沉积致密颗粒层4,沉积采用的工艺参数为:靶基距50mm,激光平均功率110W,沉积气压10- 3Pa,沉积时间20min。在第一待连接件1表面获得25μm厚、致密度80%、平均粒径450nm的含有5wt.%氧化铝增强相、15wt.%铜的银-铜-氧化铝复合致密颗粒层4。
继而,在第二待连接件2的表面沉积疏松颗粒层3,沉积采用的工艺参数为:靶基距55mm,激光平均功率110W,沉积气压1200Pa,沉积时间20min。在第二待连接件2表面获得70μm厚、致密度50%、平均粒径300nm的含有5wt.%氧化铝增强相、15wt.%铜的银-铜-氧化铝复合疏松颗粒层3。
将第一待连接件1和第二待连接件2的待连接表面相互贴合,在氮气气氛下,于烧结温度180℃、烧结压力20MPa、烧结时间45min的工艺条件下,使致密-疏松颗粒互连材料充分致密化,并与待连接件发生连接,所得接头的剪切强度可达12MPa,烧结层的电阻率可达6.5×10-8Ω·m。
在先进功率半导体封装领域,采用条带键合(ribbon bonding)技术,使用金属条带与芯片源极进行键合,相比于传统的引线键合,可以进一步降低封装电阻,还能降低热阻和封装电感,具有更高的额定电流能力和效率。
实施例9
本实施例提供了一种低温电子互连材料的制备方法,其包括以下步骤:
采用激光沉积技术,使用高纯银靶材,在待连接件的待连接表面沉积致密颗粒层,沉积采用的工艺参数为:靶基距37mm,激光平均功率100W,沉积气压10-3Pa,沉积时间10min。在待连接件表面获得11μm厚、致密度90%、平均粒径600nm的银致密颗粒层。
继而,在待连接件的致密颗粒层表面沉积疏松颗粒层,沉积采用的工艺参数为:靶基距50mm,激光平均功率100W,沉积气压1350Pa,沉积时间12min。在待连接件表面获得100μm厚、致密度70%、平均粒径300nm的银疏松颗粒层,得到低温电子互连材料。
图9-图11是该低温电子互连材料的扫描电镜图,分别分别展示了其原态(未加热)形貌、经90℃20min热处理后的形貌、经160℃20min热处理后的形貌。
从图10可以看出,该低温电子互连材料在90℃下经历20min热处理后,颗粒层中细小的纳米颗粒(直径在100nm以下)之间产生明显的烧结聚合,并发生一定程度的长大。
从图11可以看出,该低温电子互连材料在160℃下经历20min热处理后,原先颗粒层中细小的圆形纳米颗粒(直径在100nm以下)几乎全部消失,通过与其他颗粒的烧结聚合形成近微米级多边化晶粒。烧结程度比图10中进一步增强。
由图10和图11可以看出:该低温电子互连材料在低至90℃的温度下层内颗粒间即可发生较为明显的烧结现象,在160℃下通过层内颗粒显著的熔合长大进一步致密化,表现出了良好的低温互连能力。互连之后,致密颗粒层厚度基本不变。

Claims (40)

1.一种低温电子互连材料,其是由致密颗粒层和疏松颗粒层复合而成的二元结构膜层材料;
其中,所述致密颗粒层是由若干纳米级或微米级颗粒互相熔融接合而构成,组成所述致密颗粒层的微观个体保留有颗粒状的基元特征;
所述疏松颗粒层是由若干纳米级或微米级颗粒互相接触或轻度熔融接合而构成,组成所述疏松颗粒层的微观个体保留有颗粒状的基元特征。
2.根据权利要求1所述的低温电子互连材料,其中,所述致密颗粒层的整体是致密的膜层结构;
所述疏松颗粒层的整体是疏松的泡沫状或棉絮状或雪状结构。
3.根据权利要求1所述的低温电子互连材料,其中,所述纳米级或微米级颗粒的尺寸分布在5纳米-10微米。
4.根据权利要求1-3任一项所述的低温电子互连材料,其中,所述致密颗粒层的致密度为60-95%;
所述疏松颗粒层的致密度为5-85%。
5.根据权利要求4所述的低温电子互连材料,其中,所述致密颗粒层的致密度为75-95%。
6.根据权利要求4所述的低温电子互连材料,其中,所述疏松颗粒层的致密度为25-50%。
7.根据权利要求1-3、5、6任一项所述的低温电子互连材料,其中,所述致密颗粒层的厚度为10纳米-1000微米;
所述疏松颗粒层的厚度为10纳米-1000微米。
8.根据权利要求7所述的低温电子互连材料,其中,所述致密颗粒层的厚度为1微米-100微米。
9.根据权利要求7所述的低温电子互连材料,其中,所述疏松颗粒层的厚度为10微米-200微米。
10.根据权利要求4所述的低温电子互连材料,其中,所述致密颗粒层的厚度为10纳米-1000微米;
所述疏松颗粒层的厚度为10纳米-1000微米。
11.根据权利要求10所述的低温电子互连材料,其中,所述致密颗粒层的厚度为1微米-100微米。
12.根据权利要求11所述的低温电子互连材料,其中,所述疏松颗粒层的厚度为10微米-200微米。
13.根据权利要求1-3、5-6、8-12任一项所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料包括金属和/或合金;
所述金属包括铜、铝、钛、镍、银、金、锡或铟,所述合金包括铜、铝、钛、镍、银、金、锡和铟中的至少两种组成的合金。
14.根据权利要求13所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料进一步含有陶瓷材料。
15.根据权利要求4所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料包括金属和/或合金;
所述金属包括铜、铝、钛、镍、银、金、锡或铟,所述合金包括铜、铝、钛、镍、银、金、锡和铟中的至少两种组成的合金。
16.根据权利要求15所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料进一步含有陶瓷材料。
17.根据权利要求7所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料包括金属和/或合金;
所述金属包括铜、铝、钛、镍、银、金、锡或铟,所述合金包括铜、铝、钛、镍、银、金、锡和铟中的至少两种组成的合金。
18.根据权利要求17所述的低温电子互连材料,其中,所述致密颗粒层和所述疏松颗粒层的材料进一步含有陶瓷材料。
19.根据权利要求14、16、18任一项所述的低温电子互连材料,其中,所述陶瓷材料的含量占材料总质量的30%以下。
20.根据权利要求19所述的低温电子互连材料,其中,所述陶瓷材料的含量占材料总质量的10%以下。
21.根据权利要求14、16、18、20任一项所述的低温电子互连材料,其中,所述陶瓷材料包括氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的一种或几种的组合。
22.根据权利要求19所述的低温电子互连材料,其中,所述陶瓷材料包括氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的一种或几种的组合。
23.权利要求1-22任一项所述的低温电子互连材料的制备方法,该低温电子互连材料是通过气相沉积法制备的。
24.根据权利要求23所述的制备方法,其中,所述气相沉积法包括激光沉积、分子束外延、磁控溅射、离子镀、真空蒸镀和化学气相沉积中的一种或几种的组合。
25.根据权利要求23所述的制备方法,其中,该低温电子互连材料是通过激光沉积法制备的,所述激光沉积法的工艺参数包括:
靶基距为10mm-200mm;
激光平均功率为0.2W-10kW;
沉积气压为10-3Pa至10kPa。
26.根据权利要求25所述的制备方法,其中,靶基距为25mm-100mm。
27.根据权利要求25所述的制备方法,其中,激光平均功率为20W-1000W。
28.根据权利要求25所述的制备方法,其中,沉积气压为0.5Pa-2000Pa。
29.一种低温电子互连方法,其包括以下步骤:
(1)在待连接件的表面沉积制备权利要求1-22任一项所述的低温电子互连材料;
(2)将待连接件的待连接表面相互贴合,采用适当的能量输入手段使所述低温电子互连材料充分致密化,并与待连接件产生冶金结合,实现待连接件的低温电子互连。
30.根据权利要求29所述的低温电子互连方法,其中,所述待连接件包括半导体芯片、陶瓷基板、引线框架、印制电路板、金属块、金属带、金属箔、塑性柔性基底和纸基材料中的一种或几种的组合。
31.根据权利要求29所述的低温电子互连方法,其中,所述步骤(1)所采用的方式包括:
在两个待连接件的表面分别依次沉积所述致密颗粒层和所述疏松颗粒层;或者,
在一个待连接件的表面上沉积所述低温电子互连材料的致密颗粒层,在另一个待连接件的表面上依次沉积所述致密颗粒层和所述疏松颗粒层;或者,
在一个待连接件的表面上依次沉积所述致密颗粒层和所述疏松颗粒层;或者,
在一个待连接件的表面上沉积所述低温电子互连材料的致密颗粒层,在另一个待连接件的表面上沉积所述低温电子互连材料的疏松颗粒层。
32.根据权利要求29-31任一项所述的低温电子互连方法,其中,所述能量输入手段包括加热处理、加压处理、超声振动处理和搅拌处理中的一种或几种的组合。
33.根据权利要求32所述的低温电子互连方法,其中,所述加热处理的温度为室温-400℃。
34.根据权利要求33所述的低温电子互连方法,其中,所述加热处理的温度为35℃-300℃。
35.根据权利要求32所述的低温电子互连方法,其中,所述加压处理的压力为100MPa以下。
36.根据权利要求35所述的低温电子互连方法,其中,所述加压处理的压力为30MPa以下。
37.根据权利要求32所述的低温电子互连方法,其中,所述超声振动处理的频率为200KHz以下。
38.根据权利要求37所述的低温电子互连方法,其中,所述超声振动处理的频率为60KHz以下。
39.根据权利要求32所述的低温电子互连方法,其中,所述搅拌的转速为5000转/分钟以下。
40.根据权利要求39所述的低温电子互连方法,其中,所述搅拌的转速为2000转/分钟以下。
CN201810468126.XA 2018-05-16 2018-05-16 一种低温电子互连材料及其制备方法和低温电子互连方法 Active CN108666297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810468126.XA CN108666297B (zh) 2018-05-16 2018-05-16 一种低温电子互连材料及其制备方法和低温电子互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810468126.XA CN108666297B (zh) 2018-05-16 2018-05-16 一种低温电子互连材料及其制备方法和低温电子互连方法

Publications (2)

Publication Number Publication Date
CN108666297A CN108666297A (zh) 2018-10-16
CN108666297B true CN108666297B (zh) 2020-07-10

Family

ID=63779788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810468126.XA Active CN108666297B (zh) 2018-05-16 2018-05-16 一种低温电子互连材料及其制备方法和低温电子互连方法

Country Status (1)

Country Link
CN (1) CN108666297B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979905B (zh) * 2019-04-03 2021-07-30 深圳第三代半导体研究院 一种纳米金属膜预制模块及其制备方法
CN110071050B (zh) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
CN112440025B (zh) * 2019-09-02 2022-02-18 清华大学 用于电子器件的双面微纳复合预成型焊片及低温互连方法
CN110660770B (zh) * 2019-09-29 2021-10-08 深圳第三代半导体研究院 一种新型固晶薄膜
CN112185889B (zh) * 2020-09-22 2022-09-20 北京航空航天大学 一种表面具有微纳结构的金属焊片连接芯片的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201123A (zh) * 2014-08-15 2014-12-10 上海交通大学 一种利用表面微纳米结构的低温固态键合方法
JP2015211092A (ja) * 2014-04-25 2015-11-24 四国計測工業株式会社 配線基板および半導体装置
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211092A (ja) * 2014-04-25 2015-11-24 四国計測工業株式会社 配線基板および半導体装置
CN104201123A (zh) * 2014-08-15 2014-12-10 上海交通大学 一种利用表面微纳米结构的低温固态键合方法
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Low temperature Thermocompression Bonding Based on Copper Nanostructure for 3D Packaging;Mingxian Cai, Mingxiang Chen and Sheng Liu;《2011 12th International Conference on Electronic Packaging Technology & High Density Packaing》;20110811;第2-4部分及附图1-6 *

Also Published As

Publication number Publication date
CN108666297A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN108666297B (zh) 一种低温电子互连材料及其制备方法和低温电子互连方法
KR102305501B1 (ko) 소결 재료 및 이를 이용한 부착 방법
JP5757359B2 (ja) Cu/セラミックス接合体、Cu/セラミックス接合体の製造方法、及び、パワーモジュール用基板
JP2024045324A (ja) 焼結材料、及びそれを用いる接着方法
Lu et al. A lead-free, low-temperature sintering die-attach technique for high-performance and high-temperature packaging
JP2017514995A (ja) 低圧焼結用粉末
US11390054B2 (en) Composite and multilayered silver films for joining electrical and mechanical components
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
WO2020215739A1 (zh) 一种纳米金属膜模块制备方法及其基板制备方法
CN114144879A (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
JP7420555B2 (ja) セラミックス回路基板
CN112447634A (zh) 一种低杨氏模量高导热率的热界面材料及其制备方法与应用
Zhang et al. Low temperature die attach based on sub-micron ag particles and the high temperature reliability of sintered joints
KR102565249B1 (ko) Ag 페이스트 조성물 및 이를 이용하여 제조된 접합 필름
JP7328941B2 (ja) グラファイト積層体、グラファイトプレート、およびグラファイト積層体の製造方法
WO2014002949A1 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
US20230178509A1 (en) Adhesive transfer film and method for manufacturing power module substrate by using same
CN112440025B (zh) 用于电子器件的双面微纳复合预成型焊片及低温互连方法
JP2006120973A (ja) 回路基板および回路基板の製造方法
JP7489956B2 (ja) 焼結材料、及びそれを用いる接着方法
TW202412970A (zh) 金屬粒子凝集體、導電性膜、連接構造體、及其等之製造方法
Silvain et al. Role of metal/matrix, interfaces in the thermal management of metal-carbon composites
KR20210135136A (ko) 접착제 전사 필름 및 이를 이용한 접합 방법
KR20210017518A (ko) 구리 포메이트 프리폼을 이용한 소결접합 방법 및 그에 의한 소결접합 구조체

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant