CN115799092B - 一种功率芯片的烧结方法和功率芯片 - Google Patents

Abstract

本发明属于焊膏烧结技术领域，具体涉及一种功率芯片的烧结方法和功率芯片。本发明的功率芯片的烧结方法包括：于基板上通过印刷或点胶的方式设置具有间隙分布的第一焊膏；之后在第一焊膏的间隙内点注第二焊膏；将芯片设置在焊膏区域内，烧结成型，之后进行保温；所述第二焊膏包括膏体或浆体；所述第二焊膏以膏体形式提供时，所述第一焊膏的熔点低于第二焊膏。本发明的功率芯片包括基板、焊膏连接层和芯片，所述基板和芯片通过焊膏连接层连接。本发明提供的烧结方法，对比普通纳米铜或纳米银烧结，可以在无压条件下烧结，烧结时间缩短为其六分之一，极大地节约了生产成本和时间成本，并且可以实现大于5mm×5mm的芯片烧结，适用范围更加广泛。

Description

一种功率芯片的烧结方法和功率芯片

技术领域

本发明属于焊膏烧结技术领域，具体涉及一种功率芯片的烧结方法和功率芯片。

背景技术

近年来，随着第三代半导体材料碳化硅以及氮化镓的出现，功率器件的功率等级大幅度上升，更高的功率等级带来的是更大的开关损耗以及导通损耗，更高的功耗也会产生更过热量，并且碳化硅芯片的理论结温相较于硅至少有一倍的提升，因此需要热导率和液相温度更高的互联材料。纳米铜和纳米银因其优良的导热和导电性能逐渐被人们熟知，走向大规模生产应用。

但是铜和银的熔点都在1000℃以上，即使缩小到纳米尺寸，它们作为焊膏也无法在烧结的过程中完全熔化，特别是纳米铜焊膏，在烧结过程中，主要发生的物理行为是扩散。为保证烧结强度以及可靠性，通常需要加压烧结以及相应烧结设备，增加了生产成本，另一方面，目前的烧结银和烧结铜技术只能针对尺寸在5mm*5mm以下的功率芯片，因为当芯片尺寸过大时，空洞会急剧上升，烧结的质量会无法满足相关标准。于是导电银浆和导电铜浆出现，将纳米银或纳米铜与树脂混合，烧结过程中树脂固化保证连接强度。但是因为添加了树脂，焊膏的热导率和电导率都有所下降，铜、银和树脂连接的长期可靠性还需要进一步验证。

现有技术方案最普遍使用还是传统的铅基或者锡基焊膏，并在其中掺入了少量金、银、铜等元素，从而提高焊膏的抗疲劳性能。在普通的回流焊炉即可完成整个烧结过程，烧结时间普遍在10min之内；使用纳米银或纳米铜焊膏，需要专业加压烧结设备。整个烧结过程一般需要3个小时以上；使用导电银浆或导电铜浆，烧结温度和普通的铅基、锡基焊膏大致相同，烧结时间一般在30min之内。

现有技术存在的问题有：

1.现有的铅基或者锡基焊膏热导率、电导率以及液相温度较低，无法充分发挥第三代半导体芯片的全部性能；

2.现有的纳米银或纳米铜焊膏烧结时间过长，一般需要3个小时以上，并且需要专业的烧结设备，时间成本和生产成本都过高；

3.现有的导电银浆或导电铜浆热导率和电导率较低，并且长期可靠性还有待验证；

4.现有的纳米材料的焊膏和导电浆体都无法实现大面积烧结，烧结芯片的面积均在5mm*5mm之下。

发明内容

本发明的目的在于克服上述现有技术不足之处而提供一种功率芯片的烧结方法和功率芯片。

为实现上述目的，本发明提供了一种功率芯片的烧结方法，包括：

于基板上通过印刷或点胶的方式设置具有间隙分布的第一焊膏；之后在第一焊膏的间隙内点注第二焊膏；将芯片设置在焊膏区域内，烧结成型，之后进行保温；

所述第二焊膏包括膏体或浆体；

所述第二焊膏以膏体形式提供时，所述第一焊膏的熔点低于第二焊膏。

进一步的，所述第一焊膏为纳米铜焊膏或纳米银焊膏；所述第二焊膏中，膏体为高温铅锡焊膏，浆体为导电银浆或导电铜浆。

进一步的，在印刷第一焊膏前，对所述第一焊膏进行真空热处理，所述真空热处理的真空度为低于1000Pa，所述真空热处理的热处理温度为130-160℃。

进一步的，所述第一焊膏通过钢网印刷时，印刷图案为阵列排布的正方形，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm；所述第一焊膏通过点胶机进行点注时，图案为阵列排布的圆形，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

进一步的，所述印刷图案的外轮廓边长为芯片边长的90%-95%；所述印刷图案的轮廓面积占芯片面积的90%-95%；所述钢网的厚度为0.08mm-0.2mm。

优选的，所述钢网的厚度为0.1mm。

优选的，所述第二焊膏膏体的整体高度为0.12mm-0.2mm。

优选的，所述烧结的温度为300-350℃，保温时间为25-35min。

进一步的，本发明还提供了一种功率芯片，包括基板、焊膏连接层和芯片，所述基板和芯片通过焊膏连接层连接；所述焊膏连接层包括第一焊膏和第二焊膏，所述第二焊膏分布在第一焊膏的间隙内。

优选的，所述第一焊膏为纳米铜焊膏或纳米银焊膏；所述第二焊膏为高温铅锡焊膏、导电银浆或导电铜浆。

优选的，所述第一焊膏为阵列排布的正方形时，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm，所述第一焊膏为阵列排布的圆形时，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

本发明具有如下的有益效果：

1.本发明提出的烧结方法，对比普通铅锡焊膏烧结方法，热导率提高了2倍以上，抗疲劳性能提升了10至15倍；

2.本发明提出的烧结方法，对比普通纳米铜或纳米银烧结方法，可以在无压条件下烧结，烧结时间缩短为其六分之一，极大地节约了生产成本和时间成本，并且可以实现对大于5mm×5mm的芯片面积进行烧结，适用范围更加广泛；

3.本发明提出的烧结方法，对比普通导电铜浆或导电银浆烧结方法，其连接主体是纳米铜，因此可靠性更高、电阻率更低。

附图说明

图1为焊膏印刷示意图；

图2为芯片贴合侧视图；

图3为焊膏点注示意图。

附图标识：

1、纳米铜焊膏；2、导电银浆；3、陶瓷基板；4、芯片。

具体实施方式

为更好的说明本发明的目的、技术方案和优点，下面将结合具体实施例对本发明作进一步说明。

根据本发明的一个实施方式，本发明提供了一种功率芯片的烧结方法，包括：

于基板上通过印刷或点胶的方式设置具有间隙分布的第一焊膏；之后在第一焊膏的间隙内点注第二焊膏；将芯片设置在焊膏区域内，烧结成型，之后进行保温；

所述第二焊膏包括膏体或浆体；

所述第二焊膏以膏体形式提供时，所述第一焊膏的熔点低于第二焊膏。

所述第一焊膏为纳米铜焊膏或纳米银焊膏；所述第二焊膏中，膏体为高温铅锡焊膏，浆体为导电银浆或导电铜浆。

在印刷第一焊膏前，对所述第一焊膏进行真空热处理，所述真空热处理的真空度为低于1000Pa，所述真空热处理的热处理温度为130-160℃。

所述第一焊膏通过钢网印刷时，印刷图案为阵列排布的正方形，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm；所述第一焊膏通过点胶机进行点注时，图案为阵列排布的圆形，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

所述印刷图案的外轮廓边长为芯片边长的90%-95%；所述印刷图案的轮廓面积占芯片面积的90%-95%；所述钢网的厚度为0.08mm-0.2mm。

所述钢网的厚度为0.1mm。

所述第二焊膏膏体的整体高度为0.12mm-0.2mm。

所述烧结的温度为300-350℃，保温时间为25-35min。

根据本发明的一个实施方式，本发明还提供了一种功率芯片，包括基板、焊膏连接层和芯片，所述基板和芯片通过焊膏连接层连接；所述焊膏连接层包括第一焊膏和第二焊膏，所述第二焊膏分布在第一焊膏的间隙内。

所述第一焊膏为纳米铜或纳米银焊膏；所述第二焊膏为高温铅锡焊膏、导电银浆或导电铜浆。

所述第一焊膏为阵列排布的正方形时，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm，所述第一焊膏为阵列排布的圆形时，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

实例一

（1）通过钢网印刷纳米铜焊膏，印刷图案为阵列排布的正方形，正方形之间的间距为0.5mm，单个正方形边长2mm，整个钢网印刷图案为4×4的正方形阵列。钢网的厚度为0.1mm。芯片尺寸为11 mm×11 mm。

（2）为保证烧结质量，先将整个纳米铜焊膏放在真空度100 Pa、温度150 ℃的环境下，保温5 min将焊膏中助焊剂部分挥发，可以减小烧结的空洞。

（3）在正方形纳米铜焊膏之间的间隙使用点胶机点焊膏，点胶机的出膏针嘴直径为0.5mm，焊膏膏体为导电银浆，膏体的整体高度为1.3 mm。

（4）使用贴片机，将芯片吸附并放置到焊膏区域，让芯片与焊膏紧密贴合。

（5）再将整个结构放入真空回流焊炉中进行烧结，烧结的最高温度在350 ℃，保温30 min。

如图1，在陶瓷基板的表面通过钢网印刷纳米铜焊膏，印刷图案为4×4阵列排布的正方形，单个正方形的边长为2mm，正方形之间的间距为0.5mm，在间距内通过点胶机点注导电银浆膏体，膏体的厚度为1.3mm。

本发明解决了目前纳米铜大面积烧结问题，当芯片尺寸为11 mm×11 mm时，接头的剪切强度可以达到35.9 MPa，符合相关工业生产要求。

实例二

（1）通过钢网印刷纳米铜焊膏，印刷图案为阵列排布的正方形，正方形之间的间距为0.5mm，单个正方形边长1.5 mm，整个钢网印刷图案为4×4的正方形阵列。钢网的厚度为0.1 mm。芯片尺寸为8mm×8 mm。

（2）为保证烧结质量，先将整个纳米铜焊膏放在真空度150Pa、温度155 ℃的环境下，保温5 min将焊膏中助焊剂部分挥发，可以减小烧结的空洞。

（3）在正方形纳米铜焊膏之间的间隙使用点胶机点焊膏，点胶机的出膏针嘴直径为0.5mm，焊膏膏体为导电银浆，膏体的整体高度为1.2mm。

（4）使用贴片机，将芯片吸附并放置到焊膏区域，让芯片与焊膏紧密贴合。

（5）再将整个结构放入真空回流焊炉中进行烧结，烧结的最高温度在350℃，保温27min。

如图2，此结构由上及下共有3层，第一层为芯片，第二层为焊膏连接层，包括纳米铜焊膏和导电银浆膏体，导电银浆导体分布在纳米铜焊膏的间隙内，第三层为陶瓷基板。

本发明解决了目前纳米铜大面积烧结问题，当芯片尺寸为8 mm×8 mm时，接头的剪切强度可以达到40.7 MPa，符合相关工业生产要求。

实例三

（1）通过点胶机点纳米铜焊膏，点胶机的出膏针嘴直径为1.5mm，点出的膏体为圆形，整个膏体排列图案为5×5的圆形阵列，圆形与圆形之间的间距为0mm。膏体的高度为1mm。芯片尺寸为9.8 mm×9.8 mm。

（2）为保证烧结质量，先将整个纳米铜焊膏放在真空度200Pa、温度160 ℃的环境下，保温5 min将焊膏中助焊剂部分挥发，可以减小烧结的空洞。

（3）在圆形纳米铜焊膏之间的间隙使用点胶机点焊膏，点胶机的出膏针嘴直径为0.5mm，焊膏膏体为导电银浆，膏体的整体高度为1.5mm。

（4）使用贴片机，将芯片吸附并放置到焊膏区域，让芯片与焊膏紧密贴合。

（5）再将整个结构放入真空回流焊炉中进行烧结，烧结的最高温度在350℃，保温29min。

如图3，在陶瓷基板的表面通过点胶机点纳米铜焊膏，焊膏的高度为1mm，图案为5×5阵列排布的圆形，圆形的直径为1.5mm，在间隙内通过点胶机点注导电银浆膏体，圆形膏体的直径为0.5mm，膏体的厚度为1.5mm。

本发明解决了目前纳米铜大面积烧结问题，当芯片尺寸为9.8 mm×9.8 mm时，接头的剪切强度可以达到38.6 MPa，符合相关工业生产要求。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内，不应将权利要求中的任何标记视为限制所涉及的权利要求。

Claims (8)

1.一种功率芯片的烧结方法，其特征在于，包括：

于基板上通过印刷或点胶的方式设置具有间隙分布的第一焊膏；之后在第一焊膏的间隙内点注第二焊膏；将芯片设置在焊膏区域内，烧结成型，之后进行保温；

所述第二焊膏包括膏体或浆体；

所述第二焊膏以膏体形式提供时，所述第一焊膏的熔点低于第二焊膏；

所述第一焊膏为纳米铜焊膏或纳米银焊膏；所述第二焊膏中，膏体为高温铅锡焊膏，浆体为导电银浆或导电铜浆；

在印刷第一焊膏前，对所述第一焊膏进行真空热处理，所述真空热处理的真空度为低于1000Pa，所述真空热处理的热处理温度为130-160℃；

所述第一焊膏通过钢网印刷时，印刷图案为阵列排布的正方形，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm；所述第一焊膏通过点胶机进行点注时，图案为阵列排布的圆形，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

2.根据权利要求1所述的功率芯片的烧结方法，其特征在于，所述印刷图案的外轮廓边长为芯片边长的90%-95%；所述印刷图案的轮廓面积占芯片面积的90%-95%；所述钢网的厚度为0.08mm-0.2mm。

3.根据权利要求2所述的功率芯片的烧结方法，其特征在于，所述钢网的厚度为0.1mm。

4.根据权利要求1所述的功率芯片的烧结方法，其特征在于，所述第二焊膏膏体的整体高度为0.12mm-0.2mm。

5.根据权利要求1所述的功率芯片的烧结方法，其特征在于，所述烧结的温度为300-350℃，保温时间为25-35min。

6.一种功率芯片，其特征在于，使用权利要求1所述的功率芯片的烧结方法制备，包括基板、焊膏连接层和芯片，所述基板和芯片通过焊膏连接层连接；所述焊膏连接层包括第一焊膏和第二焊膏，所述第二焊膏分布在第一焊膏的间隙内。

7.如权利要求6所述的功率芯片，其特征在于，所述第一焊膏为纳米铜焊膏或纳米银焊膏，所述第二焊膏为高温铅锡焊膏、导电银浆或导电铜浆。

8.如权利要求6所述的功率芯片，其特征在于，所述第一焊膏为阵列排布的正方形时，正方形之间的间距为0.3mm-0.7mm，单个正方形边长为1mm-2mm，所述第一焊膏为阵列排布的圆形时，圆形之间的间距为0-0.5mm，圆形的直径为1-1.5mm。

Images