JP7027218B2 - 回路基板およびこれを備える電子装置 - Google Patents

回路基板およびこれを備える電子装置 Download PDF

Info

Publication number
JP7027218B2
JP7027218B2 JP2018060059A JP2018060059A JP7027218B2 JP 7027218 B2 JP7027218 B2 JP 7027218B2 JP 2018060059 A JP2018060059 A JP 2018060059A JP 2018060059 A JP2018060059 A JP 2018060059A JP 7027218 B2 JP7027218 B2 JP 7027218B2
Authority
JP
Japan
Prior art keywords
layer
wall surface
circuit board
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018060059A
Other languages
English (en)
Other versions
JP2018170506A (ja
Inventor
嘉雄 大橋
憲一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2018170506A publication Critical patent/JP2018170506A/ja
Application granted granted Critical
Publication of JP7027218B2 publication Critical patent/JP7027218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本開示は、回路基板およびこれを備える電子装置に関する。
半導体素子、発熱素子、ペルチェ素子等の各種電子部品が、回路基板の金属層上に搭載された電子装置が知られている。
そして、このような用途において使用される回路基板としては、貫通孔を設け、貫通孔内に金属層と接する環状体の壁面導体を形成したものが知られている(例えば、特許文献1を参照)。
国際公開第2007/094221号公報
このような回路基板を用いる場合、半田を介して壁面導体にピンを接合し、ピンから、半田、壁面導体および金属層を介して、電子部品に電流を流す構成となる。しかしながら、半田を介して壁面導体にピンを接合するために、壁面導体とピンとの隙間へ半田を流し込む場合、壁面導体と半田とが固着しやすいことから、壁面導体の下部にまで半田が十分に行き渡らず、ピンの固定が弱くなる場合がある。
本開示は、このような事情に鑑みて案出されたものであり、壁面導体とピンとの隙間において、半田が流れ込みやすく、ピンを強固に固定できる回路基板を提供することを目的とする。
本開示の回路基板は、第1面、第2面および前記第1面から前記第2面に貫通する貫通孔を有する、セラミックスからなる基板と、前記貫通孔内において前記基板に接する環状体であり、前記第1面から前記第2面にわたって位置する壁面導体と、前記第1面または前記第2面の少なくとも一方に位置し、前記壁面導体に接する金属層とを備える。さらに、本開示の回路基板は、前記金属層から離れて、前記壁面導体の内表面に位置するガラス層を備える。該ガラス層は、前記貫通孔の貫通方向において、前記壁面導体の内表面に離れて位置している。
また、本発明の電子装置は、上記回路基板と、前記壁面導体内に位置し、半田にて前記壁面導体に電気的に接合されたピンと、前記回路基板の前記金属層上に位置する電子部品とを備える。
本開示の回路基板は、壁面導体とピンとの隙間において、半田が流れ込みやすいため、ピンを強固に固定できる。
また、本開示の回路基板は、ピンが強固に固定されていることから、長期間の使用に耐える。
本開示の回路基板における貫通孔周辺の一例を模式的に示す断面図である。 本開示の電子装置について、図1に基づいた一例を模式的に示す断面図である。
以下、本開示の回路基板について、図面を参照しながら詳細に説明する。
本開示の回路基板10は、図1に示すように、第1面1a、第2面1bおよび第1面1aから第2面1bに貫通する貫通孔2を有する、基板1を備える。そして、この基板1は、セラミックスからなる。
ここで、図1においては、基板1が、断面形状が矩形状の貫通孔2を有している例を示している。しかしながら、貫通孔2の断面形状は、これに限定されるものではなく、台形等の任意の形状であってもよい。また、貫通孔2は、基板1の第1面1aの平面視において、円形状、矩形状等どのような形状であっても構わない。
さらに、本開示の回路基板10は、図1に示すように、貫通孔2内において基板1に接する環状体であり、第1面1aから第2面1bにわたって位置する壁面導体3と、第1面1aまたは第2面1bの少なくとも一方に位置し、壁面導体3に接する金属層4とを備える。
ここで、図1においては、基板1の第1面1aに金属層4が位置している例を示しているが、金属層4は、第2面1bに位置していてもよく、第1面1aおよび第2面1bの両方に位置していてもよい。なお、図1において、第2面1bに金属層4が位置する場合は、金属層4が第2面1bの下に位置するものとなる。
さらに、本開示の回路基板10は、図1に示すように、壁面導体3の内表面の少なくとも一部にガラス層5を有する。そして、本開示の電子装置20は、図2に示すように、本開示の回路基板10と、壁面導体3内に位置し、半田6にて壁面導体3に電気的に接合されたピン7と、回路基板10の金属層4上に位置する電子部品8とを備える。ここで、本開示の回路基板10は、上記構成を満足していることで、ガラス層5と半田6との濡れ性が悪いことから、壁面導体3とピン7との隙間において、半田6が流れ込みやすい。よって、壁面導体3の下部にまで半田6が行き渡りやすく、ピン7を半田6にて強固に固定できる。
また、壁面導体3の内表面にガラス層5を有するか否かは、以下の方法で確認すればよい。まず、本開示の回路基板10を、図1に示すように、第1面1aから第2面1bにかけて切断する。次に、この切断面を、クロスセクションポリッシャー(CP)を用いて研磨することで、観察面を得る。そして、この観察面における壁面導体3の内表面上に位置し、層として視認できる箇所に対して、走査型電子顕微鏡(SEM)に付設のエネルギー分散型X線分析装置(EDS)または波長分散型X線分析装置(WDS)を用いて電子線を照射する。その結果、珪素(Si)または硼素(B)と、酸素(O)とが同時に検出され、珪素および硼素の含有量から、それぞれ酸化珪素(SiO)および酸化硼素(B)に換算した含有量の合計量が50質量%以上であれば、その層がガラス層5である。
また、本開示の回路基板10は、壁面導体3の内表面のうちガラス層5が占める占有率は、20%以上60%以下であってもよい。このように、ガラス層5が占める占有率が上記数値範囲を満足するならば、壁面導体3と半田6との密着強度を高く維持しつつ、壁面導体3とピン7との隙間において、半田6がより流れ込みやすいことから、半田6によりピン7を強固に固定できる。
また、回路基板10が、第1面1aに金属層4を備え、壁面導体3を貫通孔2の軸方向の長さに3等分した第1面1a側の領域を第1領域3a、第2面1b側の領域を第2領域3bとしたとき、壁面導体3の内表面のうちガラス層5が占める占有率は、第1領域3aよりも第2領域3bの方が大きくてもよい。このような構成を満足するならば、壁面導体3とピン7との隙間において、半田6がより流れ込みやすく、半田6によりピン7を強固に固定できる。さらに、電子部品8を金属層4上に設けた際に、電子部品8とガラス層5が多く存在する第2領域3bとの距離が離れていることから、電子部品8の発熱によるガラス層5の熱膨張で引き起こされる、壁面導体3と半田6との密着強度の低下を低減することができる。
なお、本開示の回路基板10は、壁面導体3の内表面のうちガラス層5が占める占有率は、第1領域3aから第2領域3bにかけて漸次大きくなってもよい。ここで、漸次大きくなっているとは、以下の場合のことをいう。まず、壁面導体3において、第1領域3aと第2領域3bとの間の領域を第3領域3cとする。そして、ガラス層5が占める占有率が、第2領域3b>第3領域3c>第1領域3aの関係を満たすならば、ガラス層5が占める占有率が、第1領域3aから第2領域3bにかけて漸次大きくなっているという。
また、本開示の回路基板10は、貫通孔2の軸方向におけるガラス層5の平均長さが20μm以上80μm以下であってもよい。このように、ガラス層5の平均長さが上記数値範囲を満足するならば、壁面導体3と半田6との密着強度を維持しつつ、壁面導体3とピン7との隙間において、半田6がより流れ込みやすくなり、半田6によりピン7を強固に固定できる。
ここで、壁面導体3の内表面のうちガラス層5が占める占有率およびガラス層5の平均長さは、以下の方法で測定することができる。まず、上述した方法により、回路基板10を切断し、CPを用いて研磨し、観察面を得る。次に、この観察面における、壁面導体3の各領域(第1領域3a、第2領域3b、第3領域3c)を、SEMを用いて100~200倍の倍率で観察し、各領域の写真を一枚以上撮影する。そして、撮影した各写真を、画像解析ソフト(例えば、ImageJ等)を用いて解析し、各写真における壁面導体3およびガラス層5の長さを求める。ここで、壁面導体3の長さとは、壁面導体3の貫通孔2の軸方向の長さのことであり、ガラス層5の長さとは、ガラス層5の貫通孔2の軸方向の長さのことである。なお、軸方向とは、図1における上下方向にあたり、軸方向の長さとは、図1における高さのことである。
そして、ガラス層5の平均長さは、各写真において、ガラス層5の長さを合計した後、それをガラス層5の個数で除算することで算出した長さの平均値である。また、壁面導体3の内表面のうちガラス層5が占める占有率は、各写真において、ガラス層5の長さを壁面導体3の長さで除算することで算出した占有率の平均値である。また、各領域のガラス層5が占める占有率は、各領域の写真から算出した上記占有率である。
また、本開示の回路基板10における壁面導体3は、壁面導体3を構成する全成分100質量%のうち、銅を90質量%以上含有しているときには、銅の熱伝導性は高いことから、本開示の回路基板10は放熱性に優れたものとなる。
なお、壁面導体3は、銅以外に、亜鉛、アルミニウム、珪素、ナトリウムおよびジルコニウムを合計で、壁面導体3を構成する全成分100質量%のうち、3質量%以上10質量%以下含有していてもよい。また、壁面導体3の平均厚みは、例えば、50μm以上130μm以下であってもよい。
さらに、壁面導体3が銅を90質量%以上含有しており、本開示の回路基板10におけるガラス層5が、ガラス層5を構成する全成分100質量%のうち、銅を5質量%以上40質量%以下含有しているならば、半田6の流れ込みやすさを維持しつつ、電子部品8の発熱による、壁面導体3とガラス層5との熱膨張差による応力が緩和されることで、ピン7を半田6にてさらに強固に固定できるようになる。
また、ガラス層5は、珪素、硼素、銅および酸素以外に、亜鉛、ナトリウムおよびチタンを合計で、ガラス層5を構成する全成分100質量%のうち、30質量%以下含有していてもよい。
また、本開示の回路基板10は、壁面導体3の内表面のうちガラス層5が位置していない部分を覆うニッケル層を有していてもよい。ここで、ニッケル層とは、ニッケル層を構成する全成分100質量%のうち、ニッケルを90質量%以上含有しているものである。
そして、このような構成を満足するならば、ニッケルと半田6とは反応性が低く、半田6で接合する際に、壁面導体3を構成する成分が半田6に溶出することを、ニッケル層の存在により抑制できる。これにより、壁面導体3の体積が減少することによる、壁面導体3と基板1との接合強度の低下を抑制することができ、ピン7を半田6にてより強固に固定できる。
また、ニッケル層は、ニッケル以外にリンを、ニッケル層を構成する全成分100質量%のうち、1質量%以上10質量%以下含有していてもよい。また、ニッケル層の平均厚みは、例えば、1μm以上10μm以下であってもよい。
また、本開示の回路基板10は、ニッケル層を覆うパラジウム層を有していてもよい。ここで、パラジウム層とは、パラジウム層を構成する全成分100質量%のうち、パラジウムを98質量%以上含有しているものである。
そして、このような構成を満足するならば、パラジウムはニッケルよりも半田6との反応性が低く、半田6で接合する際に、ニッケル層を構成する成分が半田6に溶出することを、パラジウム層の存在により抑制することができる。
また、パラジウム層は、パラジウム以外にリンを、パラジウム層を構成する全成分100質量%のうち、0.1質量%以上2質量%以下含有していてもよい。また、パラジウム層の平均厚みは、例えば、0.1μm以上0.6μm以下であってもよい。
また、本開示の回路基板10は、パラジウム層を覆う金層を有していてもよい。ここで、金層とは、金層を構成する全成分100質量%のうち、金を98質量%以上含有しているものである。なお、金層は、金層を構成する全成分100質量%のうち、金を99.9質量%以上含有していてもよい。
そして、このような構成を満足するならば、半田6と金とは化学的親和性が高く、半田6で接合する際に、半田6と金層とが強固に接合され、半田6によりピン7をより強固に固定できる。また、金層の平均厚みは、例えば、0.01μm以上0.3μm以下であってもよい。
また、金属層4は、導電性を有するならば、どのような成分で構成されていても構わないが、壁面導体3と同じ成分で構成されるならば、壁面導体3との接合がしやすくなる。
なお、金属層4は、金属層4の表面に部分的もしくは全面にめっき処理が行なわれてい
てもよいし、金属層4自体がめっきで構成されていてもよい。このように、金属層4の表面がめっき処理されていたり、金属層4自体がめっきで構成されているならば、ボンディングワイヤ等の接合がしやすくなり、さらに金属層4が酸化腐蝕しにくいものとなる。なお、めっきの種類としては公知のめっきであればよく、例えば、金めっき、銀めっき、ニッケル-金めっきまたはニッケル-パラジウム-金めっき等が挙げられる。
ここで、壁面導体3、金属層4、ガラス層5、ニッケル層、パラジウム層、金層を構成する成分は、上述した方法と同様に観察面を得た後、この観察面における、壁面導体3、金属層4、ガラス層5、ニッケル層、パラジウム層、金層に、それぞれEDSまたはWDSを用いて電子線を照射することで算出すればよい。
なお、ニッケル層、パラジウム層、金層を構成する成分は、金層の表面からニッケル層までの元素を調べるために、Arイオンを照射し、表面をエッチングで除去する工程と、エッチングにより新しく形成された面をオージェ電子分光法装置(AES)で測定する工程とを交互に繰り返すことで測定することも可能である。
また、本開示の回路基板10における基板1はセラミックスからなるが、セラミックスとしては、酸化アルミニウム質セラミックス、酸化ジルコニウム質セラミックス、酸化アルミニウムおよび酸化ジルコニウムの複合セラミックス、窒化珪素質セラミックス、窒化アルミニウム質セラミックス、炭化珪素質セラミックスまたはムライト質セラミックス等を用いることができる。なお、基板1が酸化アルミニウム質セラミックスからなるならば、加工が容易でありながら、機械的強度に優れる。また、基板1が窒化アルミニウム質セラミックスからなるならば、放熱性に優れる。
ここで、例えば、酸化アルミニウム質セラミックスとは、セラミックスを構成する全成分100質量%のうち、酸化アルミニウムを70質量%以上含有するものである。そして、基板1が酸化アルミニウム質セラミックスからなるか否かについては、以下の方法により確認することができる。まず、X線回折装置(XRD)を用いて基板1を測定し、得られた結果をJCPDSカードと照合することにより、酸化アルミニウムの存在を確認する。次に、ICP発光分光分析装置(ICP)または蛍光X線分析装置(XRF)を用いて、アルミニウム(Al)の定量分析を行なう。そして、ICPまたはXRFで測定したAlの含有量から酸化アルミニウム(Al)に換算した含有量が70質量%以上であれば、酸化アルミニウム質セラミックスである。なお、他のセラミックスについても同様である。
また、ピン7は、導電性を有するならば、どのような成分で構成されていてもよく、例えば、金属または複数の金属の合金からなる。
また、電子部品8としては、例えば、発光ダイオード(LED)素子、絶縁ゲート・バイポーラ・トランジスタ(IGBT)素子、インテリジェント・パワー・モジュール(IPM)素子、金属酸化膜型電界効果トランジスタ(MOSFET)素子、フリーホイーリングダイオード(FWD)素子、ジャイアント・トランジスタ(GTR)素子、ショットキー・バリア・ダイオード(SBD)等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いることができる。
以下、本開示の回路基板10の製造方法の一例について説明する。なお、以下の説明では、壁面導体3および金属層4の主成分を銅とした場合を例に挙げて説明する。
まず、公知の方法により、第1面1a、第2面1bおよび第1面1aから第2面1bに
貫通する貫通孔2を有する、セラミックスからなる基板1を準備する。次に、壁面導体3および金属層4となる金属ペーストを作製する。金属ペーストは、銅を主成分とする金属粉末とガラス粉末と有機ビヒクルとを準備し、所望量秤量し混合することで作製する。なお、有機ビヒクルとは、有機溶剤に有機バインダを溶解させたものである。
次に、吸引印刷することによって、基板1の第1端1aから第2端1bにわたって位置するように、基板1の貫通孔2内に環状体形状の金属ペーストを塗布する。その後、基板1の第1面1aまたは第2面1bの少なくとも一方に、貫通孔2内の金属ペーストに接するように、金属ペーストをスクリーン印刷する。そして、大気雰囲気下において、65℃以上260℃以下の乾燥温度で10分以上30分以下保持し、乾燥させる。
次に、窒素雰囲気下において、820℃以上970℃以下の焼成温度で5分以上20分以下保持して焼成することで、本開示の回路基板10を得る。ここで、上記焼成温度で焼成することで、金属ペースト中の金属粉末が焼結する際に収縮し、ガラス層5が壁面導体3内から押し出されることによって、ガラス層5が壁面導体3の内表面に浮き出てくる。
なお、壁面導体3の内表面のうちガラス層5が占める占有率を制御するには、金属粉末とガラス粉末との体積比を調整して、壁面導体3とする金属ペーストを作製するとともに、焼成温度を調整すればよい。具体的には、体積比で金属粉末:ガラス粉末=95:5~85:15となるように、金属粉末とガラス粉末とを配合することで、壁面導体3とする金属ペーストを作製し、900℃の焼成温度で焼成すれば、壁面導体3の内表面のうちガラス層5が占める占有率を、20%以上60%以下とすることができる。
また、焼成の際に、焼成炉の熱源に近い程、ガラス層5が壁面導体3の内表面に浮き出やすくなることから、基板1の第1面1aよりも第2面1bが焼成炉の熱源に近くなるように置いて焼成することで、壁面導体3の内表面のうちガラス層5が占める占有率を、第1領域3aよりも第2領域3bの方が大きくなるようにできる。
また、ガラス層5における銅の含有量を5質量%以上40質量%以下とするには、銅を主成分とする金属粉末を用いて金属ペーストを作製するとともに、70℃以上250℃以下の乾燥温度で乾燥させればよい。
また、壁面導体3の内表面のうちガラス層5が位置していない部分を覆うニッケル層を得るには、公知のめっき法でニッケル層を形成すればよい。具体的には、ニッケルの無電解めっき液を浴槽に入れ、この浴槽内に壁面導体3を有する回路基板10を浸漬させることで、壁面導体3の内表面を覆うニッケル層が形成される。なお、この方法では、セラミックスからなる基板1およびガラス層5には、ニッケル層は形成されない。また、ニッケル層の厚みは、浸漬時間で任意の値に調整することができる。
さらに、ニッケル層を覆うパラジウム層を得るには、ニッケル層を形成した後、パラジウムの無電解めっき液を用いて、上述しためっき法と同様の方法を行なえばよい。
また、パラジウム層を覆う金層を得るには、パラジウム層を形成した後、金の無電解めっき液を用いて、上述しためっき法と同様の方法を行なえばよい。
次に、本開示の電子装置20の製造方法の一例について説明する。
まず、半田6およびピン7を準備する。そして、ピン7を回路基板10の壁面導体3に挿入した状態で治具を用いて固定し、半田6を流し込むことによって、ピン7を半田6にて固定することができる。そして、回路基板10の金属層4上に電子部品8を搭載するこ
とにより、本開示の電子装置20を得る。
以下、本開示の実施例を具体的に説明するが、本開示は以下の実施例に限定されるものではない。
壁面導体の内表面におけるガラス層の存在の有無を異ならせた試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。
まず、第1面、第2面および第1面から第2面に貫通する直径1.2mmの貫通孔を有し、酸化アルミニウム質セラミックスからなる、厚みが0.635mmの基板を準備した。
次に、金属粉末としての銅粉末とSiO-ZnO-B系のガラス粉末とを、体積比として、銅粉末:ガラス粉末=97:3となるように配合した、混合粉末を準備した。そして、この混合粉末100質量部に対し、有機ビヒクルを25質量部添加することで、金属ペーストを作製した。
次に、吸引印刷することによって、基板の第1端から第2端にわたって位置するように、基板の貫通孔内に環状体形状の金属ペーストを塗布した。その後、基板の第1面上に、貫通孔内の金属ペーストに接するように、金属ペーストをスクリーン印刷した。そして、大気雰囲気下において、65℃の乾燥温度で20分保持し、乾燥させた。
次に、窒素雰囲気下において、表1に示す焼成温度で10分保持して焼成することで、金属層の平均厚みが15μm、壁面導体の平均厚みが50μmである、各試料を得た。なお、基板の第2面よりも第1面が焼成炉の熱源に近くなるように置いて焼成した。
次に、各試料において、壁面導体の内表面にガラス層を有するか否かを、以下の方法で確認した。まず、各試料を、図1に示す断面形状となるように切断した。次に、この切断面を、CPを用いて研磨することで、観察面を得た。そして、この観察面における壁面導体の内表面上に位置する層として視認できる箇所に対して、SEMに付設のWDSを用いて電子線を照射し、珪素または硼素と、酸素とが同時に検出され、珪素および硼素の含有量から、それぞれ酸化珪素および酸化硼素に換算した含有量の合計量が50質量%以上であるガラス層であるか否かを確認した。その結果、試料No.1には、壁面導体の内表面上に位置する層自体が無かったのに対し、試料No.2には、ガラス層の存在が確認された。
次に、上述した方法により作製した別の各試料に対して、加熱および冷却を繰り返すヒートサイクル試験を、以下の方法で行なった。まず、Sn-Ag-Cu系の半田および直径0.7mmの円柱形状のピンを準備した。次に、ピンを各試料の壁面導体に挿入した状態で治具を用いて固定し、半田を流し込むことによって、ピンを半田にて固定した。その後、各試料を冷熱衝撃試験装置内へ入れ、温度を室温(25℃)から-45℃に降温して10分保持してから、昇温して125℃で10分保持した後、室温まで降温するというサイクルを1サイクルとし、このサイクルを繰り返した。そして、100サイクル毎に各試料を取り出し、ピンが傾いているか否かを確認した。そして、各試料のピンが傾くまでに必要としたサイクル数(以下、必要サイクル数と記載する)が多かった試料から順に各試料に順位を付けた。ここで、最も必要サイクル数が多かった試料を1位とし、最も必要サイクル数が少なかった試料を最下位(2位)とした。ここで、必要サイクル数が多い程、ピンが強固に固定されていることを示している。
結果を表1に示す。
Figure 0007027218000001
表1に示すように、試料No.1に比べて、試料No.2の順位が高いことから、壁面導体の内表面の少なくとも一部にガラス層を有していることで、ピンを強固に固定できることがわかった。
次に、壁面導体の内表面のうちガラス層が占める占有率が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。
なお、作製方法としては、表2に示す体積比となるように、銅粉末およびガラス粉末を配合した混合粉末を用いたこと以外は実施例1の試料Nо.2の作製方法と同様とした。なお、試料No.3は、実施例1の試料No.2と同じである。
次に、各試料の壁面導体の内表面のうちガラス層が占める占有率を、以下の方法で測定した。まず、各試料を、図1に示す断面形状となるように切断した。次に、この切断面を、CPを用いて研磨することで、観察面を得た。次に、この観察面における、各試料の壁面導体の各領域(第1領域、第2領域、第3領域)を、SEMを用いて150倍の倍率で観察し、各領域の写真を一枚撮影した。そして、撮影した各写真を、画像解析ソフト(ImageJ)を用いて解析し、各写真における壁面導体およびガラス層の長さを求めた。そして、各写真において、ガラス層の長さを壁面導体の長さで除算することで算出した占有率の平均値を求めた。
そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例1と同じ方法で行なった。
結果を表2に示す。なお、順位付けは、表2に示す試料のみを比較して付けている。
Figure 0007027218000002
表2に示すように、試料No.3、7に比べて試料No.4~6の順位が高かった。この結果から、壁面導体の内表面のうちガラス層が占める占有率が、20%以上60%以下であることで、ピンをより強固に固定できることがわかった。
次に、壁面導体の内表面において、第1領域および第2領域のガラス層が占める占有率の大小関係が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。
なお、試料No.8の作製方法としては、基板の第1面よりも第2面が焼成炉の熱源に近くなるように置いて焼成したこと以外は実施例2の試料Nо.5の作製方法と同様とした。なお、表3には、比較例として、実施例2の試料No.5を、試料No.9として記載している。
次に、各試料の壁面導体の内表面において、第1領域および第2領域のガラス層が占める占有率を、実施例2のガラス層が占める占有率を算出した方法と同じ条件で、第1領域および第2領域の写真を各1枚撮影し、画像解析ソフト(ImageJ)を用いて解析することで算出した。
そして、得られた各試料に対して、金属層上にサーマルインクジェットプリンタヘッド用の発熱素子を載せ、この発熱素子に電流を流すことで発熱させつつ、実施例1のヒートサイクル試験を行ない、実施例1と同様にピンの固定強度を評価した。
結果を表3に示す。なお、順位付けは、表3に示す試料のみを比較して付けている。
Figure 0007027218000003
表3に示すように、試料No.9に比べて試料No.8の順位が高かった。この結果から、壁面導体の内表面のうちガラス層が占める占有率が、第1領域よりも第2領域の方が大きいことで、ピンをより強固に固定できることがわかった。
次に、ガラス層における銅の含有量が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。
なお、作製方法としては、表4に示す乾燥温度で乾燥させた以外は実施例3の試料Nо.8の作製方法と同様とした。なお、試料No.10は、実施例3の試料No.8と同じである。
次に、各試料のガラス層における銅の含有量を、以下の方法で測定した。まず、各試料を、図1に示す断面形状となるように切断した。次に、この切断面を、CPを用いて研磨することで、観察面を得た。次に、この観察面におけるガラス層にEDSを用いて電子線を照射することで、ガラス層における銅の含有量を算出した。
そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例1と同じ方法で行なった。
結果を表4に示す。なお、順位付けは、表4に示す試料のみを比較して付けている。
Figure 0007027218000004
表4に示すように、試料No.10、14に比べて試料No.11~13の順位が高かった。この結果から、ガラス層が銅を5質量%以上40質量%以下含有していることで、ピンをより強固に固定できることがわかった。
次に、ニッケル層、パラジウム層および金層の有無が異なる試料を作製し、ヒートサイクル試験によるピンの固定強度を評価した。
なお、作製方法としては、以下の通りとした。まず、試料No.16は、実施例4の試料No.12に対して、ニッケルの無電解めっき液を用いた公知のめっき法を行ない、壁面導体の内表面を覆う平均厚みが5μmのニッケル層を形成することで得た。また、試料No.17は、試料No.16に対して、パラジウムの無電解めっき液を用いた公知のめっき法を行ない、ニッケル層を覆う平均厚みが0.3μmのパラジウム層を形成することで得た。また、試料No.18は、試料No.17に対して、金の無電解めっき液を用いた公知のめっき法を行ない、パラジウム層を覆う平均厚みが0.1μmの金層を形成することで得た。なお、試料No.15は、比較としての試料であり、実施例4の試料No.12と同じである。
そして、得られた各試料に対して、ヒートサイクル試験によるピンの固定強度の評価を実施例1と同じ方法で行なった。
結果を表5に示す。なお、順位付けは、表5示す試料のみを比較して付けている。
Figure 0007027218000005
表5に示すように、試料No.15に比べて、試料No.16~18の順位が高かった。この結果から、ニッケル層を有することで、ピンを強固に固定できることがわかった。
また、試料No.16~18の中でも、試料No.17、18の順位がより高かった。この結果から、ニッケル層だけでなく、さらにパラジウム層を有することで、ピンをより
強固に固定できることがわかった。
また、試料No.17、18においては、試料No.18の順位の方が高かった。この結果から、ニッケル層およびパラジウム層だけでなく、さらに金層を有することで、ピンをさらに一層強固に固定できることがわかった。
1:基板
1a:第1面
1b:第2面
2:貫通孔
3:壁面導体
3a:第1領域
3b:第2領域
3c:第3領域
4:金属層
5:ガラス層
6:半田
7:ピン
8:電子部品
10:回路基板
20:電子装置

Claims (9)

  1. 第1面、第2面および前記第1面から前記第2面に貫通する貫通孔を有する、セラミックスからなる基板と、
    前記貫通孔内において前記基板に接する環状体であり、前記第1面から前記第2面にわたって位置する壁面導体と、
    前記第1面または前記第2面の少なくとも一方に位置し、前記壁面導体に接する金属層と
    前記金属層から離れて、前記壁面導体の内表面に位置するガラス層と、
    を備え、
    該ガラス層は、
    前記貫通孔の貫通方向において、前記壁面導体の内表面に離れて位置している、回路基板。
  2. 前記壁面導体の内表面のうち前記ガラス層が占める占有率は、20%以上60%以下である請求項1に記載の回路基板。
  3. 前記第1面に前記金属層を備え、前記壁面導体を前記貫通孔の軸方向の長さに3等分し、前記第1面側の領域を第1領域、前記第2面側の領域を第2領域としたとき、前記壁面導体の内表面のうち前記ガラス層が占める占有率は、前記第1領域よりも前記第2領域の方が大きい請求項1または請求項2に記載の回路基板。
  4. 前記壁面導体は、該壁面導体を構成する全成分100質量%のうち、銅を90質量%以上含有している請求項1乃至請求項3のいずれかに記載の回路基板。
  5. 前記ガラス層は、該ガラス層を構成する全成分100質量%のうち、銅を5質量%以上40質量%以下含有している請求項4に記載の回路基板。
  6. 前記壁面導体の内表面のうち前記ガラス層が位置していない部分を覆うニッケル層を有する請求項1乃至請求項5のいずれかに記載の回路基板。
  7. 前記ニッケル層を覆うパラジウム層を有する請求項6に記載の回路基板。
  8. 前記パラジウム層を覆う金層を有する請求項7に記載の回路基板。
  9. 請求項1乃至請求項8のいずれかに記載の回路基板と、前記壁面導体内に位置し、半田にて前記壁面導体に電気的に接合されたピンと、前記回路基板の前記金属層上に位置する電子部品とを備える電子装置。
JP2018060059A 2017-03-29 2018-03-27 回路基板およびこれを備える電子装置 Active JP7027218B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017065420 2017-03-29
JP2017065420 2017-03-29

Publications (2)

Publication Number Publication Date
JP2018170506A JP2018170506A (ja) 2018-11-01
JP7027218B2 true JP7027218B2 (ja) 2022-03-01

Family

ID=64018808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018060059A Active JP7027218B2 (ja) 2017-03-29 2018-03-27 回路基板およびこれを備える電子装置

Country Status (1)

Country Link
JP (1) JP7027218B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312062A (ja) 1999-04-28 2000-11-07 Denso Corp 厚膜回路基板とその製造方法
US20050227413A1 (en) 2004-03-01 2005-10-13 Joachim John Method for depositing a solder material on a substrate
JP2009212420A (ja) 2008-03-06 2009-09-17 Kyocera Corp 配線基板
JP2013102096A (ja) 2011-11-09 2013-05-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013232483A (ja) 2012-04-27 2013-11-14 Koito Mfg Co Ltd 回路基板及び回路基板の製造方法
JP2015082534A (ja) 2013-10-21 2015-04-27 日立化成株式会社 接続端子及びそれを用いた半導体チップ搭載用基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547485Y2 (ja) * 1988-08-10 1993-12-14

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312062A (ja) 1999-04-28 2000-11-07 Denso Corp 厚膜回路基板とその製造方法
US20050227413A1 (en) 2004-03-01 2005-10-13 Joachim John Method for depositing a solder material on a substrate
JP2009212420A (ja) 2008-03-06 2009-09-17 Kyocera Corp 配線基板
JP2013102096A (ja) 2011-11-09 2013-05-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2013232483A (ja) 2012-04-27 2013-11-14 Koito Mfg Co Ltd 回路基板及び回路基板の製造方法
JP2015082534A (ja) 2013-10-21 2015-04-27 日立化成株式会社 接続端子及びそれを用いた半導体チップ搭載用基板

Also Published As

Publication number Publication date
JP2018170506A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP5349714B2 (ja) 回路基板およびこれを備える電子装置
WO2013061727A1 (ja) 回路基板およびこれを備える電子装置
JPWO2020013300A1 (ja) 金属−炭化珪素質複合体、及び金属−炭化珪素質複合体の製造方法
US10923252B2 (en) Resistor, circuit board, and electronic device
JP7027218B2 (ja) 回路基板およびこれを備える電子装置
JP2015164184A (ja) 窒化珪素質基板およびこれを備える回路基板ならびに電子装置
US20210167035A1 (en) Method and apparatus for creating a bond between objects based on formation of inter-diffusion layers
JP6105983B2 (ja) 放熱基板の製造方法
JP5806030B2 (ja) 回路基板およびこれを備える電子装置
JP6323103B2 (ja) パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
KR20170063544A (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP2016204228A (ja) 回路基板およびこれを備える電子装置
JP2001217362A (ja) 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法
JP6122561B2 (ja) 回路基板およびこれを備える電子装置
JP5941006B2 (ja) 接合材、接合構造体およびその製造方法、並びに半導体モジュール
CN111052879B (zh) 电路基板及具备该电路基板的电子装置
JP2011067849A (ja) ろう材およびこれを用いて接合された放熱基体
CN107112291B (zh) 电路基板以及具备其的电子装置
JP5743916B2 (ja) 回路基板およびこれを備える電子装置
JP5840945B2 (ja) 回路基板およびこれを備える電子装置
JP2018125341A (ja) 回路基板およびこれを備える電子装置
JP2019212907A (ja) 回路基板およびこれを備える電子装置
JPH11171673A (ja) 複合体とそれを用いたヒートシンク、及びそれらの製造法
JP2014032984A (ja) 半導体モジュールの製造方法
JP2013135144A (ja) セラミック配線基板、半導体素子実装基板、半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R150 Certificate of patent or registration of utility model

Ref document number: 7027218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150