JP2013135144A - セラミック配線基板、半導体素子実装基板、半導体装置 - Google Patents

セラミック配線基板、半導体素子実装基板、半導体装置 Download PDF

Info

Publication number
JP2013135144A
JP2013135144A JP2011285760A JP2011285760A JP2013135144A JP 2013135144 A JP2013135144 A JP 2013135144A JP 2011285760 A JP2011285760 A JP 2011285760A JP 2011285760 A JP2011285760 A JP 2011285760A JP 2013135144 A JP2013135144 A JP 2013135144A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor element
wiring board
ceramic wiring
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011285760A
Other languages
English (en)
Inventor
Sosuke Nishiura
崇介 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011285760A priority Critical patent/JP2013135144A/ja
Publication of JP2013135144A publication Critical patent/JP2013135144A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 ビア導体の根元の部分と絶縁基板との界面への水分の浸入を防止できるセラミック配線基板と、このセラミック配線基板に半導体素子を実装した半導体素子実装基板、および、この半導体素子実装基板を収容した半導体装置を提供する。
【解決手段】 セラミック製の絶縁基板1と、この絶縁基板1の一方の表面1Aに一体的に形成され、絶縁基板1と材質を同じくする凸部3とを備え、絶縁基板1および凸部3の内部に、これら絶縁基板1および凸部3を厚み方向に貫通するビア導体5を有していることから、絶縁不良が無く、高い熱伝導性を有するセラミック配線基板A、半導体素子実装基板Bおよび半導体装置Cを得ることができる。
【選択図】 図1

Description

本発明は、高放熱性のセラミック配線基板、半導体素子実装基板および半導体装置に関する。
例えば、電気自動車等における駆動用モータのコントローラ等のように、電力を制御する電気回路には、MOS−FET等に代表されるパワー半導体素子が用いられている。このようなパワー半導体素子は、大電流の制御を行うことから、動作時に比較的多量の熱が発生する。このため、パワー半導体素子を搭載する配線基板としては、従来より、放熱性に優れるとともに、機械的強度が高いという理由からセラミック配線基板が好適なものとされ、さらに放熱性を改善した種々のセラミック配線基板が提案されている(例えば、特許文献1を参照)。
例えば、特許文献1には、直径の比較的大きいビア導体を絶縁基板の内部から表面に向けて突出させるようにした構造のセラミック配線基板が示されている。
なお、このようなセラミック配線基板は、コントローラ等の半導体装置に組み込まれる場合には、パワー半導体素子から発生する熱を外部へも逃がすことができるように、アルミニウム等の金属製のケースに接着剤などにより固定された構成となっている。
特開平10−215074号公報
ところが、特許文献1に開示されたセラミック配線基板は、ビア導体が絶縁基板の表面から大きく突出し、その突出したビア導体の根元を含めた周囲の全面が露出した構成となっているために、ビア導体の根元の部分と絶縁基板との界面に水分が浸入しやすく、場合によっては、絶縁不良が発生しやすいという問題があった。
従って、本発明は、ビア導体の根元の部分と絶縁基板との間の界面への水分の浸入を防止でき、絶縁不良の発生しにくいセラミック配線基板と、このセラミック配線基板に半導体素子を実装した半導体素子実装基板、および、この半導体素子実装基板を収容した半導体装置を提供することを目的とする。
本発明のセラミック配線基板は、セラミック製の絶縁基板と、該絶縁基板の一方の表面に一体的に形成され、前記絶縁基板と材質を同じくする凸部とを備え、前記絶縁基板および前記凸部の内部に、これら前記絶縁基板および前記凸部を厚み方向に貫通するビア導体を有していることを特徴とする。
本発明の半導体素子実装基板は、上記のセラミック配線基板の表面に半導体素子を搭載してなる半導体素子実装基板であって、前記半導体素子が前記凸部とは反対側の前記絶縁基板の表面の前記ビア導体の露出した面に搭載されていることを特徴とする。
本発明の半導体装置は、上記の半導体素子実装基板がケース内に固定されていることを
特徴とする。
本発明によれば、ビア導体の根元の部分と絶縁基板との間の界面への水分の浸入を防止でき、絶縁不良の発生しにくいセラミック配線基板、このセラミック配線基板に半導体素子を実装した半導体素子実装基板、および、この半導体素子実装基板を収容した半導体装置を得ることができる。
本発明のセラミック配線基板の一実施形態を示す断面模式図である。 本発明の半導体装置の一実施形態を示す断面模式図である。 本実施形態のセラミック配線基板の製造工程を示す模式図である。
図1は本発明のセラミック配線基板の一実施形態を示す断面模式図である。図2は、本発明の半導体装置の一実施形態を示す断面模式図である。
本実施形態のセラミック配線基板Aは、セラミック製の絶縁基板1と、この絶縁基板1の一方の表面1Aに、絶縁基板1と材質を同じくし、一体的に形成された凸部3とを備えており、この絶縁基板1および凸部3の内部に、これら絶縁基板1および凸部3を厚み方向に貫通するビア導体5が形成されている。
これによりビア導体5の根元の部分と絶縁基板1との間の界面への水分の浸入を防止でき、絶縁不良の発生しにくいセラミック配線基板を得ることができる。
すなわち、本実施形態のセラミック配線基板Aは、図1からわかるように、ビア導体5が絶縁基板1の表面の突き出た部分において、絶縁基板1と材質が同じである絶縁材料により囲まれていることから、ビア導体5の根元の部分と絶縁基板1との間の界面に隙間の無い構造となっている。このためビア導体5の根元の部分と絶縁基板1との間の界面に水分等が浸入し難くなり、絶縁不良等の不具合の発生を防止することができる。
なお、セラミック配線基板Aとして、下記に示す半導体素子実装基板Bのような高機能のセラミック配線基板Aを形成する場合には、絶縁基板1として、複数のセラミック絶縁層1a〜1eを積層したものを適用することが望ましい。この場合には、セラミック絶縁層1a〜1eの層間にパターン配線層やグランド層等の導体層2が設けられる。
セラミック配線基板が、複数のセラミック絶縁層1a〜1eにより構成される絶縁基板1を有する場合には、図1に示すように、符号1eのセラミック絶縁層1a〜1eの表面側を向いた面に凸部3を有するものとなる。
ここで、凸部3が絶縁基板1の表面に一体的に形成されるというのは、絶縁基板1と凸部3、またはセラミック絶縁層1eと凸部3とが同時焼成されて焼結されたものという意味である。
絶縁基板1と材質を同じくするというのは、絶縁基板1および凸部3に含まれる主成分のセラミック成分が同じであるという意味である。ここで、主成分とは、絶縁基板1またはセラミック絶縁層1a〜1eに含まれるセラミック成分の含有量が80質量%以上である場合をいう。
なお、絶縁基板1、セラミック絶縁層1a〜1eおよび凸部3は、高い熱伝導性を有し
、かつ高強度であるという点でアルミナを主成分とし、これにSi、MnおよびMgなどの添加剤を含有するものが望ましい。
また、ビア導体5が、絶縁基板1および凸部3の内部にて、これら絶縁基板1および凸部3を厚み方向に貫通するとは、図1に示すような絶縁基板1の表面に対して垂直な方向にビア導体5が配置されているものばかりではなく、絶縁基板1および凸部3の内部において、ビア導体5が電気的に接続され、熱伝導性を確保できる形状であれば、多少、曲がっている場合や層間においてずれているものまで含む意である。
ここで、ビア導体5、導体層2の材料としては、絶縁基板1との同時焼成を可能とする融点を有するものが好適なものとされ、絶縁基板1、凸部3に、例えば、アルミナを主成分とする材料を適用する場合には、タングステンおよびモリブデンのいずれか1種に銅または銀を含ませたものが望ましい。
なお、絶縁基板1の表面に形成された導体層2(凸部3に露出したビア導体3の表面にも導体層2が形成される場合も含む。)については、導体層2の酸化や腐食を抑え、ハンダによる接合性を向上できるという理由から、それらの表面にはニッケルや金のめっき膜をこの順に形成しておくことが望ましい。
本実施形態のセラミック配線基板Aでは、絶縁基板1と凸部3の端部の連続箇所3bは、テーパー状で凸部3の周囲から絶縁基板1の表面へなだらかに連なる曲面を有している(以下、アール形状という場合がある。)ことが望ましい。凸部3の周囲から絶縁基板1の表面へなだらかに連なる曲面がない場合、実装工程等での基板取り扱い時や、ケース11への基板組み付け時に突起部に応力がかかった際、応力は絶縁基板1と凸部3の垂直な接合部に集中してしまう。その結果、絶縁基板1と凸部3との交点付近を起点としたクラックの発生する恐れがある。凸部3の周囲から絶縁基板1の表面へなだらかに連なる曲面とすることにより、実装工程等に突起部に加わった応力に対する抗力が増加し、絶縁基板1と凸部との交点付近起点とするクラックの発生や、凸部3の欠け等を防止することができる。この場合、凸部3の周囲から絶縁基板1の表面へなだらかに連なる曲面の半径は20〜100μmであることが望ましい。20μm未満ではクラック防止効果が十分ではなく、クラックや欠けが発生する可能性があり、100μmを超えると隣のビアやパターン等と干渉し、パターン設計の自由度が低下するからである。また、絶縁基板1と凸部3の端部の連続箇所3bをアール形状にすると、絶縁基板1と凸部3の端部の連続箇所3b付近への接着剤14の未充填による空隙の発生を抑えることができる。
本実施形態の半導体素子実装基板Bは、上記のセラミック配線基板Aの表面に半導体素子13が搭載されたものであり、半導体素子13が凸部3とは反対側の絶縁基板1の表面のビア導体5の露出した面に搭載されている構成を有している。本実施形態の構成によれば、絶縁基板1および凸部3を厚み方向に貫通するビア導体5の直上にパワー半導体素子等の機能素子を搭載でき、しかも、そのビア導体5がサーマルビアとして優れた放熱性を有することから、放熱性に優れた半導体素子実装基板Bを得ることができる。
また、図2に示すように、本実施形態の半導体装置Cは、上記の半導体素子実装基板Bがケース11内に固定されているものである。本実施形態の構成によれば、半導体素子実装基板Bを構成するセラミック配線基板Aのビア導体5をケース11内に直接接触させて固定することが可能となるために、半導体素子13から発生する熱をセラミック配線基板Aやケース11を介して効率良く外部へ逃がすことができる。
すなわち、本実施形態の半導体装置Cでは、ビア導体5がセラミック配線基板Aの表面に突出した凸部3の表面に現れていることから、セラミック配線基板Aをケース11に接
着剤14を介して固定する場合においても、接着剤14が凸部3の表面3aとケース11との間に残ることなく、凸部3の表面3aに露出したビア導体5とケース11などの部材とを直接接着させることができる。また、ケース11などの部材が金属であれば、ビア導体5を接地(アース)端子として共用することも可能となり、ワイヤーボンディング等を用いてセラミック配線基板A上の表面配線層とケース11との間で、別途、接地端子を取ることを必要としない構造にすることもできる。
この場合、絶縁基板1の表面1Aからの凸部3の高さhは、セラミック配線基板Aの凸部3の表面とケース11などの部材との接着力を確保しつつ、放熱性を高められるという理由から50〜300μmであることが望ましい。なお、凸部3の高さhが50μmよりも低い場合には、セラミック配線基板Aのケース11などの部材との接着性が低下するおそれがあり、一方、凸部3の高さhが300μmを超える場合には、ビア導体5の長さが長くなるために、ビア導体5自体の熱抵抗が増加することに起因して放熱性が低下する場合がある。
次に、本発明のセラミック配線基板、半導体素子実装基板および半導体装置の製造方法について説明する。図3は、本実施形態のセラミック配線基板の製造工程を示す模式図である。
まず、絶縁基板1を形成するためのシート状成形体21を作製する。その組成は、Al粉末を主成分とし、これにSiO粉末、Mn粉末およびMgO粉末を所定量添加した混合粉末を用いる。なお、絶縁基板1を着色させる場合にはMoO粉末を添加する場合がある。
次に、この混合粉末に対して、有機バインダを溶媒とともに添加してスラリーや混練物を調製した後、これをプレス法、ドクターブレード法、圧延法、射出法などの成形方法を用いてシート状成形体21を形成する。
次に、このシート状成形体21に貫通孔を形成し、次いで、この貫通孔内にスクリーン印刷法やディスペンサ等を用いて導体ペーストを注入してビア導体22を形成し、さらに、必要に応じて、この貫通孔の表面を含むシート状成形体21の表面の特定の箇所に導体層2となる導体パターン27を形成する。次に、金型を用いたプレス成形を行って凸部25を有するシート状成形体21を形成する。
本実施形態のセラミック配線基板Aを構成する絶縁基板1は凸部3を有するものであるが、このような凸部25を有するシート状成形体21を作製する場合には、成形用の樹脂として、高分子材料からなるバインダと結晶性の樹脂とを混合したものを用い、これらの有機樹脂を添加した混練物を、次に、金型を用いたプレス成形を行って凸部25を有するシート状成形体21を形成するのがよい。
本実施形態では、高分子系材料からなるバインダに所定量の結晶性の樹脂を添加することにより、シート状成形体21が所定の温度において熱可塑性を有するものとなり、金型を用いたプレス成形を行った際にシート状成形体21が流動し、シート状成形体21の表面に凸部25を形成することが可能となる。ここで結晶性の樹脂の量は、混合粉末100質量%に対し、0.5〜10質量%であることが望ましい。
なお、凸部25の周囲からシート状成形体21の表面へなだらかに連なる曲面を有する形状を有する構造のシート状成形体21を作製する場合には、図3(a)に示すような専用の金型を用いる。
次に、貫通孔に導体ペーストを充填してビア導体22を形成し、表面に導体パターン27を形成したシート状成形体21を所定の温度条件で焼成することによりセラミック配線基板Aを作製する。こうして得られたセラミック配線基板Aは、ビア導体5が絶縁基板1の表面の突き出た部分において、絶縁基板1と材質が同じである絶縁材料により囲まれていることから、ビア導体5の根元の部分と絶縁基板1との間の界面への水分の浸入を防止でき、絶縁不良の発生しにくいセラミック配線基板Aを得ることができる。
なお、セラミック絶縁層1a〜1dとなるシート状成形体21を作製する場合には、混合粉末に有機バインダと溶媒とを加えて調製したスラリーをドクターブレード法などの成形方法を用いて、別途作製する。ここでのシート状成形体21に対しても、上述したシート状成形体21と同様の方法により貫通孔に導体ペーストを充填してビア導体22を形成し、その表面に導体パターン27を形成する。導体ペーストとしては、タングステンおよびモリブデンのいずれか1種に銅または銀を含ませたものに有機バインダを混合したものを用いるのがよい。
その後、焼成して得られたセラミック配線基板A上の導体層2の表面に必要に応じてめっき膜を形成する。
次に、セラミック配線基板Aの導体層2の表面に半導体素子13を実装して本実施形態の半導体素子実装基板Bを作製する。この場合、半導体素子実装基板Bの所望とする機能性に応じてコンデンサなどの受動部品やコイル等を実装することもある。
次に、作製したセラミック配線基板Aまたは半導体素子実装基板Bを、例えば、アルミニウム製のケース11内に接着剤14を介して固定する。この場合、本実施形態においては、セラミック配線基板Aをケース11に接着剤14を介して固定する場合においても、接着剤14が凸部3の表面3aとケース11との間に残ることなく、凸部3の表面3aに露出したビア導体5とケース11などの部材とを直接接着させることができる。こうして、ビア導体5の根元の部分と絶縁基板1との間の界面への水分の浸入を防止でき、絶縁不良が発生しにくく、かつ放熱性に優れた半導体装置Cを得ることができる。
Al粉末90質量%に対して、SiO粉末を4質量%、Mn粉末を4質量%、MgO粉末を1.5質量%、MoO粉末を0.5質量%の割合で混合した後、さらに、有機バインダーとしてアクリル系バインダーを19質量%、ワックスとしてパラフィンワックスを3質量%、有機溶媒としてトルエンを混合してスラリーを調製した後、ドクターブレード法にて平均厚みが185μmシート状成形体を作製した。
次に、このシート状成形体に対してレーザー加工によって打抜き加工を施し、直径が175μmの貫通孔を形成した。
次に、モリブデン粉末を95質量%と、アルミナ粉末を5質量%とを混合した粉末に対し、アクリル系バインダーとアセトンを溶媒として混合し、ビア導体用の導体ペーストを調製し、このビア導体用の導体ペーストをスクリーン印刷法によって上記のシート状成形体の貫通孔内に充填した。
次に、銅粉末を35質量%と、タングステン粉末を65質量%とを混合した粉末に対し、アクリル系バインダーとアセトンを溶媒として混合し、導体層用の導体ペーストを調製し、ビア導体用の導体ペーストを充填したシート状成形体の表面にスクリーン印刷法によって導体層となる導体パターンを形成した。
得られた成形体に対し、金型による加熱プレスを行い、突起形状を形成した。この時、用いた金型には、表1に示すように、絶縁基板と凸部の端部の連続箇所がテーパー状で凸部の周囲から絶縁基板の表面へなだらかに連なる曲面を有している、アール形状となるものも作製した。
この中で、表1に示す試料No.1は、他の成形体で突起部を形成しているエリアに貫通孔用の導体ペーストを印刷し、周囲を絶縁基板となる成形体の材料で囲まれていないビア導体を有するものとした。
次に、露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、1000℃から焼成温度の1350℃までを50℃/時間の昇温速度で昇温し、焼成温度にて露点+25℃の窒素水素混合雰囲気にて1時間保持した後、1000℃までを100℃/時間の降温速度で冷却した。
その後、得られたセラミック配線基板の導体層の表面に平均厚みが4.5μmの無電解ニッケルめっき膜と平均厚みが0.05μmの無電解Auめっき膜を形成した。
このようにして得られたセラミック配線基板を各4枚準備し、1枚を蛍光浸透探傷液に浸し、デシケーター内で1.4Paの圧力になるまで真空引きした状態で2時間保持した後、水道水で洗浄した。ビア導体部を、セラミック配線基板の凸部側から厚み方向に50μm程度研磨して、ビア導体への蛍光浸透探傷液の侵入の有無を評価した。評価は研磨後のセラミック配線基板を蛍光顕微鏡で観察し、25個のビア導体において1箇所以上、ビア導体の輪郭に沿って発光している箇所が認められる試料を不良とした。
次に、2枚目は、セラミック配線基板をケースを模擬したアルミニウム板に組み付けた。まずアルミニウム板に対し、セラミック配線基板の凸部を避けるようにエポキシ系の接着剤を塗布した。接着剤の充填性についてはアルミニウム板に接着させたセラミック配線基板をそれごと研磨して実体顕微鏡を用いた観察により評価した。
次に、3枚目は、ケースに対し、セラミック配線基板が傾いた状態で圧力がかかる場合を想定し、アルミニウム板に対して10度の角度で、100Nの強さでセラミック配線基板を押し付けた。その後、セラミック配線基板を取り外し、凸部のクラック、欠けの有無を40倍の顕微鏡にて観察した。
4枚目は、セラミック配線基板の表面がアルミニウム板の表面と平行になるようにして100Nの強さでセラミック配線基板を押し付け、130℃1時間の条件で接着剤を硬化させた。その後、ヒーターブロックにて、パワー半導体素子を模擬したアルミナ製のセラミック部品を用意し加熱した。この場合、セラミック部品が100℃になるまで加熱を行った。セラミック部品の温度は表面温度計を用いて測定した。その後、加熱したセラミック部品をセラミック配線基板の凸部が形成されている側とは反対の位置のビア導体の表面の導体層上に載置し、30秒経過した後の温度を表面温度計で測定した。この時、50℃以下を良品とした。測定した結果、凸部を形成した試料はいずれも良品となるものであった。結果を表1に示す。
Figure 2013135144
表1から明らかなように、試料No.2〜11では、ビア導体の根元の部分と絶縁基板との間の界面への蛍光探傷液の浸入が無かった。その結果、絶縁不良の発生しにくいセラミック配線基板を得ることができた。
また、絶縁基板と凸部の端部の連続箇所をテーパー状とし、凸部の周囲から絶縁基板の表面へなだらかに連なる曲面を有している構造(アール形状)とした試料No.3〜11では、接着剤の充填不良もなく、また、凸部のクラックも見られなかった。
これに対し、凸部の周囲に絶縁体を設けなかった試料No.1では、ビア導体の根元の部分と絶縁基板との間の界面への蛍光探傷液の浸入が見られた。
1・・・・・・・絶縁基板
1a〜1e・・・セラミック絶縁層
2・・・・・・・導体層
3、25・・・・凸部
5、22・・・・ビア導体
11・・・・・・ケース
13・・・・・・半導体素子
14・・・・・・接着剤
21・・・・・・成形体
27・・・・・・導体パターン
A・・・・・・・セラミック配線基板
B・・・・・・・半導体素子実装基板
C・・・・・・・半導体装置

Claims (4)

  1. セラミック製の絶縁基板と、該絶縁基板の一方の表面に一体的に形成され、前記絶縁基板と材質を同じくする凸部とを備え、前記絶縁基板および前記凸部の内部に、これら前記絶縁基板および前記凸部を厚み方向に貫通するビア導体を有していることを特徴とするセラミック配線基板。
  2. 前記絶縁基板と前記凸部の端部の連続箇所は、テーパー状で前記凸部の周囲から前記絶縁基板の表面へなだらかに連なる曲面を有していることを特徴とする請求項1に記載のセラミック配線基板。
  3. 請求項1または2に記載のセラミック配線基板の表面に半導体素子を搭載してなる半導体素子実装基板であって、前記半導体素子が前記凸部とは反対側の前記絶縁基板の表面の前記ビア導体の露出した面に搭載されていることを特徴とする半導体素子実装基板。
  4. 請求項3に記載の半導体素子実装基板がケース内に固定されていることを特徴とする半導体装置。
JP2011285760A 2011-12-27 2011-12-27 セラミック配線基板、半導体素子実装基板、半導体装置 Pending JP2013135144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011285760A JP2013135144A (ja) 2011-12-27 2011-12-27 セラミック配線基板、半導体素子実装基板、半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285760A JP2013135144A (ja) 2011-12-27 2011-12-27 セラミック配線基板、半導体素子実装基板、半導体装置

Publications (1)

Publication Number Publication Date
JP2013135144A true JP2013135144A (ja) 2013-07-08

Family

ID=48911637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285760A Pending JP2013135144A (ja) 2011-12-27 2011-12-27 セラミック配線基板、半導体素子実装基板、半導体装置

Country Status (1)

Country Link
JP (1) JP2013135144A (ja)

Similar Documents

Publication Publication Date Title
US8138428B2 (en) Lead-embedded metallized ceramics substrate and package
US9596747B2 (en) Wiring substrate and electronic device
KR102060951B1 (ko) 전자 부품 검사용의 다층 배선 기판
JP2015135933A (ja) 多層配線板とその製造方法
JPWO2011102040A1 (ja) 素子搭載用基板およびその製造方法
JP6125528B2 (ja) 発光ダイオード用基板および発光ダイオード用基板の製造方法
JP5566271B2 (ja) 配線基板およびその製造方法
JP5857956B2 (ja) 素子搭載用基板およびその製造方法
KR100903291B1 (ko) 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
JP7243856B2 (ja) 回路基板及び回路基板の製造方法
JP2013135144A (ja) セラミック配線基板、半導体素子実装基板、半導体装置
JP5848901B2 (ja) 配線基板
WO2019208437A1 (ja) 光素子搭載用パッケージ、電子装置および電子モジュール
JP5876312B2 (ja) セラミック配線基板、半導体素子実装基板、半導体装置
JP4610185B2 (ja) 配線基板並びにその製造方法
WO2024154834A1 (ja) 電子素子搭載用基板
JP6166094B2 (ja) 配線基板および電子装置
JP2013182909A (ja) 電子部品搭載用多数個取り基板
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP2014168053A (ja) 回路基板およびこれを備える電子装置
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법
JP2013051253A (ja) 回路基板およびこれを備える電子装置
JP2013012689A (ja) 配線基板
JPH1126942A (ja) 多層配線基板
JP2015065311A (ja) 配線基板