JP7243856B2 - 回路基板及び回路基板の製造方法 - Google Patents
回路基板及び回路基板の製造方法 Download PDFInfo
- Publication number
- JP7243856B2 JP7243856B2 JP2021555946A JP2021555946A JP7243856B2 JP 7243856 B2 JP7243856 B2 JP 7243856B2 JP 2021555946 A JP2021555946 A JP 2021555946A JP 2021555946 A JP2021555946 A JP 2021555946A JP 7243856 B2 JP7243856 B2 JP 7243856B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic material
- tapered
- insulating layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、回路基板及び回路基板の製造方法に関する。
発光素子や半導体素子等の発熱素子を実装する回路基板として、低温焼結セラミック材料を絶縁材料として使用した回路基板が知られている。
特許文献１には、１０５０℃以下で焼成された低温焼成セラミックからなる絶縁基体に、絶縁基体よりも高い熱伝導率を有する貫通金属体が、絶縁基体を貫通して設けられてなる発光素子用配線基板が開示されている。
特許文献１では、セラミックグリーンシートの所定箇所に貫通孔を形成する工程と、貫通孔を形成したセラミックグリーンシートに金属シートを積層する工程と、セラミックグリーンシートにおける貫通孔形成部分を金属シート側から押圧することによって、金属シートの一部を貫通孔内に埋め込み、セラミックグリーンシートと金属シートを一体化する。
そして、セラミックグリーンシートと金属シートを同時焼成することによって、絶縁基体内に貫通金属体を形成する。
そして、セラミックグリーンシートと金属シートを同時焼成することによって、絶縁基体内に貫通金属体を形成する。
特許文献１においては、セラミックグリーンシートと金属シートを同時焼成することにより絶縁基体と貫通金属体を接合している。しかし、絶縁基体と貫通金属体の接合面積が小さいために接合強度が弱いという問題があった。
絶縁基体と貫通金属体の接合強度が弱いと、貫通金属体に実装される発熱素子の発熱等に起因する熱応力によって絶縁基体と貫通金属体の剥離が生じる可能性があった。
また、貫通金属体による放熱性をさらに高めることも要望されていた。
絶縁基体と貫通金属体の接合強度が弱いと、貫通金属体に実装される発熱素子の発熱等に起因する熱応力によって絶縁基体と貫通金属体の剥離が生じる可能性があった。
また、貫通金属体による放熱性をさらに高めることも要望されていた。
本発明は、上記問題点に鑑みて、発熱素子から発生する熱の放熱に適した導体（以下、本明細書においてサーマルビアという）の絶縁層に対する接合強度が高い回路基板を提供することを目的とする。
本発明の回路基板は、低温焼結セラミック材料を含む絶縁層に配線が設けられてなる回路基板であって、上記配線には、上面視で面積０．００２５ｍｍ２以上であるサーマルビアが含まれており、上記サーマルビアは、端面がテーパー形状であるテーパー導体が複数層積層されてなり、上記テーパー導体のそれぞれの端面が、上記絶縁層に接していることを特徴とする。
また、本発明の回路基板の製造方法は、低温焼結セラミック材料を含むセラミックグリーンシートに、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上となる貫通孔を形成する工程と、上記貫通孔に金属を含む導体ペーストを充填してビア導体を形成する工程と、上記ビア導体を形成したセラミックグリーンシートを、上記ビア導体の位置が重なるように複数枚積層して積層体を作製する工程と、上記積層体を焼成する工程と、を有することを特徴とする。
本発明によれば、サーマルビアの絶縁層に対する接合強度が高い回路基板を提供することができる。
以下、本発明の一実施の形態に係る回路基板及び回路基板の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の一実施の形態に係る回路基板及び回路基板の製造方法の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の一実施の形態に係る回路基板及び回路基板の製造方法の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
本発明の回路基板は、低温焼結セラミック材料を含む絶縁層に配線が設けられてなる。配線には、上面視で面積０．００２５ｍｍ２以上であるサーマルビアが設けられている。
図１は、本発明の回路基板の構成の一部の例を模式的に示す断面図である。
図１には、回路基板１において、絶縁層２０に配線の一部であるサーマルビア３０が設けられた部分を模式的に示している。
図１は、本発明の回路基板の構成の一部の例を模式的に示す断面図である。
図１には、回路基板１において、絶縁層２０に配線の一部であるサーマルビア３０が設けられた部分を模式的に示している。
絶縁層は、低温焼結セラミック材料を含む層である。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、配線となる金属材料として好ましく使用される銀や銅との同時焼成が可能である材料を意味する。
低温焼結セラミック材料としては、ＳｉＯ２－ＣａＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミック又はＳｉＯ２－ＭｇＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミックを含むことが好ましい。
低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、配線となる金属材料として好ましく使用される銀や銅との同時焼成が可能である材料を意味する。
低温焼結セラミック材料としては、ＳｉＯ２－ＣａＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミック又はＳｉＯ２－ＭｇＯ－Ａｌ２Ｏ３－Ｂ２Ｏ３系ガラスセラミックを含むことが好ましい。
回路基板には、配線が設けられる。配線は銀又は銅を主成分とする電気伝導度の高い金属からなることが好ましい。
また、後述するサーマルビアと同じ材質であることも好ましい。
本明細書では、配線のうちサーマルビア以外の配線についてはその詳細な説明を省略する。
また、後述するサーマルビアと同じ材質であることも好ましい。
本明細書では、配線のうちサーマルビア以外の配線についてはその詳細な説明を省略する。
サーマルビアは、上面視で面積０．００２５ｍｍ２以上である配線である。サーマルビアはその面積が大きいことから放熱用の配線として使用される。
例えば、サーマルビアの上面に発熱素子を実装し、サーマルビアを通じてサーマルビアの下面から放熱するために使用することができる。
なお、サーマルビアは回路基板の厚さ方向での電気的接続を行うために設けられるスタックビアとは、その設けられる目的が異なる。
例えば、サーマルビアの上面に発熱素子を実装し、サーマルビアを通じてサーマルビアの下面から放熱するために使用することができる。
なお、サーマルビアは回路基板の厚さ方向での電気的接続を行うために設けられるスタックビアとは、その設けられる目的が異なる。
サーマルビアの上面視した面積は０．００２５ｍｍ２以上であり、０．０１５ｍｍ２以上であることが好ましく、０．２５ｍｍ２以上であることがより好ましい。
また、サーマルビアの上面視した面積は１００ｍｍ２以下であることが好ましい。
サーマルビアの上面視した形状は特に限定されるものではなく、円形、多角形（正方形、長方形等）が挙げられる。
サーマルビアの上面視した面積を上記範囲とする観点から、サーマルビアの上面視した形状が円形の場合はその直径が０．０６ｍｍ以上であることが好ましい。
また、サーマルビアの上面視した形状が正方形の場合はその１辺が０．０５ｍｍ以上であることが好ましい。
また、サーマルビアの上面視した面積は１００ｍｍ２以下であることが好ましい。
サーマルビアの上面視した形状は特に限定されるものではなく、円形、多角形（正方形、長方形等）が挙げられる。
サーマルビアの上面視した面積を上記範囲とする観点から、サーマルビアの上面視した形状が円形の場合はその直径が０．０６ｍｍ以上であることが好ましい。
また、サーマルビアの上面視した形状が正方形の場合はその１辺が０．０５ｍｍ以上であることが好ましい。
サーマルビアは、その端面がテーパー形状であるテーパー導体が複数層積層されてなる。
図１に示すサーマルビア３０はテーパー導体が４層積層された構成である。
実際のサーマルビアでは複数層のテーパー導体は一体化しているため、図１においてはテーパー導体の各層の境界は示していない。
また、複数層のテーパー導体に対応する絶縁層も一体化しているため、図１においては絶縁層の各層の境界も示していない。
図１に示すサーマルビア３０はテーパー導体が４層積層された構成である。
実際のサーマルビアでは複数層のテーパー導体は一体化しているため、図１においてはテーパー導体の各層の境界は示していない。
また、複数層のテーパー導体に対応する絶縁層も一体化しているため、図１においては絶縁層の各層の境界も示していない。
図２は、図１に示すサーマルビアのテーパー導体の各層を区別して示す図である。
図２では、サーマルビア３０を構成するテーパー導体３１、３２、３３、３４の境界を点線で示している。
テーパー導体３１、３２、３３、３４はその右側にテーパー形状である端面３１ａ、３２ａ、３３ａ、３４ａをそれぞれ有しており、その左側にもテーパー形状である端面３１ｂ、３２ｂ、３３ｂ、３４ｂをそれぞれ有している。
図２に示す断面図ではテーパー導体の左右にテーパー形状である端面があるように見えるが、テーパー導体の端面はその周囲全体にわたってテーパー形状となっている。
そして、テーパー導体３１、３２、３３、３４の端面３１ａ、３２ａ、３３ａ、３４ａは、それぞれ絶縁層２１、２２、２３、２４と接している。
図２では、サーマルビア３０を構成するテーパー導体３１、３２、３３、３４の境界を点線で示している。
テーパー導体３１、３２、３３、３４はその右側にテーパー形状である端面３１ａ、３２ａ、３３ａ、３４ａをそれぞれ有しており、その左側にもテーパー形状である端面３１ｂ、３２ｂ、３３ｂ、３４ｂをそれぞれ有している。
図２に示す断面図ではテーパー導体の左右にテーパー形状である端面があるように見えるが、テーパー導体の端面はその周囲全体にわたってテーパー形状となっている。
そして、テーパー導体３１、３２、３３、３４の端面３１ａ、３２ａ、３３ａ、３４ａは、それぞれ絶縁層２１、２２、２３、２４と接している。
本明細書における「テーパー形状」とは、テーパー導体の断面図における端面の向きが厚さ方向に対して平行となっておらず、テーパー導体の上面が突出しているか下面が突出している形状を意味する。図２にはテーパー導体の上面が突出しているテーパー形状を示しているが、下面が突出したテーパー形状であってもよい。
また、サーマルビアを構成する複数のテーパー導体として、その上面が突出したテーパー導体とその下面が突出したテーパー導体が混在していてもよい。
また、テーパー形状を構成する端面はその断面図において直線であるものに限定されず、テーパー形状を構成する端面が曲線であってもよい。
また、サーマルビアを構成する複数のテーパー導体として、その上面が突出したテーパー導体とその下面が突出したテーパー導体が混在していてもよい。
また、テーパー形状を構成する端面はその断面図において直線であるものに限定されず、テーパー形状を構成する端面が曲線であってもよい。
本発明の回路基板では、サーマルビアが、端面がテーパー形状であるテーパー導体が複数層積層されてなる形状であり、テーパー導体のそれぞれの端面が絶縁層に接している。このような形態であると、テーパー導体の端面と絶縁層の結合における接合面積が大きくなり、アンカー効果が生じて、サーマルビアと絶縁層が強固に接合する。
このようにサーマルビアと絶縁層が強固に接合すると、発熱素子の発熱に起因する熱応力によってサーマルビアと絶縁層が剥離することが防止される。
なお、テーパー導体の端面と絶縁層との接合面の一部にボイド（空隙）が存在していてもよい。
このようにサーマルビアと絶縁層が強固に接合すると、発熱素子の発熱に起因する熱応力によってサーマルビアと絶縁層が剥離することが防止される。
なお、テーパー導体の端面と絶縁層との接合面の一部にボイド（空隙）が存在していてもよい。
テーパー導体の断面におけるテーパー長さは２０μｍ以上であることが好ましい。
図３は、テーパー導体の端面を模式的に示す拡大図である。
図３には、テーパー長さを両矢印Ｌで示している。テーパー長さはテーパー導体の突出した面（図３では上面）の先端と、突出していない面（図３では下面）の先端の差として定められる。
なお、図３にはテーパー導体を構成する金属材料が絶縁層内に拡散した部分である拡散部分２５を合わせて示している。拡散部分については後で詳しく説明する。
図３は、テーパー導体の端面を模式的に示す拡大図である。
図３には、テーパー長さを両矢印Ｌで示している。テーパー長さはテーパー導体の突出した面（図３では上面）の先端と、突出していない面（図３では下面）の先端の差として定められる。
なお、図３にはテーパー導体を構成する金属材料が絶縁層内に拡散した部分である拡散部分２５を合わせて示している。拡散部分については後で詳しく説明する。
テーパー導体は、銀又は銅を主成分とする電気伝導度の高い金属を含むことが好ましい。
銀又は銅は低温焼結セラミック材料と同時焼成することができる。
また、テーパー導体は金属と絶縁層を構成する低温焼結セラミック材料とを含むことが好ましい。金属に低温焼結セラミック材料を混合することによってサーマルビアの周囲の絶縁層との熱膨張係数差が小さくなり、サーマルビアと絶縁層の接合強度が向上する。
サーマルビアと絶縁層の接合強度を向上させる観点からは、テーパー導体に占める低温焼結セラミック材料の重量割合が１０％以上であることが好ましい。
また、テーパー導体の熱伝導性を高くする観点からはテーパー導体に占める低温焼結セラミック材料の重量割合が多過ぎないほうがよいため、テーパー導体に占める低温焼結セラミック材料の重量割合が５０％以下であることが好ましい。
銀又は銅は低温焼結セラミック材料と同時焼成することができる。
また、テーパー導体は金属と絶縁層を構成する低温焼結セラミック材料とを含むことが好ましい。金属に低温焼結セラミック材料を混合することによってサーマルビアの周囲の絶縁層との熱膨張係数差が小さくなり、サーマルビアと絶縁層の接合強度が向上する。
サーマルビアと絶縁層の接合強度を向上させる観点からは、テーパー導体に占める低温焼結セラミック材料の重量割合が１０％以上であることが好ましい。
また、テーパー導体の熱伝導性を高くする観点からはテーパー導体に占める低温焼結セラミック材料の重量割合が多過ぎないほうがよいため、テーパー導体に占める低温焼結セラミック材料の重量割合が５０％以下であることが好ましい。
サーマルビアの厚さは５０μｍ以上であることが好ましく、１００μｍ以上であることがより好ましい。また、サーマルビアの厚さは５０００μｍ以下であることが好ましい。
サーマルビアの厚さを厚くすると、サーマルビアの抵抗が小さくなるため、サーマルビアに大電流を流すことができるために好ましい。
サーマルビアの厚さを厚くすると、サーマルビアの抵抗が小さくなるため、サーマルビアに大電流を流すことができるために好ましい。
サーマルビアを構成するテーパー導体の積層数は特に限定されるものではないが、積層数４以上であることが好ましく、１６以上であることがより好ましい。また、積層数４０以下であることが好ましい。
また、テーパー導体１層の厚さは２５μｍ以上であることが好ましく、１５０μｍ以下であることが好ましい。
また、テーパー導体１層の厚さは２５μｍ以上であることが好ましく、１５０μｍ以下であることが好ましい。
また、サーマルビアはその上面視での面積が大きいことから、サーマルビアの厚さに対するサーマルビアの上面視面積の比率が大きくなる。すなわち、サーマルビアの（上面視面積の円相当径／厚さ）で表されるアスペクト比が１以上であることが好ましい。また、上記アスペクト比が２５以下であることが好ましい。
サーマルビアを構成するテーパー導体のそれぞれの端面と接している絶縁層には、テーパー導体を構成する金属材料が絶縁層内に拡散した拡散部分が存在することが好ましい。
図３には絶縁層２１、２２内に拡散部分２５を模式的に示している。
拡散部分の存在はＥＤＸによる元素分析を行い、テーパー導体を構成する金属材料（例えば銀、銅等）が絶縁層内に検出されることにより確認することができる。
絶縁層内に拡散部分が存在していると、サーマルビアと絶縁層の接合強度が向上する。また、サーマルビアと絶縁層の界面付近での熱膨張係数の差が緩やかになるため熱膨張係数差による熱応力に対する強度が向上し、高温環境下(例えば８０℃／３０分保持）における接合部分の劣化が防止される。
図３には絶縁層２１、２２内に拡散部分２５を模式的に示している。
拡散部分の存在はＥＤＸによる元素分析を行い、テーパー導体を構成する金属材料（例えば銀、銅等）が絶縁層内に検出されることにより確認することができる。
絶縁層内に拡散部分が存在していると、サーマルビアと絶縁層の接合強度が向上する。また、サーマルビアと絶縁層の界面付近での熱膨張係数の差が緩やかになるため熱膨張係数差による熱応力に対する強度が向上し、高温環境下(例えば８０℃／３０分保持）における接合部分の劣化が防止される。
サーマルビアとなる導体ペーストと、絶縁層となる低温焼結セラミック材料を含むセラミックグリーンシートを同時焼成することによって、絶縁層内に金属材料を拡散させて拡散部分を形成することができる。言い換えると、拡散部分が存在することは、回路基板の製造過程において導体ペーストとセラミックグリーンシートの同時焼成が行われたことを推認させる証拠となる。
図４は、本発明の回路基板が備えるサーマルビア及びサーマルビアと接する絶縁層の一部の一例を示す断面写真である。
なお、図４に示す写真は後述する実施例１で得た回路基板の断面写真である。
図４には、サーマルビア３０及び絶縁層２０を示している。また、テーパー導体としてテーパー導体３１、テーパー導体の端面としてテーパー導体の端面３１ａを参照符号で代表して示している。
また、拡散部分２５は、写真においてサーマルビア３０に隣接する絶縁層２０内にある、色調が少し変化して黒味が増している部分であり、参照符号２５でその位置の一部を代表して示している。
なお、テーパー長さを両矢印Ｌで示している。
図４に示すように、サーマルビアが、端面がテーパー形状であるテーパー導体が複数層積層されてなり、テーパー導体のそれぞれの端面が絶縁層に接していると、テーパー導体の端面と絶縁層の結合においてアンカー効果が生じ、サーマルビアと絶縁層が強固に接合する。
また、絶縁層内に拡散部分が存在していると、サーマルビアと絶縁層の接合強度が向上する。
なお、図４に示す写真は後述する実施例１で得た回路基板の断面写真である。
図４には、サーマルビア３０及び絶縁層２０を示している。また、テーパー導体としてテーパー導体３１、テーパー導体の端面としてテーパー導体の端面３１ａを参照符号で代表して示している。
また、拡散部分２５は、写真においてサーマルビア３０に隣接する絶縁層２０内にある、色調が少し変化して黒味が増している部分であり、参照符号２５でその位置の一部を代表して示している。
なお、テーパー長さを両矢印Ｌで示している。
図４に示すように、サーマルビアが、端面がテーパー形状であるテーパー導体が複数層積層されてなり、テーパー導体のそれぞれの端面が絶縁層に接していると、テーパー導体の端面と絶縁層の結合においてアンカー効果が生じ、サーマルビアと絶縁層が強固に接合する。
また、絶縁層内に拡散部分が存在していると、サーマルビアと絶縁層の接合強度が向上する。
図５は、サーマルビアの下面に接する高熱伝導セラミック基板が設けられ、サーマルビアの上面に発熱素子が実装された回路基板の一例を模式的に示す断面図である。
図５には、回路基板１のサーマルビア３０の下面に接する高熱伝導セラミック基板４０と、サーマルビア３０の上面に半田６０を介して実装された発熱素子５０を示している。
図５には、回路基板１のサーマルビア３０の下面に接する高熱伝導セラミック基板４０と、サーマルビア３０の上面に半田６０を介して実装された発熱素子５０を示している。
本発明の回路基板には、サーマルビアの下面に接する高熱伝導セラミック基板が設けられていてもよい。サーマルビアの下面に接する高熱伝導セラミック基板を設けることによって、サーマルビアからの熱を高熱伝導セラミック基板に直接伝えることができる。
高熱伝導セラミック基板は、焼結済みのセラミック基板であることが好ましく、その材質が窒化ケイ素、窒化アルミニウム、アルミナ又は炭化ケイ素等であることが好ましい。
サーマルビアの上面に実装する発熱素子としては、パワー素子、制御素子、受動部品及び発光素子からなる群から選択される少なくとも１種の素子であることが好ましい。
上記パワー素子は、ワイドバンドギャップ半導体からなる素子であることが好ましい。また、上記ワイドバンドギャップ半導体は、炭化ケイ素又は窒化ガリウムであることが好ましい。
上記発光素子は、ＬＥＤ素子、有機ＥＬ素子、ＬＩＤＡＲ素子、ＲＡＤＡＲ素子及びミリ波素子からなる群から選択される少なくとも１種の素子であることが好ましい。
本発明の回路基板のサーマルビアの上面に発熱素子を実装することで、本発明の回路基板を発熱素子実装基板として使用することができる。
上記パワー素子は、ワイドバンドギャップ半導体からなる素子であることが好ましい。また、上記ワイドバンドギャップ半導体は、炭化ケイ素又は窒化ガリウムであることが好ましい。
上記発光素子は、ＬＥＤ素子、有機ＥＬ素子、ＬＩＤＡＲ素子、ＲＡＤＡＲ素子及びミリ波素子からなる群から選択される少なくとも１種の素子であることが好ましい。
本発明の回路基板のサーマルビアの上面に発熱素子を実装することで、本発明の回路基板を発熱素子実装基板として使用することができる。
続いて、本発明の回路基板を製造する方法の一例について説明する。
本発明の回路基板は、低温焼結セラミック材料を含むセラミックグリーンシートに、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上となる貫通孔を形成する工程と、上記貫通孔に金属を含む導体ペーストを充填してビア導体を形成する工程と、上記ビア導体を形成したセラミックグリーンシートを、上記ビア導体の位置が重なるように複数枚積層して積層体を作製する工程と、上記積層体を焼成する工程と、を有することを特徴とする回路基板の製造方法により製造することができる。
本発明の回路基板は、低温焼結セラミック材料を含むセラミックグリーンシートに、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上となる貫通孔を形成する工程と、上記貫通孔に金属を含む導体ペーストを充填してビア導体を形成する工程と、上記ビア導体を形成したセラミックグリーンシートを、上記ビア導体の位置が重なるように複数枚積層して積層体を作製する工程と、上記積層体を焼成する工程と、を有することを特徴とする回路基板の製造方法により製造することができる。
まず、低温焼結セラミック材料を含むセラミックグリーンシートを準備する。
セラミックグリーンシートの無機固形分としては、上記した低温焼結セラミック材料の粉末を使用することができる。また、アルミナ粉末を混合した混合粉末を使用してもよい。
セラミックグリーンシートの例としては、上記粉末に、樹脂、分散剤、可塑剤及び溶剤を添加し、混合したスラリーを、ドクターブレード法により所定の厚さとなるようにシート化したものが挙げられる。
セラミックグリーンシートの無機固形分としては、上記した低温焼結セラミック材料の粉末を使用することができる。また、アルミナ粉末を混合した混合粉末を使用してもよい。
セラミックグリーンシートの例としては、上記粉末に、樹脂、分散剤、可塑剤及び溶剤を添加し、混合したスラリーを、ドクターブレード法により所定の厚さとなるようにシート化したものが挙げられる。
セラミックグリーンシートに、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上となる貫通孔を形成する。
貫通孔の形成は、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上である形状のパンチを使用したパンチングにより行うことができる。
また、上面径の面積が０．００２５ｍｍ２以上となり、上面径と底面径が異なるようにしたレーザーパンチャーにより行うことができる。
貫通孔の形成は、上面径と底面径が異なり上面径の面積が０．００２５ｍｍ２以上である形状のパンチを使用したパンチングにより行うことができる。
また、上面径の面積が０．００２５ｍｍ２以上となり、上面径と底面径が異なるようにしたレーザーパンチャーにより行うことができる。
続いて、貫通孔に金属を含む導体ペーストを充填してビア導体を形成する。
導体ペーストとしては、銀又は銅を含むペーストを使用することが好ましい。
また、導体ペーストが、金属と、セラミックグリーンシートに含まれる前記低温焼結セラミック材料とを含み、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合が５０％以下であるようにすることが好ましい。
さらに、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合が１０％以上となるようにすることが好ましい。
導体ペーストには、樹脂成分、溶剤、分散剤等を含有してもよい。
導体ペーストとしては、銀又は銅を含むペーストを使用することが好ましい。
また、導体ペーストが、金属と、セラミックグリーンシートに含まれる前記低温焼結セラミック材料とを含み、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合が５０％以下であるようにすることが好ましい。
さらに、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合が１０％以上となるようにすることが好ましい。
導体ペーストには、樹脂成分、溶剤、分散剤等を含有してもよい。
続いて、ビア導体を形成したセラミックグリーンシートを、ビア導体の位置が重なるように複数枚積層して積層体を作製する。
図６は、積層体の一例を模式的に示す断面図である。
図６に示す積層体１０１は、ビア導体１３４、１３３、１３２、１３１がそれぞれ形成されたセラミックグリーンシート１２４、１２３、１２２、１２１が積層されてなる。
ビア導体１３４、１３３、１３２、１３１の位置は重なるようになっている。
図６には、ビア導体の位置が上下で完全に一致するように図示しているが、ビア導体の位置は電気的に接続できるように重なっていればビア導体の位置が上下でずれていてもよい。
図６は、積層体の一例を模式的に示す断面図である。
図６に示す積層体１０１は、ビア導体１３４、１３３、１３２、１３１がそれぞれ形成されたセラミックグリーンシート１２４、１２３、１２２、１２１が積層されてなる。
ビア導体１３４、１３３、１３２、１３１の位置は重なるようになっている。
図６には、ビア導体の位置が上下で完全に一致するように図示しているが、ビア導体の位置は電気的に接続できるように重なっていればビア導体の位置が上下でずれていてもよい。
続いて、積層体を焼成する。
積層体の焼成は、低温焼結セラミック材料の焼結に適した温度で行うことが好ましく、例えば焼成温度を１０００℃以下とすることが好ましい。また、焼成温度を８５０℃以上、９９０℃以下とすることがより好ましい。
焼成時間(焼成温度での保持時間）は１０分以上、３０分以下とすることが好ましい。
なお、積層体を加圧して焼成する加圧焼成を行ってもよい。
焼成時の雰囲気は大気雰囲気とすることが好ましい。
焼成によりセラミックグリーンシートに含まれる低温焼結セラミック材料が焼結して絶縁層となり、積層されたビア導体は一体化してサーマルビアとなる。
図６に示すような積層体１０１を焼成することにより、図１に示す構造の回路基板１が得られる。
積層体の焼成は、低温焼結セラミック材料の焼結に適した温度で行うことが好ましく、例えば焼成温度を１０００℃以下とすることが好ましい。また、焼成温度を８５０℃以上、９９０℃以下とすることがより好ましい。
焼成時間(焼成温度での保持時間）は１０分以上、３０分以下とすることが好ましい。
なお、積層体を加圧して焼成する加圧焼成を行ってもよい。
焼成時の雰囲気は大気雰囲気とすることが好ましい。
焼成によりセラミックグリーンシートに含まれる低温焼結セラミック材料が焼結して絶縁層となり、積層されたビア導体は一体化してサーマルビアとなる。
図６に示すような積層体１０１を焼成することにより、図１に示す構造の回路基板１が得られる。
また、積層体の上下に拘束層を設けたうえで焼成を行うことも好ましい。
拘束層は、焼成工程で焼結しない材料であるセラミック粉末に、樹脂、分散剤、可塑剤及び溶剤を添加及び混合したスラリーを、ドクターブレード法によりシート化したものである。拘束層に用いるセラミック粉末としてはアルミナ粉末が好ましい。また、シート化の厚さとしては例えば０．２ｍｍとすることが好ましい。
拘束層を設けることにより、焼成工程におけるセラミックグリーンシートの収縮量を制御することができ、絶縁層の寸法精度を高めることができる。
拘束層は、焼成工程で焼結しない材料であるセラミック粉末に、樹脂、分散剤、可塑剤及び溶剤を添加及び混合したスラリーを、ドクターブレード法によりシート化したものである。拘束層に用いるセラミック粉末としてはアルミナ粉末が好ましい。また、シート化の厚さとしては例えば０．２ｍｍとすることが好ましい。
拘束層を設けることにより、焼成工程におけるセラミックグリーンシートの収縮量を制御することができ、絶縁層の寸法精度を高めることができる。
積層体の焼成において、低温焼結セラミック材料とビア導体が同時焼成される。この同時焼成により、絶縁層とサーマルビアが一度に形成される。
このようにすると、絶縁層とサーマルビアの接合に接着剤を使用することなく絶縁層とサーマルビアが強固に接合された構造を得ることができる。
また、同時焼成を行うことにより絶縁層内に金属材料を拡散させて拡散部分を形成することができる。拡散部分が形成されることにより、サーマルビアと絶縁層の界面付近での熱膨張係数の差が緩やかになるため熱膨張係数差による熱応力に対する強度が向上し、高温環境下(例えば８０℃／３０分保持）における接合部分の劣化が防止される。
このようにすると、絶縁層とサーマルビアの接合に接着剤を使用することなく絶縁層とサーマルビアが強固に接合された構造を得ることができる。
また、同時焼成を行うことにより絶縁層内に金属材料を拡散させて拡散部分を形成することができる。拡散部分が形成されることにより、サーマルビアと絶縁層の界面付近での熱膨張係数の差が緩やかになるため熱膨張係数差による熱応力に対する強度が向上し、高温環境下(例えば８０℃／３０分保持）における接合部分の劣化が防止される。
以下、本発明の回路基板及び回路基板の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
（実施例１）
出発原料として、アルミナ粉末を用意するとともに、ガラス粉末として、ＳｉＯ2を５９重量％、Ｂ2Ｏ3を１０重量％、ＣａＯを２５重量％、Ａｌ2Ｏ3を６重量％の割合で含有する組成のホウケイ酸ガラス粉末を用意した。
このガラス粉末は低温焼結セラミック材料である。
そして、上述のアルミナ粉末とガラス粉末を重量比で４０：６０の割合で混合し、この混合粉末にバインダ、分散剤、可塑剤及び有機溶剤等を各々適量添加し、混合することにより、セラミックスラリーを作製した。
次に、アルミナ粉末にバインダ、分散剤、可塑剤及び有機溶剤等を各々適量添加し、混合することにより拘束層スラリーを作製した。
出発原料として、アルミナ粉末を用意するとともに、ガラス粉末として、ＳｉＯ2を５９重量％、Ｂ2Ｏ3を１０重量％、ＣａＯを２５重量％、Ａｌ2Ｏ3を６重量％の割合で含有する組成のホウケイ酸ガラス粉末を用意した。
このガラス粉末は低温焼結セラミック材料である。
そして、上述のアルミナ粉末とガラス粉末を重量比で４０：６０の割合で混合し、この混合粉末にバインダ、分散剤、可塑剤及び有機溶剤等を各々適量添加し、混合することにより、セラミックスラリーを作製した。
次に、アルミナ粉末にバインダ、分散剤、可塑剤及び有機溶剤等を各々適量添加し、混合することにより拘束層スラリーを作製した。
セラミックスラリー及び拘束層スラリーを脱泡後、ドクターブレード法により、厚さ１００μｍのセラミックグリーンシート及び拘束層シートをそれぞれ作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように０．０５ｍｍ角の貫通孔を形成した。
形成した貫通孔に、銀を含む導体ペーストを充填してビア導体を形成した。
銀を含む導体ペーストには、セラミックグリーンシートに含まれる低温焼結セラミック材料であるガラス粉末が含まれている。導体ペーストにおける、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合は１０％であった。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように０．０５ｍｍ角の貫通孔を形成した。
形成した貫通孔に、銀を含む導体ペーストを充填してビア導体を形成した。
銀を含む導体ペーストには、セラミックグリーンシートに含まれる低温焼結セラミック材料であるガラス粉末が含まれている。導体ペーストにおける、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合は１０％であった。
続いて、以下の手順により各シートの積層を行い積層体を作製した。
まず、最表層に拘束層シートを１枚積層し、次いで、ビア導体を形成したセラミックグリーンシートを１５枚積層し、さらに、最裏層に拘束層シートを１枚積層した。セラミックグリーンシートの積層にあたってはビア導体の位置が重なるようにした。
次に、上記の積層方法で得られた積層体を厚さ方向にプレスした。
まず、最表層に拘束層シートを１枚積層し、次いで、ビア導体を形成したセラミックグリーンシートを１５枚積層し、さらに、最裏層に拘束層シートを１枚積層した。セラミックグリーンシートの積層にあたってはビア導体の位置が重なるようにした。
次に、上記の積層方法で得られた積層体を厚さ方向にプレスした。
次に、上記プレス後の積層体を９００℃で焼成し、回路基板を得た。
低温焼結セラミック材料とビア導体が同時焼成されて、絶縁層とサーマルビアが一度に形成された。
焼成後に形成された絶縁層の１層あたりの厚さについて、セラミックグリーンシートの状態で厚さ１００μｍであった場合、絶縁層の状態で厚さ５０μｍになっていた。
次に、積層体の上下に配置した拘束層の除去を、超音波洗浄機で仮洗浄後、ウエットブラスト機によるブラスト処理を行うことによって行った。
低温焼結セラミック材料とビア導体が同時焼成されて、絶縁層とサーマルビアが一度に形成された。
焼成後に形成された絶縁層の１層あたりの厚さについて、セラミックグリーンシートの状態で厚さ１００μｍであった場合、絶縁層の状態で厚さ５０μｍになっていた。
次に、積層体の上下に配置した拘束層の除去を、超音波洗浄機で仮洗浄後、ウエットブラスト機によるブラスト処理を行うことによって行った。
（比較例１）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が同じ０．０５ｍｍ角の貫通孔を形成した。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が同じ０．０５ｍｍ角の貫通孔を形成した。
貫通孔内への導体ペーストの充填は行わずに、最表層に拘束層シートを１枚積層し、次いで、貫通孔を形成したセラミックグリーンシートを１５枚積層し、さらに、最裏層に拘束層シートを１枚積層した。セラミックグリーンシートの積層にあたっては貫通孔の位置が重なるようにした。
次に、上記の積層方法で得られた積層体を厚さ方向にプレスした。
次に、上記の積層方法で得られた積層体を厚さ方向にプレスした。
次に、実施例１と同様に、上記プレス後の積層体を９００℃で焼成した。続いて、積層体の上下に配置した拘束層の除去を、超音波洗浄機で仮洗浄後、ウエットブラスト機によるブラスト処理を行うことによって行った。
次に、焼成後の積層体に存在する貫通孔に、銀製の金属板を挿入し、金属板と絶縁層を接着剤で接合した。上記手順により回路基板を得た。
［接合強度の評価］
実施例１の回路基板のサーマルビアの上面、比較例１の回路基板の金属板の上面のそれぞれに、ニッケル／金めっき処理を行った。続いて、ニッケル／金めっき処理面にリード線を半田付けした。
続いて、このリード線の一端を引張強度測定器で掴み、荷重を測定しながらリード線を引き上げて、サーマルビア又は金属板が回路基板から抜けた時点での荷重を測定した。
この荷重を貫通孔の面積（０．０５ｍｍ角）で除した値を接合強度とした。
実施例１の回路基板のサーマルビアの上面、比較例１の回路基板の金属板の上面のそれぞれに、ニッケル／金めっき処理を行った。続いて、ニッケル／金めっき処理面にリード線を半田付けした。
続いて、このリード線の一端を引張強度測定器で掴み、荷重を測定しながらリード線を引き上げて、サーマルビア又は金属板が回路基板から抜けた時点での荷重を測定した。
この荷重を貫通孔の面積（０．０５ｍｍ角）で除した値を接合強度とした。
接合強度の評価試験を室温（２４℃）と、高温処理後（恒温槽で８０℃／３０分保持後）でそれぞれ行い、結果を図７に示した。
図７は、実施例１及び比較例１における接合強度を示すグラフである。
図７に示すように、実施例１の回路基板では室温での接合強度が高く、また、高温処理後においても接合強度の低下幅が小さくなっていた。
図７は、実施例１及び比較例１における接合強度を示すグラフである。
図７に示すように、実施例１の回路基板では室温での接合強度が高く、また、高温処理後においても接合強度の低下幅が小さくなっていた。
［断面観察］
実施例１で得た回路基板のサーマルビア及びサーマルビアと接する絶縁層の一部の一例を示す断面写真を撮影した。この写真が図４に示す断面写真である。
図４の説明で示した通り、絶縁層内には拡散部分が生じていることが観察された。
実施例１で得た回路基板のサーマルビア及びサーマルビアと接する絶縁層の一部の一例を示す断面写真を撮影した。この写真が図４に示す断面写真である。
図４の説明で示した通り、絶縁層内には拡散部分が生じていることが観察された。
（実施例２）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように４ｍｍ角の貫通孔を形成した。
形成した貫通孔に、銅を含む導体ペーストを充填してビア導体を形成した。
銅を含む導体ペーストには、セラミックグリーンシートに含まれる低温焼結セラミック材料であるガラス粉末が含まれている。導体ペーストにおける、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合は１０％であった。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように４ｍｍ角の貫通孔を形成した。
形成した貫通孔に、銅を含む導体ペーストを充填してビア導体を形成した。
銅を含む導体ペーストには、セラミックグリーンシートに含まれる低温焼結セラミック材料であるガラス粉末が含まれている。導体ペーストにおける、金属と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合は１０％であった。
ビア導体を形成したセラミックグリーンシートの枚数を２０枚に変更した他は、実施例１と同様にして積層体の作製と焼成を行い、拘束層シートを除去して回路基板を得た。
（比較例２）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートの４ｍｍ角内に、上面径と底面径が同じとなる０．１５ｍｍφの貫通孔を８つ、貫通孔間ピッチ０．２ｍｍで孔あけした。
形成した貫通孔に、実施例２で使用したものと同じ導体ペーストを充填してビア導体を形成した。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートの４ｍｍ角内に、上面径と底面径が同じとなる０．１５ｍｍφの貫通孔を８つ、貫通孔間ピッチ０．２ｍｍで孔あけした。
形成した貫通孔に、実施例２で使用したものと同じ導体ペーストを充填してビア導体を形成した。
セラミックグリーンシートのうち１枚には４ｍｍ角のビアパッドを印刷により形成した。
ビアパッドを形成したセラミックグリーンシートが最上層となるようにし、さらにビア導体を形成したセラミックグリーンシートを１９枚用いて積層体を作製した。
なお、積層体の上下には拘束層シートを配置した。
その他は実施例１と同様にして積層体の作製と焼成を行い、拘束層シートを除去して回路基板を得た。
ビアパッドを形成したセラミックグリーンシートが最上層となるようにし、さらにビア導体を形成したセラミックグリーンシートを１９枚用いて積層体を作製した。
なお、積層体の上下には拘束層シートを配置した。
その他は実施例１と同様にして積層体の作製と焼成を行い、拘束層シートを除去して回路基板を得た。
（比較例３）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
セラミックグリーンシートを２０枚積層し、さらに、積層体の上下に拘束層シートを配置して積層体の作製と焼成を行った。
拘束層シートの除去後、絶縁層に対してレーザー加工機を用いて、上面径と底面径が同じとなる４ｍｍ角の貫通孔を作製した。
次に、貫通孔に、上面視４．０２ｍｍ角の銅製の金属板を圧入した。上記手順により回路基板を得た。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
セラミックグリーンシートを２０枚積層し、さらに、積層体の上下に拘束層シートを配置して積層体の作製と焼成を行った。
拘束層シートの除去後、絶縁層に対してレーザー加工機を用いて、上面径と底面径が同じとなる４ｍｍ角の貫通孔を作製した。
次に、貫通孔に、上面視４．０２ｍｍ角の銅製の金属板を圧入した。上記手順により回路基板を得た。
（比較例４）
比較例３において、貫通孔を作製する工程までは同様とした。
貫通孔に銅製の金属板を圧入する工程に代えて、貫通孔に上面視３．９ｍｍ角の銅製の金属板を挿入し、接着剤で絶縁層と接着した。上記手順により回路基板を得た。
比較例３において、貫通孔を作製する工程までは同様とした。
貫通孔に銅製の金属板を圧入する工程に代えて、貫通孔に上面視３．９ｍｍ角の銅製の金属板を挿入し、接着剤で絶縁層と接着した。上記手順により回路基板を得た。
［放熱性の評価］
実施例２の回路基板のサーマルビアの上面、比較例２の回路基板のビアパッドの上面、比較例３及び４の銅製の金属板の上面のそれぞれに、ニッケル／金めっき処理を行った。
続いて、ニッケル／金めっき処理面に発熱素子を半田付けして実装した。
発熱素子（パワー素子）に電力１Ｗを印加し、１０分後の回路基板の表面温度及び発熱素子の表面温度をサーモグラフカメラで測定した。
回路基板の最高温度が１２０℃以下、発熱素子の最高温度が１５０℃以下に抑制できたものを合格とした。
各実施例及び比較例の結果をまとめて表１に示した。
実施例２の回路基板のサーマルビアの上面、比較例２の回路基板のビアパッドの上面、比較例３及び４の銅製の金属板の上面のそれぞれに、ニッケル／金めっき処理を行った。
続いて、ニッケル／金めっき処理面に発熱素子を半田付けして実装した。
発熱素子（パワー素子）に電力１Ｗを印加し、１０分後の回路基板の表面温度及び発熱素子の表面温度をサーモグラフカメラで測定した。
回路基板の最高温度が１２０℃以下、発熱素子の最高温度が１５０℃以下に抑制できたものを合格とした。
各実施例及び比較例の結果をまとめて表１に示した。
この結果から、実施例２の回路基板では回路基板表面の最高温度が低く、発熱素子の最高温度も低くなっており、放熱性に優れたサーマルビアを備える回路基板となっていることが分かる。
（実施例３）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように２ｍｍ角の貫通孔を形成した。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が異なるように２ｍｍ角の貫通孔を形成した。
導体ペーストに含まれる金属として銀を使用し、銀と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合を変化させた導体ペーストを複数種類準備した。
低温焼結セラミック材料の重量割合は０重量％、１０重量％、３０重量％、５０重量％とした。
そして、先に形成した貫通孔に、銀を含む導体ペーストを充填してビア導体を形成した。
低温焼結セラミック材料の重量割合は０重量％、１０重量％、３０重量％、５０重量％とした。
そして、先に形成した貫通孔に、銀を含む導体ペーストを充填してビア導体を形成した。
ビア導体を形成したセラミックグリーンシートの枚数を２０枚に変更した他は、実施例１と同様にして積層体の作製と焼成を行い、拘束層シートを除去して回路基板を得た。
同じ積層体を構成する２０枚のセラミックグリーンシートとしては、同じ導体ペーストを使用してビア導体を形成したものを使用した。
同じ積層体を構成する２０枚のセラミックグリーンシートとしては、同じ導体ペーストを使用してビア導体を形成したものを使用した。
（比較例５）
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が同じ２ｍｍ角の貫通孔を形成した。
実施例１と同様にしてセラミックグリーンシート及び拘束層シートを作製した。
次に、厚さ１００μｍのセラミックグリーンシートに、パンチングを用いて、上面径と底面径が同じ２ｍｍ角の貫通孔を形成した。
銀と低温焼結セラミック材料の合計重量に対する低温焼結セラミック材料の重量割合を変化させた、上面視２．０２ｍｍ角で厚さ５０μｍの導体シートを複数種類準備した。
低温焼結セラミック材料の重量割合は０重量％、１０重量％、３０重量％、５０重量％とした。
そして、先に形成した貫通孔に、導体シートを圧入してビア導体を形成した。
低温焼結セラミック材料の重量割合は０重量％、１０重量％、３０重量％、５０重量％とした。
そして、先に形成した貫通孔に、導体シートを圧入してビア導体を形成した。
ビア導体を形成したセラミックグリーンシートの枚数を２０枚に変更した他は、実施例１と同様にして積層体の作製と焼成を行い、拘束層シートを除去して回路基板を得た。
同じ積層体を構成する２０枚のセラミックグリーンシートとしては、同じ導体シートを使用してビア導体を形成したものを使用した。
同じ積層体を構成する２０枚のセラミックグリーンシートとしては、同じ導体シートを使用してビア導体を形成したものを使用した。
［接合強度の評価］
実施例３の各回路基板のサーマルビアの上面、比較例５の各回路基板の導体シートの上面のそれぞれに、ニッケル／金めっき処理を行った。続いて、ニッケル／金めっき処理面にリード線を半田付けした。
続いて、このリード線の一端を引張強度測定器で掴み、荷重を測定しながらリード線を引き上げて、サーマルビア又は導体シートが回路基板から抜けた時点での荷重を測定した。
この荷重を貫通孔の面積（２ｍｍ角）で除した値を接合強度とした。
実施例３の各回路基板のサーマルビアの上面、比較例５の各回路基板の導体シートの上面のそれぞれに、ニッケル／金めっき処理を行った。続いて、ニッケル／金めっき処理面にリード線を半田付けした。
続いて、このリード線の一端を引張強度測定器で掴み、荷重を測定しながらリード線を引き上げて、サーマルビア又は導体シートが回路基板から抜けた時点での荷重を測定した。
この荷重を貫通孔の面積（２ｍｍ角）で除した値を接合強度とした。
接合強度の評価試験を、サイクル試験前の初期評価と、サイクル試験（－４０℃～１２５℃、１０００サイクル）後の評価としてそれぞれ行い、結果をまとめて表２に示した。
この結果から、実施例３の回路基板では初期接合強度が高く、また、サイクル試験後においても接合強度が高く保たれていることが分かる。
また、低温焼結セラミック材料の重量割合が０％のときと比べて、低温焼結セラミック材料を含むときの方が接合強度が高くなっている。これは、テーパー導体が絶縁層を構成する低温焼結セラミック材料を含むことによってサーマルビアの周囲の絶縁層とテーパー導体との熱膨張係数差が小さくなり、サーマルビアと絶縁層の接合強度が向上することを裏付けている。なお、低温焼結セラミック材料の重量割合が１０％以上であることが、サーマルビアと絶縁層の接合強度を向上させるためにより好ましいことも分かる。
また、低温焼結セラミック材料の重量割合が０％のときと比べて、低温焼結セラミック材料を含むときの方が接合強度が高くなっている。これは、テーパー導体が絶縁層を構成する低温焼結セラミック材料を含むことによってサーマルビアの周囲の絶縁層とテーパー導体との熱膨張係数差が小さくなり、サーマルビアと絶縁層の接合強度が向上することを裏付けている。なお、低温焼結セラミック材料の重量割合が１０％以上であることが、サーマルビアと絶縁層の接合強度を向上させるためにより好ましいことも分かる。
１ 回路基板
２０、２１、２２、２３、２４ 絶縁層
２５ 拡散部分
３０ サーマルビア
３１、３２、３３、３４ テーパー導体
３１ａ、３２ａ、３３ａ、３４ａ、３１ｂ、３２ｂ、３３ｂ、３４ｂ テーパー導体の端面
４０ 高熱伝導セラミック基板
５０ 発熱素子
６０ 半田
１０１ 積層体
１２１、１２２、１２３、１２４ セラミックグリーンシート
１３１、１３２、１３３、１３４ ビア導体
２０、２１、２２、２３、２４ 絶縁層
２５ 拡散部分
３０ サーマルビア
３１、３２、３３、３４ テーパー導体
３１ａ、３２ａ、３３ａ、３４ａ、３１ｂ、３２ｂ、３３ｂ、３４ｂ テーパー導体の端面
４０ 高熱伝導セラミック基板
５０ 発熱素子
６０ 半田
１０１ 積層体
１２１、１２２、１２３、１２４ セラミックグリーンシート
１３１、１３２、１３３、１３４ ビア導体
Claims (11)
- 低温焼結セラミック材料を含む絶縁層に配線が設けられてなる回路基板であって、
前記配線には、上面視で面積０．０１５ｍｍ ２ 以上であるサーマルビアが含まれており、
前記サーマルビアは、端面がテーパー形状であるテーパー導体が複数層積層されてなり、
前記テーパー導体のそれぞれの端面が、前記絶縁層に接しており、
前記テーパー導体の断面におけるテーパー長さが２０μｍ以上であることを特徴とする回路基板。 - 前記テーパー導体が、金属と前記絶縁層を構成する前記低温焼結セラミック材料とを含み、前記テーパー導体に占める前記低温焼結セラミック材料の重量割合が５０％以下である請求項１に記載の回路基板。
- 前記テーパー導体に占める前記低温焼結セラミック材料の重量割合が１０％以上である、請求項２に記載の回路基板。
- 前記テーパー導体のそれぞれの端面と接している前記絶縁層に、前記テーパー導体を構成する金属材料が前記絶縁層内に拡散した拡散部分が存在する請求項１～３のいずれかに記載の回路基板。
- 前記サーマルビアの厚さが５０μｍ以上である請求項１～４のいずれかに記載の回路基板。
- 低温焼結セラミック材料を含むセラミックグリーンシートに、上面径と底面径が異なり上面径の面積が０．０１５ｍｍ ２ 以上となる貫通孔を形成する工程と、
前記貫通孔に金属を含む導体ペーストを充填してビア導体を形成する工程と、
前記ビア導体を形成したセラミックグリーンシートを、前記ビア導体の位置が重なるように複数枚積層して積層体を作製する工程と、
前記積層体を焼成する工程と、を有することを特徴とする回路基板の製造方法。 - 前記積層体を焼成する工程では、前記積層体を加圧して焼成する加圧焼成を行う、請求項６に記載の回路基板の製造方法。
- 焼成温度が１０００℃以下である請求項６又は７に記載の回路基板の製造方法。
- 前記導体ペーストが、金属と、セラミックグリーンシートに含まれる前記低温焼結セラミック材料とを含み、前記金属と前記低温焼結セラミック材料の合計重量に対する前記低温焼結セラミック材料の重量割合が５０％以下である請求項６～８のいずれかに記載の回路基板の製造方法。
- 前記金属と前記低温焼結セラミック材料の合計重量に対する前記低温焼結セラミック材料の重量割合が１０％以上である、請求項９に記載の回路基板の製造方法。
- 前記貫通孔の形成は、上面径と底面径が異なるパンチによるパンチング、又は、上面径と底面径が異なるようにしたレーザーパンチャーにより行う請求項６～１０のいずれかに記載の回路基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019206202 | 2019-11-14 | ||
| JP2019206202 | 2019-11-14 | ||
| PCT/JP2020/037876 WO2021095401A1 (ja) | 2019-11-14 | 2020-10-06 | 回路基板及び回路基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2021095401A1 JPWO2021095401A1 (ja) | 2021-05-20 |
| JPWO2021095401A5 JPWO2021095401A5 (ja) | 2022-07-20 |
| JP7243856B2 true JP7243856B2 (ja) | 2023-03-22 |
Family
ID=75912649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021555946A Active JP7243856B2 (ja) | 2019-11-14 | 2020-10-06 | 回路基板及び回路基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220272837A1 (ja) |
| JP (1) | JP7243856B2 (ja) |
| CN (1) | CN114747301A (ja) |
| DE (1) | DE112020004962T5 (ja) |
| WO (1) | WO2021095401A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7452383B2 (ja) | 2020-11-06 | 2024-03-19 | 株式会社デンソー | 多軸慣性力センサの製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386339A (en) | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
| JP2002234781A (ja) | 2001-02-06 | 2002-08-23 | Murata Mfg Co Ltd | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 |
| JP2005332939A (ja) | 2004-05-19 | 2005-12-02 | Kyocera Corp | 複合シート及び積層部品並びにその製造方法 |
| WO2007007451A1 (ja) | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
| JP2007208193A (ja) | 2006-02-06 | 2007-08-16 | Alps Electric Co Ltd | セラミック基板 |
| JP2008186919A (ja) | 2007-01-29 | 2008-08-14 | Alps Electric Co Ltd | 積層セラミック配線板 |
| JP2010171157A (ja) | 2009-01-22 | 2010-08-05 | Sanyo Electric Co Ltd | 電子素子用パッケージ及び電子部品 |
| JP6196548B2 (ja) | 2013-12-25 | 2017-09-13 | 住友ゴム工業株式会社 | 自動二輪車用タイヤ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196548U (ja) * | 1984-11-30 | 1986-06-21 | ||
| JPH0714421A (ja) * | 1993-06-23 | 1995-01-17 | Murata Mfg Co Ltd | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
| US6187418B1 (en) * | 1999-07-19 | 2001-02-13 | International Business Machines Corporation | Multilayer ceramic substrate with anchored pad |
| JP2005026368A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール |
| EP1686655A4 (en) * | 2003-11-17 | 2008-02-13 | Jsr Corp | ANISOTROPIC CONDUCTIVE SHEET, MANUFACTURING METHOD AND PRODUCT THEREFOR |
| JP4780939B2 (ja) | 2004-07-28 | 2011-09-28 | 京セラ株式会社 | 発光装置 |
| TW200733143A (en) * | 2006-01-23 | 2007-09-01 | Hitachi Metals Ltd | Conductor paste, multilayer ceramic substrate and fabrication method of multilayer ceramic substrate |
| JP4573185B2 (ja) * | 2007-10-18 | 2010-11-04 | 日立金属株式会社 | セラミック積層基板ならびにセラミック積層電子部品の製造方法 |
| US8563873B2 (en) * | 2009-03-31 | 2013-10-22 | Ibiden Co., Ltd. | Substrate with metal film and method for manufacturing the same |
| CN104053302B (zh) * | 2009-06-11 | 2017-08-29 | 罗杰斯公司 | 介电材料、由其形成子组件的方法以及由此形成的子组件 |
| KR20110036149A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
| JP2012009609A (ja) * | 2010-06-24 | 2012-01-12 | Jtekt Corp | 多層回路基板 |
| JP2015038909A (ja) * | 2012-07-13 | 2015-02-26 | イビデン株式会社 | 配線板及びその製造方法 |
| JP2015038910A (ja) * | 2012-07-13 | 2015-02-26 | イビデン株式会社 | 配線板及びその製造方法 |
| JP6252000B2 (ja) * | 2013-07-09 | 2017-12-27 | 三菱電機株式会社 | 基板 |
| JP5999063B2 (ja) * | 2013-10-08 | 2016-09-28 | 株式会社村田製作所 | セラミック多層基板 |
| CN108029203B (zh) * | 2015-09-18 | 2020-06-12 | 株式会社村田制作所 | 陶瓷多层基板 |
| CN208597204U (zh) * | 2016-01-07 | 2019-03-12 | 株式会社村田制作所 | 多层基板以及电子设备 |
-
2020
- 2020-10-06 CN CN202080078909.2A patent/CN114747301A/zh active Pending
- 2020-10-06 WO PCT/JP2020/037876 patent/WO2021095401A1/ja active Application Filing
- 2020-10-06 JP JP2021555946A patent/JP7243856B2/ja active Active
- 2020-10-06 DE DE112020004962.0T patent/DE112020004962T5/de active Pending
-
2022
- 2022-05-11 US US17/741,906 patent/US20220272837A1/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386339A (en) | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
| JP2002234781A (ja) | 2001-02-06 | 2002-08-23 | Murata Mfg Co Ltd | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 |
| JP2005332939A (ja) | 2004-05-19 | 2005-12-02 | Kyocera Corp | 複合シート及び積層部品並びにその製造方法 |
| WO2007007451A1 (ja) | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
| JP2007208193A (ja) | 2006-02-06 | 2007-08-16 | Alps Electric Co Ltd | セラミック基板 |
| JP2008186919A (ja) | 2007-01-29 | 2008-08-14 | Alps Electric Co Ltd | 積層セラミック配線板 |
| JP2010171157A (ja) | 2009-01-22 | 2010-08-05 | Sanyo Electric Co Ltd | 電子素子用パッケージ及び電子部品 |
| JP6196548B2 (ja) | 2013-12-25 | 2017-09-13 | 住友ゴム工業株式会社 | 自動二輪車用タイヤ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7452383B2 (ja) | 2020-11-06 | 2024-03-19 | 株式会社デンソー | 多軸慣性力センサの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114747301A (zh) | 2022-07-12 |
| DE112020004962T5 (de) | 2022-06-30 |
| US20220272837A1 (en) | 2022-08-25 |
| JPWO2021095401A1 (ja) | 2021-05-20 |
| WO2021095401A1 (ja) | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804109B2 (ja) | 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法 | |
| US9161444B2 (en) | Circuit board and electronic apparatus provided with the same | |
| JPWO2006027876A1 (ja) | チップ型電子部品を搭載したセラミック基板の製造方法 | |
| US11114355B2 (en) | Power module and method for manufacturing power module | |
| JP2006066519A (ja) | 発光素子用配線基板ならびに発光装置 | |
| JP2008172113A (ja) | 配線基板 | |
| JP4780939B2 (ja) | 発光装置 | |
| JP7243856B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP6010333B2 (ja) | 配線基板および電子装置 | |
| JP2011205009A (ja) | 表面実装型発光素子用配線基板および発光装置 | |
| JP2006156447A (ja) | 発光素子用配線基板ならびに発光装置およびその製造方法 | |
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP2017059831A (ja) | 配線基板およびその製造方法 | |
| JP3818030B2 (ja) | 多層基板の製造方法 | |
| JP2011071554A (ja) | 発光素子用配線基板ならびに発光装置 | |
| JP3610247B2 (ja) | 配線基板 | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
| JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
| JP4057843B2 (ja) | 多層回路基板 | |
| JP2014168053A (ja) | 回路基板およびこれを備える電子装置 | |
| JP2013045900A (ja) | 配線基板 | |
| JP2012156314A (ja) | 多層配線基板 | |
| JP2000312057A (ja) | 配線基板およびその製造方法 | |
| JP5869234B2 (ja) | 配線基板の製造方法および配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7243856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |