JP4057843B2 - 多層回路基板 - Google Patents
多層回路基板 Download PDFInfo
- Publication number
- JP4057843B2 JP4057843B2 JP2002153309A JP2002153309A JP4057843B2 JP 4057843 B2 JP4057843 B2 JP 4057843B2 JP 2002153309 A JP2002153309 A JP 2002153309A JP 2002153309 A JP2002153309 A JP 2002153309A JP 4057843 B2 JP4057843 B2 JP 4057843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- conductor
- heat
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は各種の電子機器などの電子回路モジュールとして用いられる多層回路基板に関するものである。
【0002】
【従来の技術】
近年、各種の電子機器などの電子回路モジュールとして用いられる多層回路基板は、小型化、薄型、高密度化ならびに高速信号処理に対応した高機能化が強く要求されている。
【0003】
このため、複数の絶縁層を積層してなる積層体に、ダイアタッチ導体膜を有する多層回路基板が用いられている。
【0004】
図5は、従来の多層回路基板の一実施形態を示す断面図である。
【0005】
図において、50は多層回路基板、1は複数の絶縁体層1a〜1hが積層されて成る積層体、2は内部配線層、3は回路形成用ビアホール導体、4は表面配線層、61はダイアタッチ導体膜、42は電極パッド部、5は電子部品素子、15はボンディングワイヤ、6は回路構成部品である。
【0006】
このような多層回路基板50は、絶縁体層1a〜1hとなるセラミックグリーンシートに、回路形成用ビアホ−ル導体3となる貫通孔を形成するとともに、内部配線層2、必要に応じて表面配線層4及びダイアタッチ導体膜61となる導体膜を形成し、各セラミックグリーンシートを積層し、一体焼成した後に、電子部品素子5がダイアタッチ導体膜61に接合され、表面配線層4の一種である電極パッド部42にワイヤボンディング接合される。
【0007】
ダイアタッチ導体膜61は、電子部品素子5が接合される他、電子部品素子5の発熱を伝達し、電子部品素子5の熱的破壊や信頼性劣化を防止する機能を有する。
【0008】
【発明が解決しようとする課題】
しかしながら、図5(a)において、ダイアタッチ導体膜61の厚みは約8〜15μmと小さいため、電子部品素子5の発熱を伝達する伝熱性には限界があり、多層回路基板50の放熱能力が不十分であるという問題点があった。
【0009】
ここで、上記伝熱性を向上させるために、ダイアタッチ導体膜61の厚みを大きくする方法が考えられるが、この場合、スクリーン印刷により精度良くダイアタッチ導体膜61となる導体膜を形成することが困難であるとともに、ダイアタッチ導体膜61となる導体膜と絶縁層1a〜1hとなるセラミックグリーンシートの焼成収縮率の差により、焼成時にデラミネーション、クラックなどの内部欠陥が発生するという問題点があった。
【0010】
一方、ダイアタッチ導体膜61の面積を大きくする方法も考えられるが、ダイアタッチ導体膜61の周囲には電極パッド42を形成する必要があるため、この方法にも限界があった。
【0011】
また、図5(b)に示すように、回路形成用ビアホール導体3となる導体と同様の形成方法により、絶縁層1aとなるセラミックグリーンシートに貫通孔を形成後、導電性ペーストを充填することにより、絶縁層1aの厚みの全部に渡りダイアタッチ導体膜61となる導体膜を形成する方法も考えられるが、この場合、貫通孔に導電性ペーストを充填した後、セラミックグリーンシートを敷き紙上から外す際に、貫通孔内において導電性ペーストを保持することができず、導電性ペーストの一部が敷き紙側に落ちてしまい、焼成時に積層体1内に空隙ができてしまうという問題点があった。
【0012】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、簡単且つ安価な製造方法で、焼成時の内部欠陥や空隙を抑制しつつ、放熱能力が著しく向上した多層回路基板を提供することにある。
【0013】
【課題を解決するための手段】
本発明の多層回路基板は、複数の絶縁層を積層してなる積層体と、該積層体の主面側に形成されたダイアタッチ導体膜と、該ダイアタッチ導体膜に接合された電子部品素子と、前記ダイアタッチ導体膜に接合し、且つ前記積層体の厚み方向に延出するように形成された放熱用ビアホール導体とを有する多層回路基板において、
前記放熱用ビアホール導体は、複数の単位ビアホール導体と、該単位ビアホール導体を連結する連結部とを有し、前記放熱用ビアホール導体の平面形状が略放射線状を呈していることを特徴とする多層回路基板である。
【0014】
また、前記単位ビアホール導体の長径は、前記絶縁層の厚みの1〜8倍の範囲にあることを特徴とする。
【0015】
さらに、前記連結部の幅は、前記絶縁層の厚みの0.5〜3倍の範囲にあることを特徴とする。
【0016】
またさらに、前記積層体に、前記電子部品素子と電気的に接続する複数の電極パッドを形成するとともに、前記ダイアタッチ導体膜は、隣接し合う前記電極パッド間から電子部品素子接合領域より延出していることを特徴とする。
【0017】
そして、前記積層体の一方主面にキャビティを有し、該キャビティ内の底面に、前記電子部品素子が搭載されるダイアタッチ導体膜を有するとともに、
前記キャビティ開口周囲に、前記積層体厚み方向に延び、且つ前記放熱用ビアホール導体と接合する熱放出用ビアホール導体が形成されていることを特徴とする。
【作用】
本発明の多層回路基板によれば、放熱用ビアホール導体は、複数の単位ビアホール導体が連結部により互いに連結されて構成されているため、放熱用ビアホール導体となる貫通孔に導電性ペーストを充填した際に、貫通孔内において導電性ペーストを保持する部分の面積を大きくすることができることから、導電性ペーストの一部が敷き紙側に落ちることがなく、焼成時の空隙を抑制できる。
【0018】
また、放熱用ビアホール導体の平面形状が、略放射線状を呈しているため、水平方向に熱が伝達する経路が広がり、多層回路基板の放熱能力が著しく向上する。
【0019】
ここで、放熱用ビアホ−ル導体は、水平方向においてダイアタッチ導体膜が形成される面の一部にしか形成されないため、放熱用ビアホ−ル導体を形成しても、焼成時にデラミネーション、クラックなどの内部欠陥が発生することはない。一方、放熱用ビアホ−ル導体は、絶縁層の少なくとも1層分を貫通するため、ダイアタッチ導体膜が形成される面の一部にしか形成されなくても、多層回路基板の放熱能力が向上する効果を十分発揮する。
【0020】
また、単位ビアホール導体の長径は、単位ビアホール導体の短径以上であり、且つ絶縁層の厚みの8倍以下であるため、放熱用ビアホール導体となる導電性ペーストの充填時に、導電性ペーストの一部が敷き紙側に落ちることがない。
【0021】
また、連結部の幅は、単位ビアホール導体の短径の0.1倍以上であるため、より効果的に水平方向への伝熱性を向上させることができる。一方、連結部の幅は、単位ビアホール導体の短径の0.9倍以下であるため、放熱用ビアホール導体となる導電性ペーストの充填時に、導電性ペーストの一部が敷き紙側に落ちることがない。
【0022】
また、積層体に、電子部品素子と電気的に接続する複数の電極パッドを形成するとともに、ダイアタッチ導体膜は、隣接し合う電極パッド間から電子部品素子接合領域より延出しているため、ダイアタッチ導体膜の面積を大きくすることができ、このことによっても多層回路基板の放熱能力が向上する。
【0023】
また、積層体の一方主面にキャビティを有し、キャビティ内の底面には、電子部品素子が搭載されるダイアタッチ導体膜を有するとともに、キャビティ開口周囲の積層体厚み方向に延び、一端がダイアタッチ導体膜に接合し、且つ他端が積層体の一方主面に実質的に露出してなる熱放出用ビアホール導体が形成されているため、キャビティ内に気密封止が必要な電子部品素子を搭載できるとともに、垂直方向に熱が伝達する経路が広がり、多層回路基板の放熱能力が著しく向上する。
【0024】
【発明の実施の形態】
以下、本発明の多層回路基板を図面に基づいて説明する。
【0025】
図1(a)は本発明の多層回路基板の一実施形態を示す電子部品素子搭載部での断面図であり、図1(b)は多層回路基板の概略平面図である。
【0026】
これらの図において、10は多層回路基板、1は複数の絶縁体層1a〜1hが積層されて成る積層体、2は内部配線層、3は回路形成用ビアホール導体、4は表面配線層、41はダイアタッチ導体膜、42は電極パッド部、5は電子部品素子、15はボンディングワイヤ、6は回路構成部品である。
【0027】
積層体1は複数の絶縁層1a〜1hからなり、1層あたり例えば40〜300μm程度の厚みを有し、その材質としては、セラミック成分と、ガラス成分(ガラス成分は誘電体粉末の界面に存在したり、焼結助剤となる)から成る。具体的には、セラミック成分としては、例えばA12O3、BaO−TiO2系、CaO−TiO2系、MgO−TiO2系などが選ばれる。また、ガラス成分としては、例えばホウケイ酸亜鉛、ホウケイ酸ビスマスなどのホウケイ酸アルカリ酸化物などのガラスから選ばれる少なくとも1種が用いられる。
【0028】
各絶縁層1a〜1hの層間には、内部配線層2が形成されている。また、絶縁層1a〜1hには、各層の厚み方向に貫く回路形成用ビアホール導体3が形成されている。内部配線層2、回路形成用ビアホール導体3は、Ag系(Ag単体、Ag−Pd、Ag−PtなどのAg合金)を主成分とする導体膜(導体)からなり、必要に応じて、Ag系材料、β石英、絶縁層1a〜1hを構成するガラス成分と概略同一のガラス成分を含有する。また、内部配線層2の厚みは8〜15μm程度である。さらに、回路形成用ビアホール導体3の直径は、ビアホール導体3となる貫通孔に導電性ペーストを充填後、絶縁層1a〜1hとなるセラミックグリーンシートを貫通孔内にあった導電性ペーストの一部が敷き紙側に落ちないようにするために、80〜350μmとしている。
【0029】
表面配線層4は、Ag系(Ag単体、Ag−Pd、Ag−PtなどのAg合金)を主成分とし必要に応じてガラス成分を含有する導体膜から成り、所定回路網を構成するとともに、半田を介して接合される回路構成部品6の接続パッドとなったり、また、厚膜抵抗膜、厚膜コンデンサ素子の端子電極となる。
【0030】
積層体1の一方主面には、電子部品素子5を搭載するダイアタッチ導体膜41が形成されている。ダイアタッチ導体膜41、電極パッド部42は、内部配線層2と概略同じ厚み及び成分であり、Ag系を主成分とし必要に応じてガラス成分を含有する導体膜からなる。このダイアタッチ導体膜41上に、動作によって発熱を伴う半導体素子などの電子部品素子5が搭載されている。すなわち、電子部品素子5の動作によって発せられた熱は、ダイアタッチ導体膜41を介して、積層体1表面に伝達することになる。また、積層体1に、電子部品素子5と電気的に接続する複数の電極パッド42を形成するとともに、ダイアタッチ導体膜41の先端部は、隣接し合う電極パッド42間から電子部品素子5接合領域の外方に延出している。さらに、電子部品素子5は、ボンディングワイヤ15を介して電極パッド部42に接合され、この電極パッド部42は、内部配線層2、回路形成用ビアホール導体3など(図示せず)に電気的に接続されている。
【0031】
放熱用ビアホール導体9は、ダイアタッチ導体膜41に接合し、且つ積層体1の厚み方向に延出するように形成され、複数の単位ビアホール導体9aが連結部9bにより互いに連結されて構成されている。
【0032】
このため、放熱用ビアホール導体9となる貫通孔に導電性ペーストを充填した際に、貫通孔内において導電性ペーストを保持する部分(内壁面)の面積を大きくすることができることから、導電性ペーストの一部が敷き紙側に落ちることがなく、焼成時の空隙を抑制できる。
【0033】
なお、放熱用ビアホ−ル導体9は、熱放出用ビアホール導体8と概略同じ成分であり、Ag系を主成分とし必要に応じてガラス成分を含有する導体からなる。
【0034】
また、放熱用ビアホール導体9の平面形状が、略放射線状を呈しているため、水平方向に熱が伝達する経路が広がり、多層回路基板10の放熱能力が著しく向上する。
【0035】
ここで、放熱用ビアホ−ル導体9は、水平方向においてダイアタッチ導体膜41が形成される面の一部にしか形成されないため、放熱用ビアホ−ル導体9を形成しても、焼成時にデラミネーション、クラックなどの内部欠陥が発生することはない。一方、放熱用ビアホ−ル導体9は、絶縁層1a〜1hの少なくとも1層分(厚みが40〜300μm)を貫通するため、ダイアタッチ導体膜41が形成される面の一部にしか形成されなくても、多層回路基板10の放熱能力が向上する効果を十分発揮する。
【0036】
また、積層体1に、電子部品素子5と電気的に接続する複数の電極パッド42を形成するとともに、ダイアタッチ導体膜41は、隣接し合う電極パッド間42から電子部品素子5接合領域より延出しているため、ダイアタッチ導体膜41の面積を大きくすることができ、このことによっても多層回路基板10の放熱能力が向上する。
【0037】
図2は、本発明の放熱用ビアホ−ル導体9の実施形態を示す拡大平面図である。
【0038】
図に示すように、本発明の多層回路基板10において、放熱用ビアホ−ル導体9は、複数の単位ビアホール導体9aが連結部9bにより互いに連設されて構成されているため、放熱用ビアホール導体9となる貫通孔に導電性ペーストを充填した際に、貫通孔内において導電性ペーストを保持する部分の面積を大きくすることができ、導電性ペーストの一部が敷き紙側に落ちることがなく、焼成時の空隙を抑制できる。
【0039】
ここで、放熱用ビアホ−ル導体9は、図2(a)に示すように、円形の単位ビアホール導体9aが連結部9bにより直線状に互いに連設されて構成される他、図2(b)に示すように、円形の単位ビアホール導体9aが連結部9bにより千鳥状に互いに連設されて構成されるようにしても良い。このことにより、互いに連設できる単位ビアホール導体9aの数を多くすることができる。また、図2(c)に示すように、長円形の単位ビアホール導体9aが連結部9bにより互いに連設されて構成されるようにしても良い。このことにより、放熱用ビアホ−ル導体9全体としては、貫通孔内において導電性ペーストを保持する部分の面積が同じである場合、一部が敷き紙側に落ちることがなく、保持できる導電性ペーストの量を多くことができるため、焼成時の空隙を抑制しつつ、多層回路基板10の放熱性を向上させることができる。
【0040】
また、図2(c)のように単位ビアホール導体9aは、長径laが単位ビアホール導体9aの短径wa以上であり、且つ絶縁層1a〜1hの厚みの8倍以下であることが望ましい。このことにより、放熱用ビアホール導体9となる導電性ペーストの充填時に、導電性ペーストの一部が敷き紙側に落ちることがない。
【0041】
また、連結部9bの幅wbが、単位ビアホール導体9aの短径waの0.1〜0.9倍の範囲にあることが望ましい。すなわち、連結部9bの幅が、単位ビアホール導体9aの短径waの0.1倍以上であるため、より効果的に水平方向への伝熱性を向上させることができる。一方、連結部9bの幅wbが、単位ビアホール導体9aの短径waの0.9倍以下であるため、放熱用ビアホール導体9となる導電性ペーストの充填時に、導電性ペーストの一部が敷き紙側に落ちることがない。
【0042】
次に、本発明の多層回路基板10の製造方法について説明する。
【0043】
まず、絶縁層1a〜1hとなるセラミックグリーンシートの各積層体1領域に、回路形成用ビアホール導体3、放熱用ビアホ−ル導体9となる貫通孔をパンチングによって形成する。
【0044】
次に、これらの貫通孔が形成された各セラミックグリーンシートの下に、和紙、PETフィルムなどからなる敷き紙を敷いておき、貫通孔にAg系導電性ペーストを充填する。
【0045】
一般には、回路形成用ビアホール導体3、放熱用ビアホ−ル導体9となる導電性ペーストの粘度が高いほど、充填維持性は良好であるが、スクリーン印刷により導電性ペーストをこれらのビアホ−ル導体3、9となる貫通孔に充填する際に、充填しにくくなる。したがって、これらのビアホール導体3、9の充填性を良好にするためには、粘度が例えば5000Poise以上と高い導電性ペーストを用い、上記スクリーン印刷による充填を2〜3回行うことが望ましい。
【0046】
また、絶縁層1b〜1hとなるセラミックグリーンシート上には、内部配線層2となる導体膜をAg系導電性ペーストの印刷・乾燥によって形成する。また、絶縁層1aの表面側となるセラミックグリーンシート上には表面配線層4、ダイアタッチ導体膜41及び電極パッド部42となる導体膜をAg系導電性ペーストの印刷・乾燥によって形成する。
【0047】
次に、このようなセラミックグリーンシートを敷き紙上から外し、絶縁層1a〜1hとなるセラミックグリーンシートを積層順に応じて積層後、一体化して大型積層体を形成する。
【0048】
次に、未焼成状態の大型積層体に、各積層体領域を区画するように分割溝を形成する。
【0049】
次に、未焼成状態の大型積層体を焼成処理する。
【0050】
これにより、複数の積層体1が連接された焼成後の大型多層回路基板が得られることになる。
【0051】
そして、各積層体1領域のダイアタッチ導体膜41に、電子部品素子5をダイアタッチ接合させるとともに、AlまたはAuのボンディングワイヤ15などにより、電極パッド部42に接合する。
【0052】
この後、積層体1領域の表面に、厚膜抵抗素子、各種回路構成部品6を半田などで接合・実装を行う。
【0053】
最後に、各積層体1を区画する分割溝に沿って分割処理を行う。これにより、焼成後の大型多層回路基板からは、図1に示す複数の多層回路基板10が抽出されることになる。
【0054】
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
【0055】
図3は、本発明の多層回路基板10の他の実施形態を示す拡大断面図である。
【0056】
同図によれば、積層体1の一方主面側(裏面側主面)にキャビティ7を有し、キャビティ7内の底面には、電子部品素子5が搭載されるダイアタッチ導体膜41を有するとともに、キャビティ7開口周囲の積層体1厚み方向に延び、一端がダイアタッチ導体膜41に接合し、且つ他端が積層体1の一方主面(裏面)に実質的に露出してなる熱放出用ビアホール導体8が形成されている。また、キャビティ7上部には、その開口部を封止する金属製蓋体12が形成されている。このため、キャビティ7内に気密封止が必要な電子部品素子5を搭載できるとともに、垂直方向に熱が伝達する経路が広がり、多層回路基板10の放熱能力が著しく向上する。また、積層体1の他方主面(表面)に回路構成部品6を実装することが可能であるため、多層回路基板10の小型化、高密度化、高機能化を実現できるという効果もある。
【0057】
図4は、本発明の多層回路基板10のさらに他の実施形態を示す拡大断面図である。図のように、本発明は、積層体1の表面にキャビティ7を有し、熱放出用ビアホール導体8の一端がダイアタッチ導体膜41に接合し、且つ他端が積層体1の一方主面(表面)に実質的に露出しているとともに、放熱用ビアホ−ル導体9がキャビティ7底面と他方主面(表面)との間に、積層体1厚み方向に延びるようにした多層回路基板10にも適用できる。このことにより、熱放出用ビアホール導体8を積層体1の一方主面(表面)に設けた放熱フィン11に接続することができるため、放熱性をさらに向上させることができる。
【0058】
また、絶縁層1a〜1hとして、アルミナ単体などのセラミック材料、ガラスエポキシ材料などを用いても良い。
【0059】
さらに、放熱用ビアホ−ル導体9の単位ビアホール導体9aの形状を円形、長円形の他にも、四角形や楕円形、あるいはこれらを連結部9bにより接続した形状など、種々の形状としてもよい。
【0060】
さらに、絶縁層1a〜1hとなるセラミックグリーンシートを積層順に応じて1層ずつ積層し、回路形成用ビアホール導体3、熱放出用ビアホール導体8、放熱用ビアホ−ル導体9が形成されるセラミックグリーンシートがそれぞれ積層された後、貫通孔にAg系導電性ペーストを充填するようにしてもよい。また、放熱用ビアホ−ル導体9用の貫通孔の形成方法として、プレスピンで孔をあける方法の他、レーザーで孔をあけても良い。これらのことにより、径が100μm以下の貫通孔を精度良くあけることができるとともに、工程を大幅に短縮できる。
【0061】
本発明者は、図2のビアホール導体9において、絶縁層1a〜1hの厚みt1が100〜200μmである場合について、単位ビアホール導体9aの短径Wa、長径la、あるいは連結部9bの幅Wbを変化させて、2個の単位ビアホール導体9aが連結部9bに連結された構造の放熱用ビアホール導体9となる導電性ペーストの乾燥時の充填性を比較した。
【0062】
ここで、導電性ペーストの乾燥時の充填性は、セラミックグリーンシートの放熱用ビアホール導体9となる貫通孔に、導電性ペーストを充填後乾燥したときの状態を金属顕微鏡で観察した。良否の判定基準として、導電性ペーストがすき間なく充填しているものを良品として丸印とした。結果を表1に示す。
【0063】
【表1】
【0064】
表のように、単位ビアホール導体9aの長径laが、単位ビアホール導体9aの短径wa以上であり、且つ絶縁層1a〜1hの厚みの8倍以下であるとともに、連結部9bの幅wbが、単位ビアホール導体9aの短径waの0.1〜0.9倍の範囲にある本実施例(試料番号1〜4、6〜9、11〜14)では、導電性ペーストの充填性は良好だった。また、これらの試料を焼成後、熱抵抗の測定により放熱特性を評価した結果、放熱特性が良好である事が確認できた。
【0065】
これに対し、単位ビアホール導体9aの長径laが、絶縁層1a〜1hの厚みt1の9倍である比較例(試料番号5、10、15)では、導電性ペーストの一部が敷き紙側に落ち、乾燥時の導電性ペーストの充填性が悪くなった。
【0066】
【発明の効果】
以上のように、本発明の多層回路基板によれば、放熱用ビアホール導体は、複数の単位ビアホール導体が連結部により互いに連結されて構成されているため、放熱用ビアホール導体となる貫通孔に導電性ペーストを充填した際に、貫通孔内において導電性ペーストを保持する部分の面積を大きくすることができることから、導電性ペーストの一部が敷き紙側に落ちることがなく、焼成時の空隙を抑制できる。
【0067】
また、放熱用ビアホール導体の平面形状が、略放射線状を呈しているため、水平方向に熱が伝達する経路が広がり、多層回路基板の放熱能力が著しく向上する。
【0068】
さらに、放熱用ビアホ−ル導体は、水平方向においてダイアタッチ導体膜が形成される面の一部にしか形成されないため、放熱用ビアホ−ル導体を形成しても、焼成時にデラミネーション、クラックなどの内部欠陥が発生することはない。一方、放熱用ビアホ−ル導体は、絶縁層の少なくとも1層分を貫通するため、ダイアタッチ導体膜が形成される面の一部にしか形成されなくても、多層回路基板の放熱能力が向上する効果を十分発揮する。
【図面の簡単な説明】
【図1】本発明の多層回路基板の一実施形態を示す図であり、(a)は断面図、(b)は平面図である。
【図2】本発明の放熱用ビアホ−ル導体の実施形態を示す拡大平面図である。
【図3】本発明の多層回路基板の他の実施形態を示す断面図である。
【図4】本発明の多層回路基板のさらに他の実施形態を示す断面図である。
【図5】従来の多層回路基板を示す断面図である。
【符号の説明】
10 多層回路基板
1 積層体
1a〜1h 絶縁層
2 内部配線層
3 回路形成用ビアホール導体
4 表面配線層
41 ダイアタッチ導体膜
42 電極パッド部
43 端子電極
5 電子部品素子
15 ボンディングワイヤ
6 回路構成部品
7 キャビティ
8 熱放出用ビアホール導体
9 放熱用ビアホ−ル導体
9a 単位ビアホール導体
9b 連結部
11 蓋体
12 放熱フィン
Claims (5)
- 複数の絶縁層を積層してなる積層体と、該積層体の主面側に形成されたダイアタッチ導体膜と、該ダイアタッチ導体膜に接合された電子部品素子と、前記ダイアタッチ導体膜に接合し、且つ前記積層体の厚み方向に延出するように形成された放熱用ビアホール導体とを有する多層回路基板において、
前記放熱用ビアホール導体は、複数の単位ビアホール導体と、該単位ビアホール導体を連結する連結部とを有し、前記放熱用ビアホール導体の平面形状が略放射線状を呈していることを特徴とする多層回路基板。 - 前記単位ビアホール導体は概略長円形状であり、その長径は前記絶縁層の厚みの8倍以下であることを特徴とする請求項1記載の多層回路基板。
- 前記連結部の幅は、前記単位ビアホール導体の短径の0.1〜0.9倍の範囲にあることを特徴とする請求項1記載の多層回路基板。
- 前記積層体に、前記電子部品素子と電気的に接続する複数の電極パッドを形成するとともに、前記ダイアタッチ導体膜は、隣接し合う前記電極パッド間から電子部品素子接合領域より延出していることを特徴とする請求項1記載の多層回路基板。
- 前記積層体の一方主面にキャビティを有し、該キャビティ内の底面に、前記電子部品素子が搭載されるダイアタッチ導体膜を有するとともに、
前記キャビティ開口周囲に、前記積層体厚み方向に延び、且つ前記放熱用ビアホール導体と接合する熱放出用ビアホール導体が形成されていることを特徴とする請求項1記載の多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153309A JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153309A JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347746A JP2003347746A (ja) | 2003-12-05 |
JP4057843B2 true JP4057843B2 (ja) | 2008-03-05 |
Family
ID=29770370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002153309A Expired - Fee Related JP4057843B2 (ja) | 2002-05-28 | 2002-05-28 | 多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4057843B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
JP2006049412A (ja) * | 2004-08-02 | 2006-02-16 | Mitsumi Electric Co Ltd | 電子部品の放熱構造 |
JP5212359B2 (ja) * | 2007-03-09 | 2013-06-19 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
US10283688B2 (en) | 2016-08-22 | 2019-05-07 | Nichia Corporation | Light emitting device |
-
2002
- 2002-05-28 JP JP2002153309A patent/JP4057843B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003347746A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139368B2 (en) | Component-containing module | |
JP5687345B2 (ja) | 配線基板および電子装置 | |
EP1986231A1 (en) | Metallized ceramic board incorporating lead and package | |
JPH06291216A (ja) | 基板及びセラミックパッケージ | |
JP5212359B2 (ja) | 多層配線基板及びその製造方法 | |
JP6010333B2 (ja) | 配線基板および電子装置 | |
JP4057843B2 (ja) | 多層回路基板 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP4703207B2 (ja) | 配線基板 | |
JP2007067364A (ja) | チップ型電子部品を搭載したセラミック基板及びその製造方法 | |
JP7425037B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP2003142804A (ja) | 回路基板 | |
JP2005277163A (ja) | 配線基板 | |
JP4070198B2 (ja) | 配線基板 | |
JP6166094B2 (ja) | 配線基板および電子装置 | |
JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
JP2013045900A (ja) | 配線基板 | |
JP3934910B2 (ja) | 回路基板 | |
JP2004006993A (ja) | 多層基板 | |
JP2010080683A (ja) | 半導体装置の製造方法 | |
JP2004288662A (ja) | 配線基板 | |
JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
JP6595308B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP5106374B2 (ja) | 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071214 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |