JP2007208193A - セラミック基板 - Google Patents

セラミック基板 Download PDF

Info

Publication number
JP2007208193A
JP2007208193A JP2006028561A JP2006028561A JP2007208193A JP 2007208193 A JP2007208193 A JP 2007208193A JP 2006028561 A JP2006028561 A JP 2006028561A JP 2006028561 A JP2006028561 A JP 2006028561A JP 2007208193 A JP2007208193 A JP 2007208193A
Authority
JP
Japan
Prior art keywords
ceramic substrate
small hole
wiring pattern
ceramic
hole diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006028561A
Other languages
English (en)
Inventor
Kohei Yamamoto
耕平 山本
Masaaki Hamano
雅章 濱野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006028561A priority Critical patent/JP2007208193A/ja
Priority to CN 200710006710 priority patent/CN101018449A/zh
Publication of JP2007208193A publication Critical patent/JP2007208193A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】小型で、安価なセラミック基板を提供すること。
【解決手段】本発明のセラミック基板において、積層内には、孔3の小さい孔径同士を繋いだ状態を設けたため、小さい孔径同士のを繋いだ積層間に配線パターン5を形成する場合、小さい孔径を避けた状態で配線パターン5を形成すれば良く、従って、積層内での配線パターン5の高密度化ができて、セラミック基板1の小型化が図れると共に、この小型化に伴って材料費が安くなって、安価なものが得られる。
【選択図】図1

Description

本発明は、種々の電気機器や電子回路ユニット等に使用して好適なセラミック基板に関するものである。
従来のセラミック基板に係る図面を説明すると、図4は従来のセラミック基板の要部断面図、図5は従来のセラミック基板の製造方法を示す説明図であり、次に、従来のセラミック基板の構成を図4に基づいて説明すると、セラミック基板51は、複数枚のセラミック薄板52が積層されて形成されている。
このセラミック薄板52には、円錐台状をなした孔53が設けられ、図4の上方部(第1の構成)に示すように、孔53の小さい孔径を上部にし、孔53の大きい孔径を下部にした状態で、上下方向に複数の孔53が互いに繋がるように形成(孔53が同一方向に配置)されて、ビア54が構成されたり、また、図4の下方部(第2の構成)に示すように、積層内には、孔53の大きい孔径同士が繋がって、ビア54が構成されている。
そして、最上部と最下部に位置するセラミック薄板52の孔53の外周部には、ランド部55が設けられると共に、孔53で形成されたビア54内には、導体(図示せず)が設けられて、従来のセラミック基板が形成されている(例えば、特許文献1参照)。
このような構成を有するセラミック基板の製造方法は、図5に示すように、セラミック薄板52を形成するためのグリーンシート56が支持台57上に載置され、グリーンシート56上に配置したポンチ58を下方に移動して、グリーンシート56に孔53を設ける。
すると、図5に示すように、孔53は、ポンチ58の挿入面側の孔径が小さく、ポンチ58の突き抜け面側の孔径が大きくなって、円錐台状の孔53となる。
次に、ここでは図示しないが(図4参照)、上部側では、孔53の小さい孔径を上部にし、孔53の大きい孔径を下部にした状態で、複数のグリーンシート56を積層し、また、下部側では、積層内に孔53の大きい孔径同士が繋がるように、複数のグリーンシート56を積層した後、焼成すると、従来のセラミック基板51が製造される(例えば、特許文献1参照)。
特許第2546455号公報
しかし、従来のセラミック基板にあっては、孔53の小さい孔径と大きい孔径が同一方向に配置された状態で、複数のセラミック薄板52が積層された第1の構成であるため、この第1の構成では、同一積層間に大きな孔径と小さい孔径が存在した状態となり、また、積層内に孔53の大きい孔径同士が繋がった第2の構成であるため、この第2の構成では、同一積層間に大きな孔径同士が存在した状態となる。
従って、第1,第2の構成においても、それぞれの積層間に孔53の大きな孔径が存在し、積層間に配線パターンを形成する場合、大きな孔径を避けた状態で配線パターンを設ける必要があり、このため、セラミック基板が大型になるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型で、安価なセラミック基板を提供することにある。
上記の目的を達成するために、本発明は、複数枚が積層されたセラミック薄板と、セラミック薄板に設けられた円錐台状をなした孔と、複数の孔が上下方向に繋がって設けられたビアと、このビア内に設けられた導体とを備え、複数のセラミック薄板は、孔の小さい孔径の面側同士を互いに重ね合わされて、積層内には、小さい孔径同士を繋いだビアが形成されたことを特徴としている。
このように構成した本発明は、小さい孔径同士を繋いだ積層間に配線パターンを形成する場合、小さい孔径を避けた状態で配線パターンを形成すれば良く、従って、積層内での配線パターンの高密度化ができて、セラミック基板の小型化が図れると共に、この小型化に伴って材料費が安くなって、安価なものが得られる。
また、本発明は、上記発明において、小さい孔径同士が位置した積層には、配線パターンが設けられたことを特徴としている。
このように構成した本発明は、配線パターンが小さい孔径同士の位置した積層に設けられたため、配線パターンが小さい孔径に近接した状態で形成でき、高密度の配線ができる。
また、本発明は、上記発明において、最上部に位置するセラミック基板の外面には、小さい孔径が位置すると共に、最上部に位置するセラミック薄板の外面には、配線パターンが設けられたことを特徴としている。
このように構成した本発明は、セラミック基板の上面の面積を大きくできて、配線パターンの形成が容易で、高密度の配線ができる。
また、本発明は、上記発明において、小さい孔径同士と大きい孔径同士が異なる積層に位置した複数のビアが互いに隣接して設けられ、小さい孔径同士が位置したビア間には、配線パターンが設けられたことを特徴としている。
このように構成した本発明は、小さい孔径同士の位置したビア間には、配線パターンが形成できて、セラミック基板の小型化を図ることができる。
また、本発明は、上記発明において、小さい孔径と大きい孔径の外周には、導電材からなるランド部が設けられ、このランド部には、導体が接続されると共に、小さい孔径同士が位置したビア間のランド部間には、配線パターンが設けられたことを特徴としている。
このように構成した本発明は、ランド部の存在によって、積層間での配線パターンと導体の接続ができると共に、小さい孔径同士の位置したビア間のランド部間には、配線パターンが形成できて、セラミック基板の小型化を図ることができる。
本発明は、小さい孔径同士のを繋いだ積層間に配線パターンを形成する場合、小さい孔径を避けた状態で配線パターンを形成すれば良く、従って、積層内での配線パターンの高密度化ができて、セラミック基板の小型化が図れると共に、この小型化に伴って材料費が安くなって、安価なものが得られる。
発明の実施の形態について図面を参照して説明すると、図1は本発明のセラミック基板の第1実施例に係る要部断面図、図2は本発明のセラミック基板の第2実施例に係る要部断面図、図3は本発明のセラミック基板の製造方法を示す説明図である。
次に、本発明のセラミック基板の第1実施例に係る構成を図1に基づいて説明すると、セラミック基板1は、低温焼成セラミック(LTCC)等からなり、例えば、複数枚(4枚)のセラミック薄板2a〜2dが積層されて形成されている。
このセラミック薄板2a〜2dには、円錐台状をなした孔3が設けられ、この孔3は、互いに上下方向に繋がって、ビア(複数の孔3が繋がった状態)4が形成されると共に、複数のビア4が互いに隣接して形成されている。
また、セラミック薄板2a〜2dに設けられた円錐台状をなした孔3は、セラミック薄板2a〜2dの一面側に小さい孔径が位置すると共に、他面側に大きい孔径が位置した状態となっている。
そして、セラミック薄板2a〜2dは、例えば、上面側を基準として、孔3の小さい孔径と大きい孔径が交互になるように重ね合わされており、即ち、最上部に位置するセラミック薄板2aの孔3は、上面(外面)に小さい孔径が、2番目のセラミック薄板2bの孔3は、積層内に位置する上面に大きい孔径が、3番目のセラミック薄板2cの孔3は、積層内に位置する上面に小さい孔径が、更に、4番目のセラミック薄板2dの孔3は、積層内に位置する上面に大きい孔径が位置して重ね合わされている。
その結果、最上部と最下部に位置するセラミック薄板2a、2dの外面側には、孔3の小さい孔径が位置し、また、セラミック薄板2a、2b間とセラミック薄板2c、2d間の積層間には、孔3の大きい孔径同士が上下方向に繋がって位置し、更に、セラミック薄板2b、2c間の積層間には、孔3の小さい孔径同士が上下方向に繋がって位置した状態で、ビア4が形成されている。
配線パターン5は、セラミック基板1の上面(ラミック薄板2aの上面)と下面(セラミック薄板2dの下面)、それぞれの積層間に設けられると共に、導電材からなるランド部6が孔3の外周部に位置するセラミック基板の上面(ラミック薄板2aの上面)と下面(セラミック薄板2dの下面)に設けられている。
即ち、セラミック基板1の上面側では、配線パターン5がビア4間(小さい孔径が位置した間)に位置するランド部6間と、このランド部6間以外の箇所に設けられて、配線パターン5がランド部6に適宜に接続された状態となっている。
また、セラミック基板1の積層内では、配線パターン5が小さい孔径同士が繋がったビア4間(小さい孔径が位置した間)と、このビア4間以外の箇所(ここでは図示せず)に設けられている。
更に、セラミック基板1の下面側では、配線パターン5がビア4間(小さい孔径が位置した間)に位置するランド部6間と、このランド部6間以外の箇所(ここでは図示せず)に設けられて、配線パターン5がランド部6に適宜に接続された状態となっている。
そして、導体7は、銀ペースト等からなり、ビア4内に充填されて設けられ、この導体7によってセラミック基板1の上、下面に位置するランド部6が接続されて、上下位置にある配線パターン5が接続される。
このようなセラミック基板1は、ここでは図示しないが、上面側に種々の電子部品が搭載されて、所望の電気回路が形成されると共に、下面側がマザー基板の取付面となって、電子機器に接続されるようになっている。
また、図2は本発明のセラミック基板の第2実施例を示し、この第2実施例を説明すると、セラミック薄板2aと2b間、2bと2c間、及び2cと2d間の孔3の周囲には、配線パターン5に適宜に接続された導電材からなるランド部6が設けられており、これ等のランド部6は、導体7によって接続されている。
そして、セラミック薄板2aと2b間、2cと2d間の孔3の周囲に設けられたランド部6は、大きい孔径が位置するため、ランド部6の外形が大きく、また、セラミック薄板2bと2c間の孔3の周囲に設けられたランド部6は、小さい孔径が位置するため、ランド部6外形が小さくなっている。
従って、互いに隣接した設けられたビア4間の内、大きい孔径が位置するランド部6間では、配線パターン5の形成スペースが得られないが、小さい孔径が位置するランド部6間では、配線パターン5の形成スペースが確保できて、配線パターン5が形成されている。
その他の構成は、上記実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、上記実施例では、セラミック薄板が4枚のもので説明したが、2枚以上のセラミック薄板を用いたものでも良いこと勿論である。
このような構成を有するセラミック基板の製造方法は、図3に示すように、セラミック薄板2を形成するためのグリーンシート8が支持台9上に載置され、グリーンシート8上に配置したポンチ10を下方に移動して、グリーンシート8に孔3を設ける。
すると、図3に示すように、孔3は、ポンチ10の挿入面側の孔径が小さく、ポンチ10の突き抜け面側の孔径が大きくなって、円錐台状の孔3が形成された状態となる。
なお、ここでは図示していないが、グリーンシート8には、予め、配線パターン5やランド部6が印刷等によって形成された状態で、孔3の形成が行われるようになっている。
次に、ここでは図示しないが(図1,2参照)、セラミック薄板2aを形成するためのグリーンシート8は、孔3の小さい孔径を上部にし、また、セラミック薄板2bを形成するためのグリーンシート8は、裏返して、孔3の大きい孔径を上部のし、更に、セラミック薄板2cを形成するためのグリーンシート8は、孔3の小さい孔径を上部にし、更に又、セラミック薄板2dを形成するためのグリーンシート8は、裏返して、孔3の大きい孔径を上部にした状態で、複数のグリーンシート8を積層する。
この時、グリーンシート8の孔3は、大きい孔径同士が上下方向に繋がると共に、小さい孔径同士が上下方向に繋がって、ビア4が形成され、このビア4内に導体7が充填された後、焼成すると、本発明のセラミック基板1が製造されるようになっている。
本発明のセラミック基板の第1実施例に係る要部断面図である。 本発明のセラミック基板の第2実施例に係る要部断面図である。 本発明のセラミック基板の製造方法を示す説明図である。 従来のセラミック基板の要部断面図である。 従来のセラミック基板の製造方法を示す説明図である。
符号の説明
1 セラミック基板
2 セラミック薄板
3 孔
4 ビア
5 配線パターン
6 ランド部
7 導体
8 グリーンシート
9 支持台
10 ポンチ

Claims (5)

  1. 複数枚が積層されたセラミック薄板と、前記セラミック薄板に設けられた円錐台状をなした孔と、複数の前記孔が上下方向に繋がって設けられたビアと、このビア内に設けられた導体とを備え、複数の前記セラミック薄板は、前記孔の小さい孔径の面側同士を互いに重ね合わされて、積層内には、前記小さい孔径同士を繋いだ前記ビアが形成されたことを特徴とするセラミック基板。
  2. 前記小さい孔径同士が位置した積層には、配線パターンが設けられたことを特徴とする請求項1記載のセラミック基板。
  3. 最上部に位置する前記セラミック基板の外面には、前記小さい孔径が位置すると共に、最上部に位置する前記セラミック薄板の外面には、前記配線パターンが設けられたことを特徴とする請求項2記載のセラミック基板。
  4. 前記小さい孔径同士と大きい孔径同士が異なる積層に位置した複数の前記ビアが互いに隣接して設けられ、前記小さい孔径同士が位置した前記ビア間には、前記配線パターンが設けられたことを特徴とする請求項2、又は3記載のセラミック基板。
  5. 前記小さい孔径と前記大きい孔径の外周には、導電材からなるランド部が設けられ、このランド部には、前記導体が接続されると共に、前記小さい孔径同士が位置した前記ビア間の前記ランド部間には、前記配線パターンが設けられたことを特徴とする請求項4記載のセラミック基板。
JP2006028561A 2006-02-06 2006-02-06 セラミック基板 Withdrawn JP2007208193A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006028561A JP2007208193A (ja) 2006-02-06 2006-02-06 セラミック基板
CN 200710006710 CN101018449A (zh) 2006-02-06 2007-02-02 陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028561A JP2007208193A (ja) 2006-02-06 2006-02-06 セラミック基板

Publications (1)

Publication Number Publication Date
JP2007208193A true JP2007208193A (ja) 2007-08-16

Family

ID=38487362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028561A Withdrawn JP2007208193A (ja) 2006-02-06 2006-02-06 セラミック基板

Country Status (2)

Country Link
JP (1) JP2007208193A (ja)
CN (1) CN101018449A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154720B1 (ko) * 2010-12-24 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012087060A3 (en) * 2010-12-24 2012-11-01 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JPWO2021095401A1 (ja) * 2019-11-14 2021-05-20

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542264B (zh) 2010-12-24 2016-07-11 Lg伊諾特股份有限公司 印刷電路板及其製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154720B1 (ko) * 2010-12-24 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012087060A3 (en) * 2010-12-24 2012-11-01 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
CN103416109A (zh) * 2010-12-24 2013-11-27 Lg伊诺特有限公司 印刷电路板及其制造方法
US9497853B2 (en) 2010-12-24 2016-11-15 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
JPWO2021095401A1 (ja) * 2019-11-14 2021-05-20
JP7243856B2 (ja) 2019-11-14 2023-03-22 株式会社村田製作所 回路基板及び回路基板の製造方法

Also Published As

Publication number Publication date
CN101018449A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
JP5510554B2 (ja) 積層型インダクタ素子およびその製造方法
JP2007208193A (ja) セラミック基板
CN104685978A (zh) 多层配线板及多层配线板的制造方法
JP2003304072A (ja) 多層配線基板及びその製造方法
JP2008186919A (ja) 積層セラミック配線板
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP2007266350A (ja) 積層電子部品の製造方法
JP4131694B2 (ja) 積層セラミックス基板及びその製造方法
JP2008103448A (ja) 積層電子部品とその製造方法
JP7130875B2 (ja) スタック部品の製造方法
JP4049073B2 (ja) スクリーン印刷用チャック板
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
JP2008294206A (ja) 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法
JP6500987B2 (ja) 積層配線基板およびこれを備えるプローブカード
JP2004247690A (ja) 多層配線板及び多層積層板
JP2009111239A (ja) 積層セラミック基板および積層セラミック基板の製造方法
JP6146584B2 (ja) 積層型電子部品およびその製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2010171202A (ja) 積層型電子部品
JP2009231649A (ja) 配線基板およびその製造方法
TW200522823A (en) Multilayered printed wiring board and multilayered printed wiring board manufacturing method
KR101018102B1 (ko) 다층 ltcc 기판 및 그 제조방법
JP5942581B2 (ja) 多層基板の製造方法
JP5691784B2 (ja) 多層セラミック基板の製造方法
JP2006024717A (ja) 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080815

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091201