JP5942581B2 - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP5942581B2
JP5942581B2 JP2012111337A JP2012111337A JP5942581B2 JP 5942581 B2 JP5942581 B2 JP 5942581B2 JP 2012111337 A JP2012111337 A JP 2012111337A JP 2012111337 A JP2012111337 A JP 2012111337A JP 5942581 B2 JP5942581 B2 JP 5942581B2
Authority
JP
Japan
Prior art keywords
pad
conductive paste
hole
green sheets
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012111337A
Other languages
English (en)
Other versions
JP2013239559A (ja
Inventor
拓也 三木
拓也 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012111337A priority Critical patent/JP5942581B2/ja
Publication of JP2013239559A publication Critical patent/JP2013239559A/ja
Application granted granted Critical
Publication of JP5942581B2 publication Critical patent/JP5942581B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数枚のセラミック基板が積層されて構成され、表面に表面パッドを備えると共に側面に側面パッドを備えてなる多層基板の製造方法に関するものである。
従来より、複数枚のセラミック基板が積層されて構成され、表面に表面パッドを備えると共に側面に側面パッドを備えてなる多層基板が提案されており、例えば、以下のように製造される(例えば、特許文献1参照)。
まず、セラミック基板を構成する複数枚のグリーンシートを用意し、複数枚のグリーンシートの1枚の各個片領域に表面パッドを構成する導電性ペーストを配置する。なお、個片領域とは、ブレイク線にて囲まれる領域のことである。
その後、この導電性ペーストを配置したグリーンシートが最表面となるように、複数枚のグリーンシートを積層して積層体を構成する。続いて、積層体を焼結して各グリーンシートからセラミック基板を構成すると共に導電性ペーストから表面パッドを構成する。そして、この焼結したものをブレイク線に沿って各個片領域に分割する。その後、切り出した側面に対して、それぞれ印刷工法等を行うことにより側面パッドを形成する。これにより、表面パッドおよび側面パッドを有する多層基板が製造される。
特開平10−242386号公報
しかしながら、上記製造方法で側面パッドを形成する場合、各個片領域に分割した後にそれぞれ印刷工法等を行わなければならないという問題がある。このため、製造工程が増加してしまい、ひいてはコストが高くなる。
本発明は上記点に鑑みて、製造工程を簡略化することができる多層基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、複数枚のグリーンシート(110〜140)を用意する工程と、複数枚のグリーンシートを積層して積層体(90)を構成する積層工程と、積層体を焼結して一体化する工程と、一体化したものを交差する第1、第2ブレイク線(81、82)に沿って分割する工程と、を含み、以下の点を特徴としている。
すなわち、複数枚のグリーンシートを用意する工程の後、第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、複数枚のグリーンシートのうち1枚のグリーンシート(120)における個片領域それぞれに、表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、複数枚のグリーンシートのうち表面パッド構成用導電性ペーストを配置したグリーンシート上に積層されるグリーンシート(130、140)における個片領域それぞれに、積層されたときに表面パッド構成用導電性ペーストを露出させ、かつ第1ブレイク線が通る貫通孔(131、141)を形成する工程と、貫通孔を形成したグリーンシートのうち少なくとも1枚のグリーンシート(140)における個片領域それぞれにおいて、貫通孔を構成する壁面に側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、を行う。そして、一体化する工程では、複数枚のグリーンシートからセラミック基板を構成し、かつ表面パッド構成用導電性ペーストから表面パッドを構成すると共に側面パッド構成用導電性ペーストから側面パッドを構成することを特徴としている。
また、請求項に記載の発明では、複数枚のグリーンシートを用意する工程の後、第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、複数枚のグリーンシートのうち1枚のグリーンシート(120)における個片領域それぞれに、表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、複数枚のグリーンシートのうち表面パッド構成用導電性ペーストを配置したグリーンシート上に積層される少なくとも1枚のグリーンシート(140)における個片領域それぞれに、第1貫通孔(143)を形成し、第1貫通孔に側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、複数枚のグリーンシートのうち表面パッド構成用導電性ペーストを配置したグリーンシート上に積層されるグリーンシート(130、140)における個片領域それぞれに、表面パッド構成用導電性ペーストを露出させ、かつ第1ブレイク線が通る第2貫通孔(131、141)を形成し、さらに側面パッド構成用導電性ペーストを配置したグリーンシートに対しては第2貫通孔(141)によって側面パッド構成用導電性ペーストを露出させる工程と、を行う。そして、一体化する工程では、複数枚のグリーンシートからセラミック基板を構成し、かつ表面パッド構成用導電性ペーストから表面パッドを構成すると共に側面パッド構成用導電性ペーストから側面パッドを構成することを特徴としている。
これら請求項1およびに記載の発明によれば、第1、第2ブレイク線に沿って分割した際、表面パッドおよび側面パッドを備える複数の多層基板を同時に製造することができる。このため、分割した後に個々に側面パッドを形成する必要がない。したがって、従来の製造方法と比較して、製造工程を簡略化することができ、ひいてはコストを削減することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における多層基板の断面図である。 図1に示す多層基板の平面図である。 図1に示す第1セラミック基板を構成する第1グリーンシートに対して行う製造工程を示す断面図である。 図1に示す第2セラミック基板を構成する第2グリーンシートに対して行う製造工程を示す断面図である。 図1に示す第3セラミック基板を構成する第3グリーンシートに対して行う製造工程を示す断面図である。 図1に示す第4セラミック基板を構成する第4グリーンシートに対して行う製造工程を示す断面図である。 図1に示す多層基板の製造工程を示す断面図である。 図1に示す多層基板の適用事例を示す断面図である。 本発明の第2実施形態における第4グリーンシートに対して行う製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。本実施形態の多層基板1は、図1および図2に示されるように、第1〜第4セラミック基板10〜40が順に積層されて構成されたクリアランス50を有する断面L字状とされ、クリアランス50を構成する壁面に表面パッド60および側面パッド70が備えられた構成とされている。
なお、本実施形態におけるクリアランス50とは、断面矩形状からL字を構成するために除去された空間のことである。また、図1は、図2中のI−I線に沿った断面図である。
第1〜第4セラミック基板10〜40はそれぞれ平面矩形状とされている。そして、第1〜第4セラミック基板10〜40において、第1、第2セラミック基板10、20の長辺方向に沿って延びる辺(図2中紙面左右方向に延びる1辺)を第1辺とし、第1、第2セラミック基板10、20の短辺方向に沿って延びる辺(図2中紙面上下方向に延びる1辺)を第2辺としたとき、第3、第4セラミック基板30、40は、第1辺の長さが第1、第2セラミック基板10、20より短くされており、第2辺の長さが第1、第2セラミック基板10、20と同じとされている。
そして、第1〜第4セラミック基板10〜40は、積層方向から視たとき、それぞれの第2辺のうちの1つ(図2中では紙面左側の第2辺)が一致するように積層されている。つまり、第2セラミック基板20上には、第3、第4セラミック基板30、40の第1辺が第1、第2セラミック基板10、20の第1辺の長さより短くされることによってクリアランス50が形成されている。
第2セラミック基板20のうちクリアランス50に露出する表面には表面パッド60が備えられており、第4セラミック基板40のうちクリアランス50に露出する側面には側面パッド70が備えられている。本実施形態では、この側面パッド70は、第4セラミック基板40のうちクリアランス50を構成する壁面に形成された凹部41に備えられている。
なお、本実施形態では、第2セラミック基板20のうちクリアランス50に露出する表面が本発明の表面に相当し、第4セラミック基板40のうちクリアランス50に露出する側面が本発明の側面に相当している。
第1セラミック基板10には、第2セラミック基板20と対向する一面に所定形状にパターニングされた配線パターン11が形成されている。第2セラミック基板20には、2つのスルーホール21、22が形成され、各スルーホール21、22に導体部材23、24が配置されている。導体部材23は表面パッド60および配線パターン11と電気的に接続されており、導体部材24は配線パターン11と電気的に接続されている。
第3セラミック基板30には、第4セラミック基板40と対向する一面に所定形状にパターニングされた配線パターン31が形成されていると共にスルーホール32が形成され、スルーホール32に導体部材33が配置されている。導体部材33は、導体部材24および配線パターン31と電気的に接続されており、配線パターン31は側面パッド70と電気的に接続されている。
すなわち、本実施形態の表面パッド60は、導体部材23、配線パターン11、導体部材24、導体部材33、配線パターン31を介して側面パッド70と電気的に接続されている。
以上が本実施形態における多層基板1の構成である。次に、上記多層基板1の製造方法について図3〜図7を参照しつつ説明する。まず、図3〜図6を参照しつつ、多層基板1を構成するグリーンシートに対して行う製造工程について説明する。
なお、以下で説明する図3〜図6に示す工程はどの順序で行ってもよい。また、図3〜図6中、紙面左側の図は平面図、紙面右側の図は断面図であり、紙面右側の断面図は紙面左側の平面図中に示すA−A〜H−H線に沿った断面図である。
まず、図3(a)に示されるように、第1セラミック基板10を構成する第1グリーンシート110を用意する。
そして、図3(b)に示されるように、第1グリーンシート110上に、各個片領域の配線パターン形成領域に対応する領域が開口された図示しないマスクを配置し、スクリーン印刷等により配線パターン形成領域に導電性ペースト111を配置する。なお、個片領域とは、交差する第1、第2ブレイク線81、82にて囲まれる領域のことであり、本実施形態では第1、第2ブレイク線81、82が直交しているため平面矩形状となる。
また、図4(a)に示されるように、第2セラミック基板20を構成する第2グリーンシート120を用意し、各個片領域にスルーホール21、22を形成する。なお、スルーホール21は、表面パッド形成領域内に形成される。
その後、図4(b)に示されるように、第2グリーンシート120上に、各個片領域のスルーホール21、22に対応する領域および表面パッド形成領域に対応する領域が開口された図示しないマスクを配置する。そして、スクリーン印刷等により、スルーホール21、22内に導電性ペースト121、122を充填する共に、表面パッド形成領域に導電性ペースト123を配置する。なお、導電性ペースト123は、導電性ペースト121(スルーホール21)上に配置される。
さらに、図5(a)に示されるように、第3セラミック基板30を構成する第3グリーンシート130を用意する。そして、各個片領域に、スルーホール32と、第2グリーンシート120上に積層されたとき、導電性ペースト123を露出させ、かつ第1ブレイク線81が通る貫通孔131を形成する。
本実施形態では、貫通孔131は、第1ブレイク線81に沿って隣接する個片領域に跨がって形成されており、平面矩形状とされている。また、スルーホール32は、スルーホール22と対応する箇所に形成される。
そして、図5(b)に示されるように、第3グリーンシート130上に、各個片領域のスルーホール32に対応する領域および配線パターン形成領域に対応する領域が開口された図示しないマスクを配置する。続いて、スクリーン印刷等により、スルーホール32内に導電性ペースト132を充填すると共に、配線パターン形成領域に導電性ペースト133を配置する。なお、導電性ペースト133は、導電性ペースト132(スルーホール32)上にも配置される。
また、図6(a)に示されるように、第4セラミック基板40を構成する第4グリーンシート140を用意する。そして、各個片領域に、導電性ペースト123を露出させ、かつ第1ブレイク線81を通る貫通孔141を形成する。この貫通孔141は、第3グリーンシート130に形成された貫通孔131と対応する形状とされている。
なお、本実施形態では、この貫通孔141は、側面パッド70が配置される領域に凹部41が形成された形状とされている。具体的には、凹部41は、貫通孔141を構成する壁面のうち個片領域内に位置する壁面に形成されている。すなわち、貫通孔141を構成する壁面のうち、分割された際にクリアランス50を構成する壁面に形成されている。
その後、図6(b)に示されるように、第4グリーンシート140上に、凹部41に対応する領域が開口された図示しないマスクを配置し、スクリーン印刷等により、凹部41に導電性ペースト142を配置する。
なお、スルーホール21、22、32および貫通孔131、141は、例えば、金型によるプレスやパンチング等によって形成される。また、本実施形態では、第3、第4グリーンシート130、140が本発明の表面パッド構成用導電性ペーストが配置されたグリーンシート上に積層されるグリーンシートに相当する。そして、導電性ペースト123が本発明の表面パッド構成用導電性ペーストに相当し、導電性ペースト142が本発明の側面パッド構成用導電性ペーストに相当する。
続いて、図7(a)に示されるように、第1、第2ブレイク線81、82が一致するように第1〜第4グリーンシート110〜140を積層して積層体90を構成する。具体的には、第1グリーンシート110に形成された導電性ペースト111が第2グリーンシート120に充填された導電性ペースト121、122と接触するように、第1グリーンシート110上に第2グリーンシート120を積層する。また、第2グリーンシート120に充填された導電性ペースト122が第3グリーンシート130に充填された導電性ペースト132と接触すると共に、貫通孔131から導電性ペースト123が露出するように、第2グリーンシート120上に第3グリーンシート130を積層する。そして、第3グリーンシート130に配置された導電性ペースト133が第4グリーンシート140に配置された導電性ペースト142と接触すると共に、貫通孔131が貫通孔141と連通するように、第3グリーンシート130上に第4グリーンシート140を積層する。
その後、図7(b)に示されるように、この積層体90を焼結して一体化する。このとき、各個片領域において、導電性ペースト111、133から配線パターン11、31が構成され、導電性ペースト123、142から表面パッド60、側面パッド70が構成され、導電性ペースト121、122、132から導体部材23、24、33が構成される。
続いて、図7(c)に示されるように、積層体90を一体化したものを第1、第2ブレイク線81、82に沿って分割する。これにより、貫通孔131、142にてクリアランス50が構成され、クリアランス50を構成する壁面に表面パッド60および側面パッド70が備えられた複数の多層基板1が製造される。
次に、上記多層基板1の1つの適用例について説明する。本実施形態の多層基板1は、例えば、所定スペース内にセンサチップのワイヤボンディングされる面と回路チップのワイヤボンディングされる面とを直交させて配置しなければならない場合に、センサチップと回路チップとの間に配置されてワイヤボンディングする方向を調整するのに用いられると好適である。すなわち、センサチップのワイヤボンディングされる面と回路チップのワイヤボンディングされる面とを直交させて配置する場合には、センサチップおよび回路チップに直接ワイヤボンディングを行って電気的な接続を図ろうとすると、ワイヤボンディングする方向を変更しなければならなくなり、工程が複雑になる。
このため、図8に示されるように、センサチップ150のワイヤボンディングされる面と表面パッド60とが平行となり、かつ回路チップ160のワイヤボンディングされる面と側面パッド70とが平行となるようにセンサチップ150、回路チップ160、多層基板1を配置する。これにより、センサチップ150および多層基板1(表面パッド60)に同じ方向からワイヤボンディングを行うことができる。また、回路チップ160および多層基板1(側面パッド70)に同じ方向からワイヤボンディングを行うことができる。したがって、工程が複雑になることを抑制しつつ、センサチップ150と回路チップ160とをボンディングワイヤ171、172を介して電気的に接続することができる。
以上説明したように、本実施形態では、積層体90を一体化した後に第1、第2ブレイク線81、82に沿って各個片領域に分割することにより、表面パッド60および側面パッド70を備える複数の多層基板1を同時に製造することができる。このため、分割した後に個々に側面パッド70を形成する必要がない。したがって、従来の製造方法と比較して、製造工程を簡略化することができ、ひいてはコストを削減することができる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、第4グリーンシート140に対する製造工程を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図9(a)に示されるように、第4グリーンシート140を用意し、各個片領域に貫通孔143を形成する。
次に、図9(b)に示されるように、第4グリーンシート140上に、貫通孔143に対応する領域が開口された図示しないマスクを配置し、スクリーン印刷等により、貫通孔143内に導電性ペースト142を配置する。
その後、図9(c)に示されるように、貫通孔143と連通する貫通孔141を形成し、導電性ペースト142が貫通孔141内に露出するようにする。すなわち、本実施形態では、貫通孔143によって凹部41が構成される。
その後は、上記第1実施形態と同様の工程を行うことにより、図1に示す多層基板1が製造される。
以上説明したように、本実施形態では、貫通孔143を形成してこの貫通孔143に導電性ペースト142を配置している。このため、上記第1実施形態と比較して、導電性ペースト142を配置(充填)し易くすることができる。
(他の実施形態)
上記第1実施形態では、貫通孔141に凹部41を備え、凹部41に導電性ペースト142を配置するようにしたが、凹部41は形成されていなくてもよい。すなわち、貫通孔141を構成する壁面に直接導電性ペースト142を配置するようにしてもよい。
また、上記各実施形態では、第1ブレイク線81に沿って隣接する個片領域を跨ぐように貫通孔131、141を形成する例について説明したが、貫通孔131、141は隣接する個片領域に跨いで形成されていなくてもよい。すなわち、貫通孔131、141は各個片領域に形成されて隣接する貫通孔131、141が分離されていてもよい。
さらに、上記各実施形態では、第1〜第4セラミック基板10〜40が積層されてなる多層基板1について説明したが、積層されるセラミック基板は何枚であってもよい。
また、上記各実施形態では、第4セラミック基板40のみに側面パッド70が形成される例について説明したが、例えば、第3、第4セラミック基板30、40に渡って側面パッド70が形成されていてもよい。
1 多層基板
10〜40 第1〜第4セラミック基板
50 クリアランス
60 表面パッド
70 側面パッド
81、82 第1、第2ブレイク線
90 積層体
110〜140 第1〜第4グリーンシート
133 導電性ペースト(表面パッド構成用導電性ペースト)
142 導電性ペースト(側面パッド構成用導電性ペースト)

Claims (5)

  1. 複数枚のセラミック基板(10〜40)が積層されて構成され、表面と側面とを有し、前記表面に備えられた表面パッド(60)および前記側面に備えられた側面パッド(70)を有する多層基板の製造方法において、
    複数枚のグリーンシート(110〜140)を用意する工程と、
    前記複数枚のグリーンシートを積層して積層体(90)を構成する積層工程と、
    前記積層体を焼結して一体化する工程と、
    前記一体化したものを交差する第1、第2ブレイク線(81、82)に沿って分割する工程と、を含み、
    前記複数枚のグリーンシートを用意する工程の後、
    前記第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、前記複数枚のグリーンシートのうち1枚の前記グリーンシート(120)における前記個片領域それぞれに、前記表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、
    前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される前記グリーンシート(130、140)における前記個片領域それぞれに、積層されたときに前記表面パッド構成用導電性ペーストを露出させ、かつ前記第1ブレイク線が通る貫通孔(131、141)を形成する工程と、
    前記貫通孔を形成したグリーンシートのうち少なくとも1枚の前記グリーンシート(140)における前記個片領域それぞれにおいて、前記貫通孔を構成する壁面に前記側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、を行い、
    前記一体化する工程では、前記複数枚のグリーンシートから前記セラミック基板を構成し、かつ前記表面パッド構成用導電性ペーストから前記表面パッドを構成すると共に前記側面パッド構成用導電性ペーストから前記側面パッドを構成することを特徴とする多層基板の製造方法。
  2. 前記貫通孔を形成する工程では、前記側面パッド構成用導電性ペーストが配置される前記グリーンシートに対して、前記貫通孔を構成する壁面のうち前記側面パッド構成用導電性ペーストが配置される領域に凹部(41)を備えた前記貫通孔を形成し、
    前記側面パッド構成用導電性ペーストを配置する工程では、前記凹部に前記側面パッド構成用導電性ペーストを配置することを特徴とする請求項1に記載の多層基板の製造方法。
  3. 前記第1ブレイク線が通る前記貫通孔を形成する工程では、前記第1ブレイク線に沿って隣接する前記個片領域を跨ぐ前記貫通孔を形成することを特徴とする請求項1または2に記載の多層基板の製造方法。
  4. 複数枚のセラミック基板(10〜40)が積層されて構成され、表面と側面とを有し、前記表面に備えられた表面パッド(60)および前記側面に備えられた側面パッド(70)を有する多層基板の製造方法において、
    複数枚のグリーンシート(110〜140)を用意する工程と、
    前記複数枚のグリーンシートを積層して積層体(90)を構成する積層工程と、
    前記積層体を焼結して一体化する工程と、
    前記一体化したものを交差する第1、第2ブレイク線(81、82)に沿って分割する工程と、を含み、
    前記複数枚のグリーンシートを用意する工程の後、
    前記第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、前記複数枚のグリーンシートのうち1枚の前記グリーンシート(120)における前記個片領域それぞれに、前記表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、
    前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される少なくとも1枚の前記グリーンシート(140)における前記個片領域それぞれに、第1貫通孔(143)を形成し、前記第1貫通孔に前記側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、
    前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される前記グリーンシート(130、140)における前記個片領域それぞれに、前記表面パッド構成用導電性ペーストを露出させ、かつ前記第1ブレイク線が通る第2貫通孔(131、141)を形成し、さらに前記側面パッド構成用導電性ペーストを配置した前記グリーンシートに対しては前記第2貫通孔(141)によって前記側面パッド構成用導電性ペーストを露出させる工程と、を行い、
    前記一体化する工程では、前記複数枚のグリーンシートから前記セラミック基板を構成し、かつ前記表面パッド構成用導電性ペーストから前記表面パッドを構成すると共に前記側面パッド構成用導電性ペーストから前記側面パッドを構成することを特徴とする多層基板の製造方法。
  5. 前記第1ブレイク線が通る前記第2貫通孔を形成する工程では、前記第1ブレイク線に沿って隣接する前記個片領域を跨ぐ前記第2貫通孔を形成することを特徴とする請求項4に記載の多層基板の製造方法
JP2012111337A 2012-05-15 2012-05-15 多層基板の製造方法 Expired - Fee Related JP5942581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012111337A JP5942581B2 (ja) 2012-05-15 2012-05-15 多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012111337A JP5942581B2 (ja) 2012-05-15 2012-05-15 多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013239559A JP2013239559A (ja) 2013-11-28
JP5942581B2 true JP5942581B2 (ja) 2016-06-29

Family

ID=49764350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012111337A Expired - Fee Related JP5942581B2 (ja) 2012-05-15 2012-05-15 多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP5942581B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976049B2 (ja) * 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
JP3223708B2 (ja) * 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
JP2005285865A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 多数個取り配線基板
JP2005302760A (ja) * 2004-04-06 2005-10-27 Murata Mfg Co Ltd 電子部品搭載基板およびその製造方法
JP4388410B2 (ja) * 2004-04-27 2009-12-24 京セラ株式会社 多数個取り配線基板
JP2006005035A (ja) * 2004-06-16 2006-01-05 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ
JP4703342B2 (ja) * 2005-09-28 2011-06-15 コーア株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2013239559A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
KR101084252B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN1914699B (zh) 电子元件的制造方法、母板和电子元件
CN106158814B (zh) 具有包埋无源组件的电路板和其制造方法
KR20150014390A (ko) 적층 코일
KR101883046B1 (ko) 코일 전자 부품
US20140144675A1 (en) Multi-layer printed circuit board and method for manufacturing same
JP2012253332A (ja) チップ型コイル部品
WO2013137338A1 (ja) 基板内蔵用チップ抵抗器およびその製造方法
KR102545033B1 (ko) 코일 전자 부품
JP6562076B2 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP4623305B2 (ja) 積層電子部品の製造方法
JP5831633B2 (ja) 積層型素子およびその製造方法
JP5942581B2 (ja) 多層基板の製造方法
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP4131694B2 (ja) 積層セラミックス基板及びその製造方法
JP2019161579A (ja) プリント配線板
JP2007208193A (ja) セラミック基板
JP5966146B2 (ja) 積層電子部品およびその製造方法
JP6121860B2 (ja) 配線基板および電子装置
JP2012204475A (ja) 積層電子部品
JP2011138833A (ja) 多層セラミック基板およびその製造方法
JP5527048B2 (ja) セラミック多層基板
JP5516608B2 (ja) セラミック積層基板の製造方法
CN104144566B (zh) 多层基板及其制造方法
JP2010171202A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160509

R151 Written notification of patent or utility model registration

Ref document number: 5942581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees