JP5942581B2 - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP5942581B2 JP5942581B2 JP2012111337A JP2012111337A JP5942581B2 JP 5942581 B2 JP5942581 B2 JP 5942581B2 JP 2012111337 A JP2012111337 A JP 2012111337A JP 2012111337 A JP2012111337 A JP 2012111337A JP 5942581 B2 JP5942581 B2 JP 5942581B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- conductive paste
- hole
- green sheets
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明の第1実施形態について図面を参照しつつ説明する。本実施形態の多層基板1は、図1および図2に示されるように、第1〜第4セラミック基板10〜40が順に積層されて構成されたクリアランス50を有する断面L字状とされ、クリアランス50を構成する壁面に表面パッド60および側面パッド70が備えられた構成とされている。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、第4グリーンシート140に対する製造工程を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
上記第1実施形態では、貫通孔141に凹部41を備え、凹部41に導電性ペースト142を配置するようにしたが、凹部41は形成されていなくてもよい。すなわち、貫通孔141を構成する壁面に直接導電性ペースト142を配置するようにしてもよい。
10〜40 第1〜第4セラミック基板
50 クリアランス
60 表面パッド
70 側面パッド
81、82 第1、第2ブレイク線
90 積層体
110〜140 第1〜第4グリーンシート
133 導電性ペースト(表面パッド構成用導電性ペースト)
142 導電性ペースト(側面パッド構成用導電性ペースト)
Claims (5)
- 複数枚のセラミック基板(10〜40)が積層されて構成され、表面と側面とを有し、前記表面に備えられた表面パッド(60)および前記側面に備えられた側面パッド(70)を有する多層基板の製造方法において、
複数枚のグリーンシート(110〜140)を用意する工程と、
前記複数枚のグリーンシートを積層して積層体(90)を構成する積層工程と、
前記積層体を焼結して一体化する工程と、
前記一体化したものを交差する第1、第2ブレイク線(81、82)に沿って分割する工程と、を含み、
前記複数枚のグリーンシートを用意する工程の後、
前記第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、前記複数枚のグリーンシートのうち1枚の前記グリーンシート(120)における前記個片領域それぞれに、前記表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、
前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される前記グリーンシート(130、140)における前記個片領域それぞれに、積層されたときに前記表面パッド構成用導電性ペーストを露出させ、かつ前記第1ブレイク線が通る貫通孔(131、141)を形成する工程と、
前記貫通孔を形成したグリーンシートのうち少なくとも1枚の前記グリーンシート(140)における前記個片領域それぞれにおいて、前記貫通孔を構成する壁面に前記側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、を行い、
前記一体化する工程では、前記複数枚のグリーンシートから前記セラミック基板を構成し、かつ前記表面パッド構成用導電性ペーストから前記表面パッドを構成すると共に前記側面パッド構成用導電性ペーストから前記側面パッドを構成することを特徴とする多層基板の製造方法。 - 前記貫通孔を形成する工程では、前記側面パッド構成用導電性ペーストが配置される前記グリーンシートに対して、前記貫通孔を構成する壁面のうち前記側面パッド構成用導電性ペーストが配置される領域に凹部(41)を備えた前記貫通孔を形成し、
前記側面パッド構成用導電性ペーストを配置する工程では、前記凹部に前記側面パッド構成用導電性ペーストを配置することを特徴とする請求項1に記載の多層基板の製造方法。 - 前記第1ブレイク線が通る前記貫通孔を形成する工程では、前記第1ブレイク線に沿って隣接する前記個片領域を跨ぐ前記貫通孔を形成することを特徴とする請求項1または2に記載の多層基板の製造方法。
- 複数枚のセラミック基板(10〜40)が積層されて構成され、表面と側面とを有し、前記表面に備えられた表面パッド(60)および前記側面に備えられた側面パッド(70)を有する多層基板の製造方法において、
複数枚のグリーンシート(110〜140)を用意する工程と、
前記複数枚のグリーンシートを積層して積層体(90)を構成する積層工程と、
前記積層体を焼結して一体化する工程と、
前記一体化したものを交差する第1、第2ブレイク線(81、82)に沿って分割する工程と、を含み、
前記複数枚のグリーンシートを用意する工程の後、
前記第1、第2ブレイク線にて囲まれる領域を個片領域としたとき、前記複数枚のグリーンシートのうち1枚の前記グリーンシート(120)における前記個片領域それぞれに、前記表面パッドを構成する表面パッド構成用導電性ペースト(123)を配置する工程と、
前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される少なくとも1枚の前記グリーンシート(140)における前記個片領域それぞれに、第1貫通孔(143)を形成し、前記第1貫通孔に前記側面パッドを構成する側面パッド構成用導電性ペースト(142)を配置する工程と、
前記複数枚のグリーンシートのうち前記表面パッド構成用導電性ペーストを配置した前記グリーンシート上に積層される前記グリーンシート(130、140)における前記個片領域それぞれに、前記表面パッド構成用導電性ペーストを露出させ、かつ前記第1ブレイク線が通る第2貫通孔(131、141)を形成し、さらに前記側面パッド構成用導電性ペーストを配置した前記グリーンシートに対しては前記第2貫通孔(141)によって前記側面パッド構成用導電性ペーストを露出させる工程と、を行い、
前記一体化する工程では、前記複数枚のグリーンシートから前記セラミック基板を構成し、かつ前記表面パッド構成用導電性ペーストから前記表面パッドを構成すると共に前記側面パッド構成用導電性ペーストから前記側面パッドを構成することを特徴とする多層基板の製造方法。 - 前記第1ブレイク線が通る前記第2貫通孔を形成する工程では、前記第1ブレイク線に沿って隣接する前記個片領域を跨ぐ前記第2貫通孔を形成することを特徴とする請求項4に記載の多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111337A JP5942581B2 (ja) | 2012-05-15 | 2012-05-15 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111337A JP5942581B2 (ja) | 2012-05-15 | 2012-05-15 | 多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013239559A JP2013239559A (ja) | 2013-11-28 |
JP5942581B2 true JP5942581B2 (ja) | 2016-06-29 |
Family
ID=49764350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012111337A Expired - Fee Related JP5942581B2 (ja) | 2012-05-15 | 2012-05-15 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5942581B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2976049B2 (ja) * | 1992-07-27 | 1999-11-10 | 株式会社村田製作所 | 積層電子部品 |
JP3223708B2 (ja) * | 1994-07-21 | 2001-10-29 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP2005285865A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 多数個取り配線基板 |
JP2005302760A (ja) * | 2004-04-06 | 2005-10-27 | Murata Mfg Co Ltd | 電子部品搭載基板およびその製造方法 |
JP4388410B2 (ja) * | 2004-04-27 | 2009-12-24 | 京セラ株式会社 | 多数個取り配線基板 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
JP4703342B2 (ja) * | 2005-09-28 | 2011-06-15 | コーア株式会社 | 配線基板の製造方法 |
-
2012
- 2012-05-15 JP JP2012111337A patent/JP5942581B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013239559A (ja) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101084252B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
CN1914699B (zh) | 电子元件的制造方法、母板和电子元件 | |
CN106158814B (zh) | 具有包埋无源组件的电路板和其制造方法 | |
KR20150014390A (ko) | 적층 코일 | |
KR101883046B1 (ko) | 코일 전자 부품 | |
US20140144675A1 (en) | Multi-layer printed circuit board and method for manufacturing same | |
JP2012253332A (ja) | チップ型コイル部品 | |
WO2013137338A1 (ja) | 基板内蔵用チップ抵抗器およびその製造方法 | |
KR102545033B1 (ko) | 코일 전자 부품 | |
JP6562076B2 (ja) | 樹脂基板、部品搭載樹脂基板およびその製造方法 | |
JP4623305B2 (ja) | 積層電子部品の製造方法 | |
JP5831633B2 (ja) | 積層型素子およびその製造方法 | |
JP5942581B2 (ja) | 多層基板の製造方法 | |
JP2010073961A (ja) | 積層型電子部品及びその製造方法 | |
JP4131694B2 (ja) | 積層セラミックス基板及びその製造方法 | |
JP2019161579A (ja) | プリント配線板 | |
JP2007208193A (ja) | セラミック基板 | |
JP5966146B2 (ja) | 積層電子部品およびその製造方法 | |
JP6121860B2 (ja) | 配線基板および電子装置 | |
JP2012204475A (ja) | 積層電子部品 | |
JP2011138833A (ja) | 多層セラミック基板およびその製造方法 | |
JP5527048B2 (ja) | セラミック多層基板 | |
JP5516608B2 (ja) | セラミック積層基板の製造方法 | |
CN104144566B (zh) | 多层基板及其制造方法 | |
JP2010171202A (ja) | 積層型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160509 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5942581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |