CN103416109A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN103416109A
CN103416109A CN201180068547XA CN201180068547A CN103416109A CN 103416109 A CN103416109 A CN 103416109A CN 201180068547X A CN201180068547X A CN 201180068547XA CN 201180068547 A CN201180068547 A CN 201180068547A CN 103416109 A CN103416109 A CN 103416109A
Authority
CN
China
Prior art keywords
insulating barrier
circuit layer
layer
hole line
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180068547XA
Other languages
English (en)
Other versions
CN103416109B (zh
Inventor
李尚铭
尹星云
李赫洙
李诚远
全起道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134481A external-priority patent/KR101154720B1/ko
Priority claimed from KR1020100134484A external-priority patent/KR101262513B1/ko
Priority claimed from KR1020100134487A external-priority patent/KR101154700B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103416109A publication Critical patent/CN103416109A/zh
Application granted granted Critical
Publication of CN103416109B publication Critical patent/CN103416109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种印刷电路板及其制造方法。所述印刷电路板包括：芯部绝缘层，至少一个穿过所述芯部绝缘层形成的通孔线，埋入所述芯部绝缘层中的内部电路层，以及位于所述芯部绝缘层的顶面或底面上的外部电路层，其中，所述通孔线包括具有第一宽度的中心部和具有第二宽度的接触部，该接触部与芯部绝缘层的表面相接触，并且所述第一宽度大于所述第二宽度。所述内部电路层和通孔线同时形成，从而减少了工序步骤。因为提供了奇数个电路层，所以该印刷电路板具有轻薄结构。

Description

印刷电路板及其制造方法
技术领域
印刷电路板是利用诸如铜等导电材料在绝缘衬底上印刷电路线图案而形成的。所述印刷电路板是指还未在其上安装电子部件的板子。也就是说，所述印刷电路板是指这样一种电路板，其中，在平板上限定了安装位置以安装各种类型的电子器件，并且在该平板上固定印刷了电路图案以使所述电子器件相互连接。
背景技术
所述印刷电路板（PCB）可以分成单层PCB和多层PCB，例如积层板。
积层板（即多层PCB）是一层接一层地制造出的，并对多层PCB的质量进行评估以提高多层PCB的产率。此外，使互联线精确连接以制造出高密度和小尺寸的PCB。根据积层工序，通过层中形成的通孔在层间形成互联线以使各层相互连接。取代机械钻孔，采用激光工艺来形成微尺寸的通孔。
图1是截面图，示出了根据现有技术的多层PCB。
参照图1，根据现有技术的多层PCB10包括芯部绝缘层1、形成在芯部绝缘层1的上和下的内部电路图案层3和4、将内部电路图案层3和4掩埋的上部和下部绝缘层5和6、以及分别形成在上部和下部绝缘层5和6上的外部电路图案层7和8。
在芯部绝缘层1以及上部和下部绝缘层5和6中形成导电通孔线2和导电通孔，从而使内部电路图案层3和4与外部电路图案层7和8电连接。
通过形成偶数个电路图案层（图1示出了四层），能够制造出具有上述现有技术结构的多层PCB10。在设置了绝缘层之后，通过钻孔或激光工艺使作为外层的两层相互电连接。然而，因为电路图案层的数量限为偶数个，所以衬底厚度会增加，使得多层PCB10不适用于便携式电子设备或者具有轻薄结构的衬底，例如半导体芯片。
发明内容
技术问题
本实施例提供了一种具有新结构的印刷电路板及其制造方法。
本实施例提供了一种包括奇数个电路层的印刷电路板及其制造方法。
技术方案
根据实施例的印刷电路板包括：芯部绝缘层，至少一个穿过芯部绝缘层形成的通孔线，埋入芯部绝缘层中的内部电路层，以及位于芯部绝缘层的顶面或底面上的外部电路层，其中，所述通孔线包括具有第一宽度的中心部和具有第二宽度的接触部，该接触部与芯部绝缘层的表面相接触，并且所述第一宽度大于所述第二宽度。
根据实施例的印刷电路板包括：芯部绝缘层，至少一个穿过芯部绝缘层形成的通孔线，埋入芯部绝缘层中的内部电路层，以及位于芯部绝缘层的顶面或底面上的外部电路层，其中，包括所述内部电路层和所述外部电路层的电路层的数量为2n+1个（n为正整数）。
根据实施例的制造印刷电路板的方法包括以下步骤：通过刻蚀金属衬底形成至少一个通孔线和内部电路层，形成绝缘层以掩埋所述通孔线，以及在所述绝缘层的顶面或底面上形成外部电路层。
有益效果
根据实施例，所述内部电路层和通孔线是同时形成的，从而可以减少工序步骤。此外，因为所述印刷电路板包括奇数个电路层，所以该印刷电路板可以具有轻薄结构。
此外，所述通孔线被埋入多层印刷电路板的绝缘层中，从而可以改善散热功能。因为没有采用电镀方法来形成通孔线，所以可以降低制造成本。
另外，所述外部电路层能够以埋入电路图案的形式制备，从而可以提供微图案。
附图说明
图1是截面图，示出了根据现有技术的印刷电路板；
图2是截面图，示出了根据第一实施例的印刷电路板；
图3-13是截面图，说明了图2所示的印刷电路板的制造过程；
图14是截面图，示出了根据第二实施例的印刷电路板；
图15是截面图，示出了根据第三实施例的印刷电路板；
图16-26是截面图，说明了图15所示的印刷电路板的制造过程；
图27是截面图，示出了根据第四实施例的印刷电路板；
图28是截面图，示出了根据第五实施例的印刷电路板；
图29-41是截面图，说明了图28所示的印刷电路板的制造过程；
图42是截面图，示出了根据第六实施例的印刷电路板。
具体实施方式
公开了一种印刷电路板及其制造方法。该印刷电路板包括芯部绝缘层、穿过芯部绝缘层形成的至少一个通孔线、埋入芯部绝缘层中的内部电路层、以及位于芯部绝缘层的顶面或底面上的外部电路层，其中，所述通孔线包括具有第一宽度的中心部以及具有第二宽度的接触部，该接触部与所述芯部绝缘层的表面相接触，并且所述第一宽度大于所述第二宽度。所述内部电路层和通孔线同时形成，使得工序步骤减少。因为提供奇数个电路层，所以该印刷电路板具有轻薄的结构。
下文中，将参照附图具体描述各个实施例，使得本发明所属领域技术人员能够容易地实现各个实施例。然而，所述实施例可以具有各种修改而不受限制。
在以下描述中，当一个部分被称作包括某个部件时，除非文中明确指出，否则该部分不排除其他部件的存在，可能进一步包括另一部件。
为了方便或清楚，附图中所示的各层的厚度和尺寸可以被放大、省略或示意画出。此外，元件尺寸并不完全反映真实尺寸。在以下的描述中，类似的部件用类似的附图标记表示。
在实施例的说明中，可以理解，当某层（或膜）、某区域或某板被称作是位于另一层（或膜）、另一区域或另一板之上或之下时，其可以直接或间接地位于另一层（或膜）、区域或板之上，或者也可以存在一个或多个中间层。
根据实施例，通过刻蚀工序同时形成通孔线和内部电路层，使得能够在不使用电镀方法的情况下形成包括奇数个电路层的多层印刷电路板（PCB）。
下文中，将参照图2-15描述根据实施例的PCB。
图2是截面图，示出了根据第一实施例的PCB。
参照图2，根据本实施例的PCB100包括形成第一绝缘层120和第二绝缘层125的芯部绝缘层、形成在芯部绝缘层中的通孔线115、形成在芯部绝缘层中的内部电路层111以及分别形成在第一和第二绝缘层120和125上的第一和第二外部电路层131、135和145。
第一绝缘层120形成在第二绝缘层125上，并且在第一绝缘层120和第二绝缘层125之间可以存在附加的绝缘层（未示出）。
第一绝缘层120和第二绝缘层125可以包括热固性聚合物衬底、热塑性聚合物衬底、陶瓷衬底或者有机/无机复合衬底。第一绝缘层120和第二绝缘层125可以包括聚合物树脂，例如环氧绝缘树脂，或者聚酰亚胺树脂。此外，可以利用包含固体成分（例如玻璃纤维）的树脂来形成第一绝缘层120和第二绝缘层125。
可以利用相同材料来形成第一绝缘层120和第二绝缘层125。
第一绝缘层120和第二绝缘层125的厚度分别可以在30μm至80μm的范围内。
具有第一绝缘层120和第二绝缘层125的层叠结构的芯部绝缘层的厚度在60μm至160μm范围内，优选的是，在60μm至140μm范围内。通孔线115和内部电路层111形成在芯部绝缘层中。
通孔线115是穿过第一绝缘层120和第二绝缘层125形成的导电通孔线。通孔线115在第一绝缘层120与第二绝缘层125之间的边界处具有最大宽度d1。每个通孔线115的宽度随着其接近第一绝缘层120和第二绝缘层125的顶面而逐渐变窄。因此，每个通孔线115的与第一绝缘层120和第二绝缘层125顶面相交的部分具有最小宽度d2，使得通孔线115具有六边形截面形状。
通孔线115的宽度d1和d2在大约20μm至大约100μm的范围内。
通孔线115是导电通孔线并且可以利用含Cu合金形成。
内部电路层111形成在第二绝缘层125上。
内部电路层111形成在第二绝缘层125上。内部电路层111的电路图案的厚度在约6μm至30μm范围内，宽度为约50μm或更小，优选的是30μm，使得能够形成微图案。
内部电路层111具有三角形截面形状。
内部电路层111利用与通孔线115的第三部115c相同的材料形成的。
包括与通孔线115相连的通孔垫135和145以及电路图案131的外部电路层131、135和145分别形成在第一绝缘层120和第二绝缘层125的顶面和底面上。
外部电路层131、135和145分为形成在芯部绝缘层上的第一外部电路层131和135以及形成在芯部绝缘层下方的第二外部电路层145。
外部电路层131、135和145可以形成线/间为30/30的微图案。为此，沉积厚度在6μm至30μm范围内的铜层，然后刻蚀该铜层以形成外部电路层131、135和145。
尽管已经描述了外部电路层131、135和145以单层形式形成在芯部绝缘层之上和之下，但本实施例不限于此。例如，在形成用于掩埋第一绝缘层120和第二绝缘层125上的外部电路层131、135和145的上部绝缘层之后，可以在该上部绝缘层上形成电路层，以形成多层PCB。
如上所述，因为内部电路层111掩埋在本实施例所述的PCB100的芯部绝缘层中，所以可以形成2n＋1（n为正整数）个电路层。此外，在芯部绝缘层的基础上，绝缘层的数量与电路层的数量相同，使得PCB能够防止在一个方向上弯曲。
因此，可以在不增加绝缘层数量的情况下形成奇数个电路层。此外，因为包括导电材料的通孔线115形成在芯部绝缘层中，所以可以改善散热效率。
下文中，将参照图3－13描述制造图2的PCB的方法。
首先，如图3所示制备导电金属衬底110。
可以利用轧制箔或电解箔形式的含Cu合金来形成导电金属衬底110。根据产品规格，导电金属衬底110可以具有不同的厚度。金属衬底110的厚度优选在80μm至170μm的范围内。可以通过诸如酸洗或冲洗等表面处理工序来处理金属衬底110的表面。
然后，如图4所示，将光刻胶膜116附着于金属衬底110的顶面上。
光刻胶膜116形成刻蚀图案以刻蚀金属衬底110。光刻胶膜116的厚度可在15μm至30μm范围内变化，并且可以采用UV曝光型光刻胶膜以及LDI曝光型光刻胶膜。
此后，如图5所示，对光刻胶膜116进行曝光和显影工序，以形成光刻胶图案（未示出），并且利用该光刻胶图案作为掩模刻蚀金属衬底110，由此形成通孔线115的第一部115a以及内部电路层111。
然后，利用诸如氯化铜和氯化铁等湿刻溶液湿刻一部分金属衬底110，以同时形成通孔线115的第一部115a以及内部电路层111。可以调整光刻胶图案的厚度，使得通孔线115的第一部115a的高度可以与内部电路层111的高度不同。
尽管通孔线115的第一部115a与内部电路层111之间存在高度差，但因为同时刻蚀通孔线115的第一部115a和内部电路层111，所以内部电路层111可以具有三角形截面形状。
如图5所示，在刻蚀了通孔线115的第一部115a以及内部电路层111之后，利用NaOH稀溶液使光刻胶图案剥离。
接着，如图6所示，形成第一绝缘层120，使得通孔线115的第一部115a以及内部电路层111能被埋入第一绝缘层120中。
可以利用具有固体成分（诸如玻璃纤维）或者不具有固体成分的热固性树脂或热塑性树脂来形成第一绝缘层120。第一绝缘层120的厚度可以在大约30μm至大约80μm范围内。
然后，在第一绝缘层120上形成铜箔层130。
铜箔层130是用作第一外部电路层131和135的基体的金属层，并且其厚度在6μm至30μm范围内，使得可以形成30/30μm的线/间。优选的是，铜箔层130的厚度在6μm至20μm范围内，使得可以形成15/15μm或更小的线/间。
可以利用CCL（覆铜板）形成第一绝缘层120和铜箔层130。
然后，如图7所示，分别在铜箔层130上和金属衬底110下形成光刻胶膜136。
在金属衬底110下方形成的光刻胶膜136用作基体，以形成用于形成通孔线115的第二部115b以及内部电路层111的光刻胶图案。此外，在铜箔层130上形成的光刻胶膜136用作基体，以在金属衬底110下形成光刻胶图案，以及用作保护膜，以在金属衬底110的刻蚀工序中保护铜箔层130。
因此，可以用保护膜或者保护性有机层来取代形成在铜箔层130上的光刻胶膜136，或者可以省略掉该光刻胶膜。
此后，如图8所示，对金属衬底110下形成的光刻胶膜136显影，以形成光刻胶图案，并且利用该光刻胶图案作为掩模刻蚀金属衬底110，由此在通孔线115的第一部115a下形成第二部115b。
按照这种方式，通过刻蚀工序将通孔线115的上部和下部分成第一和第二部115a和115b和115c，使得通孔线115具有六边形截面，其中通孔线115的中心具有最大宽度d1，并且宽度从通孔线115的中心向外部变窄。
当形成了通孔线115的第二部115b时，将光刻胶图案剥离。然后，如图9所示，沉积第二绝缘层125，使得通孔线115的第一部115a可以埋入第二绝缘层125中，并且在第二绝缘层125上沉积铜箔层140。
第二绝缘层125和铜箔层140的材料和厚度可以与第一绝缘层120和形成在第一绝缘层120上的铜箔层130相同。
然后，如图10所示，将光刻胶膜146分别附着于铜箔层130和140上。
光刻胶膜146可以具有在15μm至30μm范围内变化的厚度，并且可以采用UV曝光型光刻胶膜和LDI曝光型光刻胶膜。
然后，如图11所示，对光刻胶膜146进行曝光和显影工序，使得在铜箔层130和140上分别形成光刻胶图案148。此后，利用光刻胶图案148作为掩模刻蚀铜箔层130和140，由此形成如图12所示的垫135和145以及电路图案131。
垫135和145以及电路图案131可以构成形成在第一绝缘层120上的第一外部电路层131和135以及第二外部电路层145。第一外部电路层131和135包括与通孔线115的第一部115a相连的上部垫135以及包括与上部垫135的铜箔层130相同的铜箔层130的上部电路图案131。第二外部电路层145包括与通孔线115的第二部115b相连的下部垫145以及包括与下部垫145的铜箔层140相同的铜箔层140的下部电路图案（未示出）。
最终，如图13所示，将外部电路层131、135和145的电路图案131掩埋，并且形成覆盖层150以使垫135和145露出。
按照这种方式，与通过在绝缘层钻孔形成通孔以及通过掩埋通孔形成通孔线的现有技术不同，本实施例在刻蚀金属衬底110形成通孔线115之后形成掩埋通孔线115的绝缘层120和125，从而减少制造成本。此外，因为利用与通孔线115相同的金属衬底来形成内部电路层111，所以可以减少制造步骤。
下文中，将参照图14描述根据第二实施例的PCB。
参照图14，根据第二实施例的PCB200包括形成第一绝缘层120和第二绝缘层125的芯部绝缘层、形成在芯部绝缘层中的通孔线115、形成在芯部绝缘层中的内部电路层112、以及分别形成在第一绝缘层120和第二绝缘层125上的第一和第二外部电路层131、135和145。
第一绝缘层120形成在第二绝缘层125上，并且在第一绝缘层120与第二绝缘层125之间可能存在其他绝缘层。
可以利用包括固体成分（诸如玻璃纤维）的树脂形成第一绝缘层120和第二绝缘层125。可以利用相同材料形成第一绝缘层120和第二绝缘层125。
第一绝缘层120和第二绝缘层125具有层叠结构以形成芯部绝缘层。芯部绝缘层的厚度可以在大约60μm至大约140μm的范围内。通孔线115和内部电路层112形成在芯部绝缘层中。
通孔线115是穿过第一绝缘层120和第二绝缘层125形成的导电通孔线。通孔线115在第一绝缘层120与第二绝缘层125之间的边界处具有最大宽度d1。每个通孔线115的宽度随着其接近第一绝缘层120和第二绝缘层125的顶面而逐渐变窄。因此，通孔线115具有六边形截面形状。
通孔线115的宽度d1和d2在大约20μm至大约100μm的范围内。
通孔线115是利用含Cu合金形成的导电通孔线。
内部电路层112具有矩形截面形状，并且其宽度约为60μm或更小，优选的是50μm，从而可以形成微图案。
利用与通孔线115相同的材料形成内部电路层112。
包括与通孔线115相连的通孔线垫135和145以及电路图案131的外部电路层131、135和145分别形成在第一绝缘层120和第二绝缘层125的顶面和底面上。
外部电路层131、135和145形成在第一绝缘层120和第二绝缘层125的表面上，以及内部电路层112形成在第二绝缘层125上。
可以通过沉积铜箔层，然后刻蚀该铜箔层来形成外部电路层131、135和145。
在图14所示的PCB200中，内部电路层112的电路图案具有矩形截面形状或者菱形截面形状，它们相对于第一绝缘层120与第二绝缘层125之间的边界对称形成，类似于通孔线115。具体而言，一部分内部电路层112埋入第一绝缘层120中，并且内部电路层112的其余部分埋入第二绝缘层125中。
可以利用图3-13中所示的制造方法来形成图14所示的内部电路层112。在图7和8所示的工序中，当形成了通孔线115的第二部115b时，可以同时形成内部电路层112的要埋入第二绝缘层125中的区域。
如上所述，由于内部电路层112埋在本实施例所述的PCB200的芯部绝缘层中，所以可以形成2n+1（n为正整数）个电路层。此外，在芯部绝缘层的基础上，绝缘层的数量与电路层的数量相同，使得可以防止PCB在一个方向上弯曲。
下文中，将参照图15-26描述根据实施例的PCB。
图15是截面图，示出了根据本实施例的PCB。
参照图15，根据本实施例的PCB300包括形成第一绝缘层320和第二绝缘层325的芯部绝缘层、形成在芯部绝缘层中的通孔线315、形成在芯部绝缘层中的内部电路层311、以及分别形成在第一绝缘层320和第二绝缘层325上的第一和第二外部电路层331、335和345。
第一绝缘层320形成在第二绝缘层325上，并且在第一绝缘层320与第二绝缘层325之间可以存在其他绝缘层（未示出）。
第一绝缘层320和第二绝缘层325可以包括热固性聚合物衬底、热塑性聚合物衬底、陶瓷衬底或者有机/无机复合衬底。第一绝缘层320和第二绝缘层325可以包括聚合物树脂，例如环氧绝缘树脂，或者聚酰亚胺树脂。此外，可以利用包括固体成分（诸如玻璃纤维）的树脂形成第一绝缘层320和第二绝缘层325。
可以利用相同材料形成第一绝缘层320和第二绝缘层325。
第一绝缘层320和第二绝缘层325的厚度可以分别在大约30μm至大约80μm的范围内。
具有第一绝缘层320和第二绝缘层325的层叠结构的芯部绝缘层的厚度在大约60μm至大约160μm的范围内，优选的是在大约60μm至大约140μm的范围内。通孔线315和内部电路层311形成在芯部绝缘层中。
通孔线315是穿过第一绝缘层320和第二绝缘层325形成的导电通孔线。通孔线315在第一绝缘层320与第二绝缘层325之间的边界处具有最大宽度d1。每个通孔线315的宽度随着其接近第一绝缘层320和第二绝缘层325的顶面而逐渐变窄。因此，每个通孔线315的与第一绝缘层320和第二绝缘层325顶面相交的部分具有最小的宽度d2，使得通孔线315具有六边形截面形状。
通孔线315的宽度d1和d2在大约20μm至大约300μm的范围内。
通孔线315是导电通孔线并且可以利用含Cu合金形成。
内部电路层311形成在第二绝缘层325上。内部电路层311的电路图案的厚度在6μm至30μm范围内，宽度大约为50μm或更小，优选的是30μm，从而可以形成微图案。
内部电路层311具有三角形截面形状。
可以利用与通孔线315相同的材料形成内部电路层311。
与通孔线315相连的通孔线垫335和345以及用于形成电路图案331的图案凹槽321和326分别形成在第一绝缘层320和第二绝缘层325的顶面和底面上。
在填充图案凹槽321和326的同时可以形成外部电路层331、335和345。
外部电路层331、335和345分成第一外部电路层331和335以及第二外部电路层345，第一外部电路层331和335用于填充在第一绝缘层320（其为芯部绝缘层的上层）上形成的图案凹槽321和326，第二外部电路层345用于填充在第二绝缘层325（其为芯部绝缘层的下层）底面上形成的图案凹槽321和326。
外部电路层331、335和345可以制备为如图15所示的单层。此外，外部电路层331、335和345可以制备为包括下种层（lower seed layer）和上镀层（upper plating layer）的多层。通过化学镀、溅射等方法沿着图案凹槽321和326的侧面和底面浅浅地形成所述种层。
此外，可以利用含Cu、Ni、Pd或Cr的合金形成所述种层。
通过电镀工序在所述种层上形成镀层。利用含Cu、Ag、Au、Ni或Pd的合金形成该镀层，并且使其填充在图案凹槽321和326中。
形成在第一绝缘层320和第二绝缘层325中的图案凹槽321和326根据其制造方法可以具有矩形截面形状或者弯曲的截面形状。优选的是，图案凹槽321和326具有U形截面形状。
尽管描述了在芯部绝缘层上和下形成单层形式的外部电路层331、335和345，但是本实施例不限于此。例如，在第一绝缘层320和第二绝缘层325上分别形成了覆盖外部电路层331、335和345的上绝缘层之后，可以在该上绝缘层上形成电路层，以形成多层PCB。
如上所述，因为内部电路层311掩埋在本实施例所述的PCB300的芯部绝缘层中，所以可以形成2n+1（n为正整数）个电路层。此外，在芯部绝缘层的基础上，绝缘层的数量与电路层的数量相同，使得可以防止PCB在一个方向上弯曲。
因此，可以在不增加绝缘层数量的情况下形成奇数个电路层。此外，因为包括导电材料的通孔线315形成在芯部绝缘层中，所以可以改善散热效率。
此外，在绝缘层中形成凹槽之后可以通过镀工序形成外部电路层331、335和345。在这种情况下，可以形成微图案。
下文中，将参照图16-26描述制造图15的PCB的方法。
首先，如图16所示，制备导电金属衬底310。
可以利用轧制箔或电解箔形式的含Cu合金来形成导电金属衬底310。根据产品规格，导电金属衬底310可以具有不同的厚度。优选的是，导电金属衬底310的厚度可以在80μm至170μm范围内。可以通过诸如酸洗或冲洗等表面处理工序来处理金属衬底310的表面。
然后，如图17所示，将光刻胶膜316附着于金属衬底310的顶面上。
光刻胶膜316形成刻蚀图案以刻蚀金属衬底310。光刻胶膜316的厚度可在15μm至30μm范围内变化，并且可以采用UV曝光型光刻胶膜以及LDI曝光型光刻胶膜。
此后，如图18所示，对光刻胶膜316进行曝光和显影工序，以形成光刻胶图案（未示出），并且利用该光刻胶图案作为掩模刻蚀金属衬底310，由此形成通孔线315的第一部315a以及内部电路层311。
然后，利用诸如氯化铜和氯化铁等湿刻溶液湿刻一部分金属衬底310，使得通孔线315的第一部315a与内部电路层311同时形成。可以调整该光刻胶图案的厚度，使得通孔线115的第一部115a的高度可以与内部电路层111的高度不同。
尽管通孔线115的第一部115a与内部电路层111之间存在高度差，但是因为同时刻蚀通孔线115的第一部115a以及内部电路层111，所以内部电路层111可以具有三角形截面形状。
如图18所示，在刻蚀了通孔线315的第一部315a以及内部电路层311之后，利用NaOH稀溶液使光刻胶图案剥离。
接着，如图19所示，形成第一绝缘层320，使得通孔线315的第一部315a以及内部电路层311可以埋入第一绝缘层320中。
可以利用具有固体成分（诸如玻璃纤维）或者不具有固体成分的热固性树脂或热塑性树脂来形成第一绝缘层320。第一绝缘层320的厚度可以在大约30μm至80μm范围内。
然后，如图20所示，在金属衬底310的底面上形成光刻胶膜336。
形成在金属衬底310下的光刻胶膜336用作基体，以形成用于形成通孔线315的第二部315b和内部电路层311的光刻胶图案。
然后，如图21所示，对金属衬底310下形成的光刻胶膜336显影以形成光刻胶图案，并且利用该光刻胶图案作为掩模来刻蚀金属衬底310，从而在通孔线315的第一部315a下形成第二部315b。
按照这种方式，通过刻蚀工序将通孔线315的上部和下部分成第一部315a和第二部315b，使得通孔线315具有六边形截面形状，其中通孔线315的中心具有最大宽度d1，并且宽度从通孔线315的中心向外部变窄。
当形成了通孔线315的第二部315b时，使光刻胶图案剥离。然后，如图22所示，沉积第二绝缘层325，使得通孔线315的第一部315a能被埋入第二绝缘层325中。
然后，如图23所示，在第一绝缘层和第二绝缘层的表面上形成图案凹槽321和326。
图案凹槽321和326可以包括用于露出通孔线的通孔线垫凹槽和用于埋入电路图案的电路图案凹槽。
为了在第一绝缘层和第二绝缘层中形成图案凹槽321和326，可以使用需要使用图案掩模的准分子激光器或者无需使用图案掩模的UV-YAG激光器。
如果使用准分子激光器，则可以利用XeCl（308nm）、Krf（248nm）和ArF（193nm）之一。如果在第一绝缘层和第二绝缘层中形成图案凹槽321和326，则图案凹槽321和326根据电路的线/间以及振动深度具有V形截面形状或者矩形截面形状。
相反，如果使用UV-YAG激光器，则图案凹槽321和326具有弯曲的截面形状。优选的是，图案凹槽321和326具有U形截面形状。
此后，如图24所示，形成镀层330和340以填充图案凹槽321和326。
具体而言，通过化学镀工序在第一绝缘层320和第二绝缘层325的整个表面上形成种层。在利用Cu通过化学镀工序形成种层之前，可以实施预处理工序，例如清洗工序、软刻蚀工序、预催化工序、催化处理工序或者加速工序。
同时，可以实施溅射工序来取代化学镀工序。根据溅射工序，由等离子体产生的气体的离子颗粒（例如Ar+）与铜靶撞击，从而在绝缘层320和325上形成铜金属层。
此外，可以利用Ni-Pd合金或者Ni-Cr合金取代铜，通过化学镀工序或者溅射工序形成种层。
然后，在种层上实施电镀工序，以在第一绝缘层320和第二绝缘层325的整个区域上形成导电镀层330和340，使得图案凹槽321和326中可以填满镀层330和340。
可以利用含Cu、Ag、Au、Ni或Pd的合金来形成镀层330和340。优选的是，镀含Cu合金。
为了形成镀层330和340，将衬底浸没在镀槽中，并且利用直流整流器或者脉冲整流器来实施电镀工序。根据电镀工序，计算电镀面积，并且将电流施加到直流整流器或者脉冲整流器以萃取金属。
如上所述，可以通过化学镀工序或者电镀工序来获得图24所示的镀层330和340。相反，可以通过相对于导电金属实施无电极电镀工序来填充图案凹槽321和326。
然后，如图25所示，完全去除镀层330和340以及种层，直到第一绝缘层320和第二绝缘层325的表面露出来为止。
因此，仅在图案凹槽321和326中形成了外部电路层331、335和345。通过闪蚀（flash etching）工序可以去除镀层330和340。如果所要去除的镀层330和340的厚度过大，则可以在闪蚀工序之前实施半刻蚀工序。
最后，如图26所示，埋入外部电路层331、335和345的电路图案331，并且形成覆盖层350以露出垫335和345。
按照这种方式，与通过在绝缘层钻孔来形成通孔并且通过掩埋该通孔来形成通孔线的现有技术不同，本实施例通过刻蚀金属衬底310形成通孔线315之后形成掩埋通孔线315的绝缘层320和325，由此降低了制造成本。此外，因为利用与通孔线315相同的金属衬底来形成内部电路层311，所以可以减少制造步骤。
下文中，将参照图27描述根据第四实施例的PCB。
参照图27，根据第四实施例的PCB400包括形成第一绝缘层420和第二绝缘层425的芯部绝缘层、形成在芯部绝缘层中的通孔线415、形成在芯部绝缘层中的内部电路层411、以及分别形成在第一绝缘层420和第二绝缘层425上的第一和第二外部电路层431、435和445。
第一绝缘层420形成在第二绝缘层425上，并且在第一绝缘层420与第二绝缘层425之间可以存在其他绝缘层。
可以利用包括诸如玻璃纤维等固体成分的树脂形成第一绝缘层420和第二绝缘层425。可以利用相同材料形成第一绝缘层420和第二绝缘层425。
第一绝缘层420和第二绝缘层425具有层叠结构以形成芯部绝缘层。芯部绝缘层的厚度可以在大约60μm至大约140μm的范围内。在芯部绝缘层中形成通孔线415和内部电路层411。
通孔线415是穿过第一绝缘层420和第二绝缘层425形成的导电通孔线。通孔线415在第一绝缘层420与第二绝缘层425之间的边界处具有最大宽度。每个通孔线415的宽度随着其接近第一绝缘层420和第二绝缘层425的顶面而逐渐变窄。因此，通孔线415具有六边形截面形状。
通孔线415的宽度d1和d2在大约20μm至大约100μm的范围内。
通孔线415是导电通孔线并且可以利用含Cu合金形成。
内部电路层411具有矩形截面形状，并且其宽度为大约60μm或更小，优选为50μm，从而可以形成微图案。
利用与通孔线415相同的材料形成内部电路层411。
在第一绝缘层420和第二绝缘层425的顶面和底面上分别形成与通孔线415相连的通孔线垫435和445以及用来形成电路图案431的图案凹槽421和426。
在填充图案凹槽421和426的同时可以形成外部电路层431、435和445。
外部电路层431、435和445分成第一外部电路层431和435以及第二外部电路层445，第一外部电路层431和435用于填充在第一绝缘层420（其为芯部绝缘层的上层）上形成的图案凹槽421和426，第二外部电路层445用于填充在第二绝缘层425（其为芯部绝缘层的下层）底面上形成的图案凹槽421和426。
外部电路层431、435和445可以制备为如图15所示的单层。此外，外部电路层431、435和445可以制备为包括下种层和上镀层的多层。通过化学镀、溅射等方法沿着图案凹槽421和426的侧面和底面浅浅地形成种层。
此外，可以利用含Cu、Ni、Pd或Cr的合金形成种层。
通过电镀工序在种层上形成镀层。利用含Cu、Ag、Au、Ni或Pd的合金形成该镀层，并且使其填充在图案凹槽421和426中。
形成在第一绝缘层420和第二绝缘层425中的图案凹槽421和426根据其制造方法可以具有矩形截面形状或者弯曲的截面形状。优选的是，图案凹槽421和426具有U形截面形状。
在图27所示的PCB400中，内部电路层411的电路图案具有矩形截面形状或者菱形截面形状，其相对于第一绝缘层420与第二绝缘层425之间的边界对称形成，类似于通孔线415。具体而言，一部分内部电路层411被埋入第一绝缘层420中，并且内部电路层411的其余部分被埋入第二绝缘层425中。
下文中，将参照图28-41描述根据实施例的PCB。
图28是截面图，示出了根据本实施例的PCB500。
参照图28，根据本实施例的PCB500包括形成第一绝缘层520和第二绝缘层525的芯部绝缘层、形成在芯部绝缘层中的通孔线515、形成在芯部绝缘层中的内部电路层511、以及分别形成在第一绝缘层520和第二绝缘层525上的第一和第二外部电路层531、535和545。
第一绝缘层520形成在第二绝缘层525上，并且在第一绝缘层520与第二绝缘层525之间可以存在其他绝缘层（未示出）。
第一绝缘层520和第二绝缘层525可以包括热固性聚合物衬底、热塑性聚合物衬底、陶瓷衬底或者有机/无机复合衬底。第一绝缘层520和第二绝缘层525可以包括聚合物树脂，例如环氧绝缘树脂，或者聚酰亚胺树脂。此外，可以利用包含固体成分（例如玻璃纤维）的树脂来形成第一绝缘层520和第二绝缘层525。
可以利用相同材料来形成第一绝缘层520和第二绝缘层525。
第一绝缘层520和第二绝缘层525的厚度分别可以是约30μm至约80μm的范围。
具有第一绝缘层520和第二绝缘层525的层叠结构的芯部绝缘层的厚度在大约60μm至大约160μm范围内，优选的是在大约60μm至大约140μm范围内。
在芯部绝缘层的表面上形成粘合层560和565。具体而言，粘合层560和565分别形成在第一绝缘层520的顶面和第二绝缘层525的底面上。
提供粘合层560和565以增强第一绝缘层520和第二绝缘层525与电路层531、535和545之间的粘合强度。粘合层560和565可以是包括硅烷的底漆树脂层（primer resin layer），并且其厚度可以是大约10μm或更小。
通孔线515和内部电路层511形成在芯部绝缘层中。
通孔线515是穿过第一绝缘层520和第二绝缘层525形成的导电通孔线。通孔线515在第一绝缘层520与第二绝缘层525之间的边界处具有最大的宽度d1。每个通孔线515的宽度随着其接近第一绝缘层520和第二绝缘层525的顶面而逐渐变窄。因此，每个通孔线515的与第一绝缘层520和第二绝缘层525顶面相交的部分具有最小的宽度d2，使得通孔线515具有六边形截面形状。
通孔线515的宽度d1和d2在大约20μm至大约500μm的范围内。
通孔线515是导电通孔线并且可以利用含Cu合金形成。
内部电路层511形成在第二绝缘层525上。内部电路层511的电路图案的厚度在6μm至30μm范围内，宽度为约50μm或更小，优选的是30μm，从而可以形成微图案。
内部电路层511具有三角形截面形状。
内部电路层511可以利用与通孔线515相同的材料形成。
在第一绝缘层520和第二绝缘层525的顶面和底面上分别形成包括与通孔线515相连的通孔线垫535和545以及用来形成电路图案531的图案凹槽521和526的外电路层531、535和545。
外部电路层531、535和545分为形成在芯部绝缘层上的第一外部电路层531和535以及形成在芯部绝缘层底面的第二外部电路层545。
通过SAP（半加成法）镀材料可以形成外部电路层531、535和545。
尽管描述了外部电路层531、535和545以单层形式形成在芯部绝缘层之上和之下，但本实施例不限于此。例如，在形成了用于掩埋位于第一绝缘层520和第二绝缘层525上的外部电路层531、535和545的上部绝缘层之后，可以在该上部绝缘层上形成电路层以形成多层PCB。
如上所述，因为内部电路层511被埋入本实施例所述的PCB500的芯部绝缘层中，所以可以形成2n＋1（n为正整数）个电路层。此外，在芯部绝缘层的基础上，绝缘层的数量与电路层的数量相同，因此可以防止PCB在一个方向上弯曲。
由此可以在不增加绝缘层数量的情况下形成奇数个电路层。此外，因为在芯部绝缘层中形成了包含导电材料的通孔线515，所以可以改善散热效率。
此外，因为在绝缘层520和525与外部电路层531、535和545之间形成了含底漆树脂的粘合层560和565，所以可以方便外部电路层531、535和545的镀层工艺，使得绝缘层520和525与外部电路层531、535和545之间的粘合强度得到提高。
下文中，将参照图29-41描述制造图28的PCB的方法。
首先，如图29所示，制备导电金属衬底510。
可以利用轧制箔或电解箔形式的含Cu合金来形成导电金属衬底510。根据产品规格，导电金属衬底510可以具有不同的厚度。优选的是，导电金属衬底510的厚度可以在80μm至170μm的范围内。可以通过诸如酸洗或冲洗等表面处理工序来处理金属衬底510的表面。
然后，如图30所示，将光刻胶膜516附着于金属衬底510的顶面上。
光刻胶膜516形成刻蚀图案以刻蚀金属衬底510。光刻胶膜516的厚度可在15μm至30μm范围内变化，并且可以采用UV曝光型光刻胶膜以及LDI曝光型光刻胶膜。
此后，如图31所示，对光刻胶膜316进行曝光和显影工序，以形成光刻胶图案（未示出），并且利用该光刻胶图案作为掩模刻蚀金属衬底510，由此形成通孔线515的第一部515a以及内部电路层511。
然后，利用诸如氯化铜和氯化铁等湿刻溶液湿刻一部分金属衬底310，以同时形成通孔线515的第一部515a以及内部电路层511。可以调整光刻胶图案的厚度，使得通孔线515的第一部515a的高度与内部电路层511的高度不同。
尽管通孔线515的第一部515a与内部电路层511之间存在高度差，但因为同时刻蚀通孔线515的第一部515a和内部电路层511，所以内部电路层511可以具有三角形截面形状。
如图31所示，在刻蚀出通孔线515的第一部515a以及内部电路层511之后，利用NaOH稀溶液使光刻胶图案剥离。
接着，如图32所示，形成第一绝缘层520，使得通孔线515的第一部515a以及内部电路层511能被埋入第一绝缘层520中。
可以利用具有固体成分（诸如玻璃纤维）或者不具有固体成分的热固性树脂或热塑性树脂来形成第一绝缘层520。第一绝缘层520的厚度可以在大约30μm至80μm范围内。
然后，在第一绝缘层520上形成粘合层560和铜箔层561。
铜箔层561用作SAP的基体，并且粘合层360附着于第一绝缘层520上。粘合层560包含底漆树脂。
具体而言，粘合层560包括含硅烷的底漆树脂。将包含底漆树脂的粘合层560以PCF（涂底漆铜箔）的形式涂布到铜箔层561上。
按压通孔线515的顶面以通过粘合层560与铜箔层561相接触。
然后，如图33所示，分别在铜箔层561上和金属衬底510下形成光刻胶膜536。
在金属衬底510下方形成的光刻胶膜536用作基体，以形成用于形成通孔线515的第二部515b以及内部电路层511的光刻胶图案。此外，在铜箔层561上形成的光刻胶膜536用作基体，以在金属衬底510下形成光刻胶图案，以及用作保护膜，以在金属衬底510的刻蚀工序中保护铜箔层561。
因此，可以用保护膜或者保护性有机层来取代形成在铜箔层561上的光刻胶膜536，或者可以省略掉该光刻胶膜。
此后，如图34所示，对金属衬底510下形成的光刻胶膜536显影，以形成光刻胶图案，并且利用该光刻胶图案作为掩模刻蚀金属衬底510，由此在通孔线515的第一部515a下形成第二部515b。
按照这种方式，通过刻蚀工序将通孔线515的上部和下部分成第一部515a和第二部515b，使得通孔线515具有六边形截面形状，其中通孔线515的中心具有最大宽度d1，并且宽度从通孔线515的中心向外部变窄。
当形成通孔线515的第二部515b时，将光刻胶图案剥离。然后，如图35所示，在第二绝缘层525的底面上形成粘合层565和铜箔层566。
第二绝缘层525、粘合层565和铜箔层566的材料和厚度可以分别与第一绝缘层520、形成在第一绝缘层520上的粘合层560和铜箔层561的相同。
然后，如图36所示，去除铜箔层561和566，使得铜箔层561和566下的粘合层560和565可以露出。
完全刻蚀铜箔层561和566以实施SAP，并且可以实施去污工序以从粘合层560和565中去除杂质并提供照射强度。
然后，如图37所示，通过化学镀工序在粘合层560和565上形成种层532。
也就是说，通过利用Cu实施化学镀工序可以形成种层532。种层532形成在粘合层560和565上以及通孔线515的露出的顶面和底面上，并具有3μm或更小的均匀厚度。
此后，如图38所示，在种层532上形成光刻胶图案548，以形成外部电路层531、535和545。
根据电路设计，通过相对于光刻胶膜实施曝光和显影工序可以形成光刻胶图案548。
然后，如图39所示，通过实施电镀工序在通过光刻胶图案548露出的种层532上形成镀层530和540。
根据电镀工序，计算电镀面积，并且施加电流到直流整流器或脉冲/反转型整流器以萃取导电金属，例如铜。
然后，如图40所示，使光刻胶图案548剥离，并且相对于镀层530和540以及光刻胶图案548下的种层532实施闪蚀工序，使得粘合层560和565露出，并且形成外部电路层531、535和545。
垫535和545以及电路图案531可以构成形成在第一绝缘层520上的第一外部电路层531和535以及第二外部电路层545。第一外部电路层531和535包括与通孔线515的第一部515a相连的上部垫535以及上部电路图案531。第二外部电路层545包括与通孔线515的第二部515b相连的下部垫545以及下部电路图案（未示出）。
最终，如图41所示，将外部电路层531、535和545的电路图案531掩埋，并且形成覆盖层550以露出垫535和545。
按照这种方式，与通过在绝缘层钻孔形成通孔以及通过掩埋该通孔形成通孔线的现有技术不同，本实施例通过刻蚀金属衬底510形成通孔线515之后，形成掩埋通孔线515的绝缘层520和525，从而减少制造成本。此外，因为利用与通孔线515相同的金属衬底来形成内部电路层511，所以可以减少制造步骤。
另外，通过SAP形成外部电路层531、535和545，使得可以形成微图案。
下文中，将参照图42描述根据第六实施例的PCB。
参照图42，根据第六实施例的PCB600包括形成第一绝缘层620和第二绝缘层625的芯部绝缘层、形成在芯部绝缘层中的通孔线615、形成在芯部绝缘层中的内部电路层612、以及分别形成在第一绝缘层620和第二绝缘层625上的第一和第二外部电路层631、635和645。
第一绝缘层620形成在第二绝缘层625上，并且在第一绝缘层620与第二绝缘层625之间可以存在其他绝缘层（未示出）。
可以利用包含固体成分（例如玻璃纤维）的树脂来形成第一绝缘层620和第二绝缘层625。可以利用相同材料来形成第一绝缘层620和第二绝缘层625。
第一绝缘层620和第二绝缘层625具有层叠结构以形成芯部绝缘层。该芯部绝缘层的厚度可以在大约60μm至大约140μm范围内。
在芯部绝缘层的表面上形成粘合层660和665。具体而言，分别在第一绝缘层620的顶面和第二绝缘层625的底面上形成粘合层660和665。
提供粘合层660和665以增强第一绝缘层620和第二绝缘层625与电路层631、635和645之间的粘合强度。粘合层660和665可以是包括硅烷的底漆树脂层，并且其厚度可以是大约10μm或更小。
通孔线615和内部电路层612形成在芯部绝缘层中。
通孔线615是穿过第一绝缘层620和第二绝缘层625形成的导电通孔线。通孔线615在第一绝缘层620与第二绝缘层625之间的边界处具有最大的宽度。每个通孔线615的宽度随着其接近第一绝缘层620和第二绝缘层625的顶面而逐渐变窄。因此，通孔线615具有六边形截面形状。
通孔线615的宽度d1和d2在大约20μm至大约100μm的范围内。
通孔线615是导电通孔线并且可以利用含Cu合金形成。
内部电路层612具有矩形截面形状，并且其宽度为大约60μm或更小，优选的是50μm，从而可以形成微图案。
内部电路层612利用与通孔线615相同的材料形成。
包括与通孔线615相连的通孔线垫635和645以及电路图案631的外部电路层631、635和645分别形成在第一绝缘层620和第二绝缘层625的顶面和底面上。
外部电路层631、635和645形成在第一绝缘层620和第二绝缘层625的表面上，并且内部电路层612形成在第二绝缘层625上。
可以通过沉积铜箔层、然后刻蚀该铜箔层来形成外部电路层631、635和645。
在图42所示的PCB600中，内部电路层612的电路图案具有矩形截面形状或者菱形截面形状，其相对于第一绝缘层620与第二绝缘层625之间的边界对称形成，类似于通孔线615。具体而言，一部分内部电路层612埋入第一绝缘层620中，并且内部电路层612的其余部分埋入第二绝缘层625中。
可以利用图29-41中所示的制造方法来形成图42所示的内部电路层612。
尽管参照多个示例性实施例描述了具体的实施方式，但是应当理解，本领域技术人员可以设计出许多其他的落入本发明原理的精神和范围内的修改和实施例。更特别的是，在本说明书、附图和所附权利要求书的范围内可以对组成部件和/或主题组合设置进行各种变化和修改。除了组成部件和/或设置的变化和修改之外，替换使用对于本领域技术人员也是显而易见的。

Claims (27)

1.一种印刷电路板，包括：
芯部绝缘层；
至少一个穿过所述芯部绝缘层形成的通孔线；
埋入所述芯部绝缘层中的内部电路层；以及
位于所述芯部绝缘层的顶面或底面上的外部电路层，
其中，所述通孔线包括具有第一宽度的中心部以及具有第二宽度的接触部，该接触部与所述芯部绝缘层的表面相接触，并且所述第一宽度大于所述第二宽度。
2.根据权利要求1所述的印刷电路板，其中，所述芯部绝缘层包括：
第一绝缘层，用于掩埋从所述通孔线的中心部算起的所述通孔线的上部；以及
第二绝缘层，位于所述第一绝缘层之下，用于掩埋从所述通孔线的中心部算起的所述通孔线的下部。
3.根据权利要求2所述的印刷电路板，其中，所述内部电路层埋入所述第一绝缘层或所述第二绝缘层中。
4.根据权利要求1所述的印刷电路板，其中，所述内部电路层具有三角形截面形状。
5.根据权利要求1所述的印刷电路板，其中，所述内部电路层具有矩形截面形状。
6.根据权利要求1所述的印刷电路板，其中，所述通孔线和所述内部电路层利用相同材料形成。
7.根据权利要求1所述的印刷电路板，其中，所述通孔线具有六边形截面形状。
8.根据权利要求1所述的印刷电路板，其中，所述外部电路层填充在形成在所述芯部绝缘层的顶面或底面上的图案凹槽中。
9.根据权利要求8所述的印刷电路板，其中，所述图案凹槽具有U形截面形状。
10.根据权利要求1所述的印刷电路板，进一步包括粘合层，该粘合层形成在所述芯部绝缘层的顶面或底面上，露出所述通孔线。
11.根据权利要求10所述的印刷电路板，其中，所述粘合层包括底漆树脂。
12.一种印刷电路板，包括：
芯部绝缘层；
至少一个穿过所述芯部绝缘层形成的通孔线；
埋入所述芯部绝缘层中的内部电路层；以及
位于所述芯部绝缘层的顶面或底面上的外部电路层，
其中，包括所述内部电路层和所述外部电路层的电路层的数量为2n+1个（n为正整数）。
13.一种制造印刷电路板的方法，所述方法包括：
通过刻蚀金属衬底形成至少一个通孔线和内部电路层；
形成绝缘层以埋入所述通孔线；以及
在所述绝缘层的顶面或底面上形成外部电路层。
14.根据权利要求13所述的方法，其中，形成所述通孔线和所述内部电路层包括：
通过刻蚀所述金属衬底的上部形成所述通孔线的第一部以及所述内部电路层；
形成第一绝缘层以埋入所述通孔线的第一部以及所述内部电路层；以及
通过刻蚀所述金属衬底的下部形成位于所述通孔线的第一部之下的所述通孔线的第二部。
15.根据权利要求14所述的方法，其中，形成所述绝缘层包括：
形成第二绝缘层以埋入所述通孔线的第二部。
16.根据权利要求13所述的方法，其中，形成所述外部电路层包括：
在所述绝缘层上和下形成铜箔层；
在所述铜箔层上形成光刻胶图案；以及
利用所述光刻胶图案作为掩模，通过刻蚀所述铜箔层形成所述外部电路层。
17.根据权利要求14所述的方法，其中，所述通孔线的第一部与第二部之间的边界宽度大于所述通孔线与所述绝缘层之间的边界宽度。
18.根据权利要求14所述的方法，其中，形成所述通孔线的第一部包括：
通过湿刻所述金属衬底，同时形成所述通孔线的第一部和所述内部电路层，使得所述内部电路层具有三角形截面形状。
19.根据权利要求14所述的方法，其中，形成所述通孔线的第二部包括：
通过湿刻所述金属衬底的下部，同时形成所述通孔线的第二部和所述内部电路层的下部。
20.根据权利要求13所述的方法，其中，所述内部电路层具有大约50μm或更小的宽度。
21.根据权利要求13所述的方法，其中，形成所述外部电路层包括：
在所述绝缘层的顶面或底面上形成图案凹槽；以及
通过镀导电材料而用该导电材料填充所述图案凹槽。
22.根据权利要求21所述的方法，其中，形成上述外部电路层包括：
利用激光器在所述绝缘层的顶面或底面上形成图案凹槽；
沿着所述图案凹槽的表面实施化学镀工序，从而形成种层；以及
通过在所述种层上电镀导电材料而用该导电材料填充所述图案凹槽。
23.根据权利要求22所述的方法，其中，形成所述图案凹槽包括：
利用UV-YAG激光器在所述绝缘层表面上形成所述图案凹槽。
24.根据权利要求13所述的方法，进一步包括在所述绝缘层的顶面或底面上形成粘合层。
25.根据权利要求24所述的方法，其中，形成所述粘合层包括：
在所述绝缘层的顶面或底面上附着与铜箔层结合的粘合层。
26.根据权利要求25所述的方法，其中，形成所述外部电路层包括：
去除所述铜箔层；
在所述粘合层上形成化学镀层；
在所述化学镀层上形成光刻胶图案；以及
利用所述光刻胶图案作为掩模通过实施电镀工序形成所述外部电路层。
27.根据权利要求26所述的方法，其中，形成所述外部电路层包括：
在所述电镀工序之后实施闪蚀工序，直到去除了所述化学镀层为止。
CN201180068547.XA 2010-12-24 2011-12-23 印刷电路板及其制造方法 Active CN103416109B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR1020100134481A KR101154720B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR10-2010-0134481 2010-12-24
KR1020100134484A KR101262513B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR10-2010-0134487 2010-12-24
KR10-2010-0134484 2010-12-24
KR1020100134487A KR101154700B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
PCT/KR2011/010026 WO2012087060A2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN103416109A true CN103416109A (zh) 2013-11-27
CN103416109B CN103416109B (zh) 2016-08-24

Family

ID=46314661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180068547.XA Active CN103416109B (zh) 2010-12-24 2011-12-23 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US9497853B2 (zh)
EP (1) EP2656702B1 (zh)
JP (1) JP6214398B2 (zh)
CN (1) CN103416109B (zh)
TW (1) TWI542260B (zh)
WO (1) WO2012087060A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
WO2018010159A1 (zh) * 2016-07-15 2018-01-18 乐健科技（珠海）有限公司 散热电路板、功率模块及制备散热电路板的方法
CN117896908A (zh) * 2024-03-14 2024-04-16 江门市和美精艺电子有限公司 超密线路封装基板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
DE102015226712A1 (de) * 2014-12-26 2016-06-30 Omron Automotive Electronics Co., Ltd. Leiterplatte
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442143A (en) * 1993-04-16 1995-08-15 Dyconex Patente Ag Core for electrical connecting substrates and electrical connecting substrates with core, as well as process for the production thereof
JP2004063701A (ja) * 2002-07-26 2004-02-26 Yamaichi Electronics Co Ltd フレキシブルプリント配線基板の製造方法
US20050153059A1 (en) * 2002-02-28 2005-07-14 Yasuhiro Wakizaka Partial plating method, partially-plated resin base, method for manufacturing multilayered circuit board
JP2007208193A (ja) * 2006-02-06 2007-08-16 Alps Electric Co Ltd セラミック基板
CN101098584A (zh) * 2006-06-30 2008-01-02 三星电机株式会社 印刷电路板及其制造方法
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
CN101904230A (zh) * 2007-12-18 2010-12-01 美光科技公司 焊料球的无助熔剂微穿孔方法和所得的装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312063A (ja) 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2001044633A (ja) 1999-07-30 2001-02-16 Hitachi Ltd セラミック回路基板
JP4195162B2 (ja) 1999-12-21 2008-12-10 東洋鋼鈑株式会社 多層プリント配線板及びその製造方法
JP4443543B2 (ja) 2002-02-18 2010-03-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2003318534A (ja) 2002-04-25 2003-11-07 Daiwa Kogyo:Kk 層間接続構造及びその形成方法
JP2004095914A (ja) 2002-08-30 2004-03-25 Dainippon Printing Co Ltd プリント配線基板、及びその製造方法
JP4211350B2 (ja) 2002-10-18 2009-01-21 東レ株式会社 多層回路基板用部材および多層回路基板の製造方法
JP4398683B2 (ja) * 2003-08-11 2010-01-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
JP2005236006A (ja) 2004-02-19 2005-09-02 Morimura Chemicals Ltd 導電性回路装置およびその作製方法
JP4484676B2 (ja) 2004-11-25 2010-06-16 京セラ株式会社 セラミック回路基板およびその製造方法
JP4606899B2 (ja) 2005-02-17 2011-01-05 富士フイルム株式会社 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
TWI250555B (en) 2005-05-24 2006-03-01 Advanced Semiconductor Eng Substrate and method of fabricating the same
KR100797698B1 (ko) 2005-09-27 2008-01-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP5183045B2 (ja) 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
TWI375999B (en) 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
KR101067207B1 (ko) 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442143A (en) * 1993-04-16 1995-08-15 Dyconex Patente Ag Core for electrical connecting substrates and electrical connecting substrates with core, as well as process for the production thereof
US20050153059A1 (en) * 2002-02-28 2005-07-14 Yasuhiro Wakizaka Partial plating method, partially-plated resin base, method for manufacturing multilayered circuit board
JP2004063701A (ja) * 2002-07-26 2004-02-26 Yamaichi Electronics Co Ltd フレキシブルプリント配線基板の製造方法
JP2007208193A (ja) * 2006-02-06 2007-08-16 Alps Electric Co Ltd セラミック基板
CN101098584A (zh) * 2006-06-30 2008-01-02 三星电机株式会社 印刷电路板及其制造方法
JP2008124370A (ja) * 2006-11-15 2008-05-29 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
CN101904230A (zh) * 2007-12-18 2010-12-01 美光科技公司 焊料球的无助熔剂微穿孔方法和所得的装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592639A (zh) * 2014-10-23 2016-05-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
WO2018010159A1 (zh) * 2016-07-15 2018-01-18 乐健科技（珠海）有限公司 散热电路板、功率模块及制备散热电路板的方法
CN109863593A (zh) * 2016-07-15 2019-06-07 乐健科技（珠海）有限公司 散热电路板、功率模块及制备散热电路板的方法
CN117896908A (zh) * 2024-03-14 2024-04-16 江门市和美精艺电子有限公司 超密线路封装基板及其制作方法

Also Published As

Publication number Publication date
TW201247036A (en) 2012-11-16
US9497853B2 (en) 2016-11-15
TWI542260B (zh) 2016-07-11
JP6214398B2 (ja) 2017-10-18
WO2012087060A2 (en) 2012-06-28
EP2656702A4 (en) 2018-03-07
US20140054069A1 (en) 2014-02-27
JP2014501450A (ja) 2014-01-20
EP2656702A2 (en) 2013-10-30
EP2656702B1 (en) 2023-02-01
CN103416109B (zh) 2016-08-24
WO2012087060A3 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN103416110A (zh) 印刷电路板及其制造方法
CN103404243B (zh) 印刷电路板及其制造方法
US7084509B2 (en) Electronic package with filled blinds vias
CN103416109A (zh) 印刷电路板及其制造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
CN101193502A (zh) 电路板结构及其制作方法
US20180332717A1 (en) Method for full filling inter-layer blind hole of hdi rigid-flex laminate with copper
CN105704948B (zh) 超薄印制电路板的制作方法及超薄印制电路板
CN1777348A (zh) 制造高密度印刷电路板的方法
TW201220971A (en) Build-up multilayer printed wiring board and production method therefor
CN109661128A (zh) 一种多层pcb板制备方法及多层pcb板
CN101743786B (zh) 穿过高密度互连hdi衬底材料上的电介质涂层形成固体盲孔的方法
CN104066280B (zh) 无芯板的制作方法及无芯板
CN101400220B (zh) 配线基板的制造方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
JP2009239184A (ja) 多層印刷配線板
CN102413639A (zh) 一种电路板的制造方法
US20010004489A1 (en) Printed circuit boards with solid interconnect and method of producing the same
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TW201225758A (en) Multi-layer PCB modules with lateral conductive pads and fabrication methods thereof
TWI301734B (en) Circuit board structure and fabricating method thereof
KR101171100B1 (ko) 회로기판 제조방법
KR101262513B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant