CN102413639A

CN102413639A - 一种电路板的制造方法

Info

Publication number: CN102413639A
Application number: CN2011102123464A
Authority: CN
Inventors: 冯锡明; 谷新; 丁鲲鹏; 彭勤卫; 孔令文
Original assignee: Shennan Circuit Co Ltd
Current assignee: Wuxi Guangxin Packaging Substrate Co ltd
Priority date: 2011-07-27
Filing date: 2011-07-27
Publication date: 2012-04-11
Anticipated expiration: 2031-07-27
Also published as: CN102413639B

Abstract

本发明公开了一种电路板的制造方法，包括：在电路板的已设置金属化盲孔一面的金属层上进行图形电镀，形成电路图形，所述电路图形通过所述金属化盲孔与上一层电路图形电连接；在形成的所述电路图形上设置抗蚀膜，所述抗蚀膜的形状与所述电路图形的形状相匹配；蚀刻掉非电路图形部位的金属层。本发明技术方案由于用抗蚀膜对电路图形进行了保护，在快速蚀刻时可以减少因侧蚀导致的线宽的损失，从而可以制作更加精细的线路。

Description

一种电路板的制造方法

技术领域

本发明涉及电子封装技术领域，具体涉及一种电路板的制造方法。

背景技术

普通的印制电路板，包括中低端封装基板常采用减成法制作。减成法包括：先在层间的绝缘介质层上压合一般厚度例如约18微米厚的铜箔，再整板填孔电镀，然后，用抗蚀干膜或湿膜保护住需要形成电路图形的部位后，进行蚀刻，将不需要形成电路的部位的镀层和铜箔蚀掉，从而形成电路图形。采用减成法，需要蚀掉的铜箔和镀层等的厚度在20微米以上，因为蚀刻侧蚀的原因，蚀刻后线路宽度损失很大，将很难制作线间距在80微米以下的电路板。

中高端封装基板则常采用改进型半加成法制作。改进型半加成法包括：先在层间的绝缘介质层上压合超薄例如1.5到3.5微米厚度的铜箔；然后图形电镀，即，仅在需要形成电路图形的部位和钻孔部位电镀，其它部位则用抗镀干膜保护起来；电镀完毕去除干膜后，再进行快速蚀刻，将未形成的电路图形部位的底铜蚀掉，最终形成电路图形。所说的底铜包括压合的超薄铜箔以及填孔电镀前进行的化学沉铜或者闪镀形成的铜层，厚度一般在5毫米左右。采用改进型半加成法，由于底铜厚度仅5毫米左右，可以很大程度的抑制侧蚀现象，在快速蚀刻后线路宽度的减少量约在10微米左右。采用改进型半加成法可以制作线间距在50微米以上的电路板，但是，对于线间距在50微米以下的电路板就难以实现了。

发明内容

本发明实施例提供一种电路板的制造方法，可以制作更加精细的电路板。

一种电路板的制造方法，包括：

在电路板的已设置金属化盲孔一面的金属层上进行图形电镀，形成电路图形，所述电路图形通过所述金属化盲孔与上一层电路图形电连接；在形成的所述电路图形上设置抗蚀膜，所述抗蚀膜的形状与所述电路图形的形状相匹配；蚀刻掉非电路图形部位的金属层。

本发明实施例提供的电路板的制造方法，是基于改进型半加成法的方法，采用改进型半加成法进行图形电镀，初步形成电路图形，在该初步形成的电路图形上设置抗蚀湿膜或干膜后，再进行快速蚀刻，最终形成可用的电路图形。与改进型半加成法相比，本方法由于用抗蚀湿膜或干膜对电路图形进行了保护，在快速蚀刻时可以减少因侧蚀导致的线宽的损失，从而可以制作更加精细的线路，线间距可以达到36至38微米。

附图说明

图1是本发明实施例提供的电路板的制造方法的流程图；

图2a-2i是采用本发明方法制造的电路板的各个阶段的示意图。

具体实施方式

本发明实施例提供一种电路板的制造方法，采用改进型半加成法进行图形电镀，初步形成电路图形；在初步形成的所述电路图形上设置抗蚀湿膜或干膜；进行快速蚀刻，以蚀掉非电路图形部位的金属层；去除所述抗蚀湿膜或干膜，最终形成电路图形。以下结合附图进行详细说明。

请参考图1，本发明实施例提供一种电路板的制造方法，包括：

100、在电路板的已设置金属化盲孔一面的金属层上进行图形电镀，形成电路图形，所述电路图形通过所述金属化盲孔与上一层电路图形电连接。

本实施例中，首先按照改进型半加成法制作出电路图形，包括：在电路板的层间绝缘介质层上设置金属层，在金属层上设置用于连接上一层电路图形的金属化盲孔，然后在已设置金属化盲孔的金属层上进行图形电镀，使电镀层形成电路图形，该电路图形通过所述金属化盲孔与上一层电路图形电连接。详细过程如下所述：

101、在层间的绝缘介质层上设置金属层。

请参考图2a，假定上一层电路图形601表面已经设置了层间绝缘介质层602，则可以在层间的绝缘介质层602上设置一层铜箔603作为金属层。其中，上一层电路图形601的厚度在10到30毫米之间，绝缘介质层602的厚度在50到100微米之间，绝缘介质层602的成分可以是环氧树脂、双马来酰亚胺-三嗪树脂(Bismalimides-triazine，BT)等。铜箔603可以通过压合的方式设置在层间的绝缘介质层602上，作为制作下一层电路图形的基础。该铜箔603可以是超薄铜箔，其厚度可以在1.5到3.5毫米之间，其铜牙可以在1到3微米左右。

102、在金属层上设置用于连接上一层电路图形的金属化盲孔。

通过设置金属化盲孔，使铜箔603以及准备在铜箔603制作的电路图形与上一层电路图形601实现连通。设置金属化盲孔的过程如图2b和2c所示：首先，在铜箔603上开设盲孔604，该盲孔604贯穿所述铜箔603和所述绝缘介质层602，其底部抵达所述上一层电路图形601，该盲孔604的直径可以在50到150微米之间；然后，进行化学沉铜，使所述盲孔的内壁金属化，实现上、下两层电路的导通，该化学沉铜形成的沉铜层的厚度在0.4到1微米之间。在化学沉铜之后，还可以再进行闪镀，以加厚铜层，一般闪镀层的厚度在2到5毫米之间。所说的金属层包括铜箔603和沉铜层，如果进行了闪镀，则金属层还包括闪镀层。

103、在已设置金属化盲孔的金属层上进行图形电镀，使电镀层形成电路图形，该电路图形通过所述金属化盲孔与上一层电路图形电连接。

首先，在金属层上不需要形成电路图形的部位设置抗镀干膜。图2d是在金属层上设置了抗镀干膜605之后的示意图。设置抗镀干膜包括：压膜，曝光和显影的步骤；在压膜之前还可以包括前处理步骤。所说的前处理包括清洗及烘干；所说的压膜是指将干膜压设在铜箔表面；所述的曝光是利用紫外线进行曝光，曝光时，将需要形成电路图形部位设置的干膜利用挡光材料例如底片挡住，使之不能曝光；所说的显影是指将曝光后的电路板置于显影液中显影，显影后，需要形成电路图形部位的干膜因未能曝光将溶于显影液中，仅在不需要形成电路图形的部位留下抗镀干膜。

然后，对未设置抗镀干膜的部位和所述金属化盲孔进行电镀，并在电镀后去除所述抗镀干膜，使电镀层形成电路图形。请参考图2e和2f，由于不需要形成电路图形的部位设置有抗镀干膜605，则电镀时，仅仅在未涂布抗镀干膜605的部位，包括需要需要形成电路图形的部位和所述金属化盲孔604中形成镀层，从而初步形成电路图形606，该电路图形606通过所述金属化盲孔与上一层电路图形601电连接。该电路图形606的线路层的厚度可以在10到20微米之间。电镀完毕，可以用有机去膜液去除干膜。

电镀之后，非电路图形部位还有一定厚度的金属层，包括之前压合的铜箔603以及在设置所述金属盲孔时的化学沉铜层以及闪镀形成的闪镀层等，该金属底层的厚度约在5毫米左右。因而，电镀后初步形成的电路图形606尚不可用。

200、在形成的所述电路图形上设置抗蚀膜，所述抗蚀膜的形状与所述电路图形的形状相匹配。

由于非电路图形部位的金属层与图形电镀形成的电路图形电连接，需要将该金属层蚀刻掉之后，才能真正形成可用的电路图形。

请参考图2g，为了在快速蚀刻时，减少侧蚀对电路图形的线路宽度的损失，本实施例结合减成法，在快速蚀刻前，先在初步形成的所述电路图形606上设置抗蚀膜607。抗蚀膜607可以是抗蚀湿膜或抗蚀干膜。设置抗蚀湿膜的步骤包括：在初步形成的所述电路图形上涂布抗蚀湿膜，并进行烘烤，曝光和显影，使显影后的抗蚀湿膜的形状与所述电路图形的形状相匹配。设置抗蚀干膜的步骤包括：在初步形成的所述电路图形上压干膜，并进行曝光和显影，使显影后的抗蚀干膜的形状与所述电路图形的形状相匹配；所说的压干膜可以采用真空压干膜的方法进行。其中，所说的涂布抗蚀湿膜之前，或者压干膜之前，还可以包括前处理步骤，即，进行清洗和烘干。

300、蚀刻掉非电路图形部位的金属层。

请参考图2h和2i，设置好抗蚀膜607后，进行快速蚀刻，将非电路图形部位的一定厚度的金属层蚀掉露出层间的绝缘介质层602，则电镀形成的电路图形606就真正成为可用的电路图形；当然，快速蚀刻之后，还需要将设置的抗蚀膜607去除。所说的非电路图形部位的金属层包括所述铜箔，还包括在设置所述金属盲孔时进行化学沉铜形成的沉铜层，如果进行过闪镀，还包括闪镀形成的闪镀层，该金属层总厚度约5毫米。

本实施例方法结合减成法的技术，在快速蚀刻前先设置抗蚀膜，蚀刻因子大概为3，按照常用的蚀刻因子公式为：蚀刻因子＝蚀刻深度/(线宽损失/2)，蚀刻深度约5毫米，则，侧蚀导致的线宽损失为3到4毫米。

而按照传统的改进型半加成法，即，不设置抗蚀湿膜或干膜，直接快速蚀刻，蚀刻因子大概为1，侧蚀导致的线宽损失约是蚀刻深度即金属底层厚度的两倍，即10毫米左右。

从而，相对于改进型半加成法，本实施例方法中线宽的损失可以减少6到7毫米，即，可以节约12到14毫米的线间距。改进型半加成法可以制作线间距最小50微米的电路板，采用本发明实施例方法，则可以制作最小线间距达36到38毫米的电路板，或者说，可以轻易制作线间距在40微米左右的电路板。

综上，本发明实施例提供的电路板的制造方法，结合了改进型半加成法和减成法的优点，先按改进型半加成法进行图形电镀，然后按照减成法，在设置抗蚀湿膜或干膜后再进行快速蚀刻，相对于改进型半加成法，因蚀刻导致的线路宽度的损失可以减少6到7毫米，从而可以制作最小线间距达36到38毫米的更加精细的电路板。

以上对本发明实施例所提供的电路板的制造方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims

1.一种电路板的制造方法，其特征在于，包括：

在电路板的已设置金属化盲孔一面的金属层上进行图形电镀，形成电路图形，所述电路图形通过所述金属化盲孔与上一层电路图形电连接；

在形成的所述电路图形上设置抗蚀膜，所述抗蚀膜的形状与所述电路图形的形状相匹配；

蚀刻掉非电路图形部位的金属层。

2.根据权利要求1所述的方法，其特征在于：

所述金属层包括压合在层间绝缘介质层上的铜箔，所述铜箔的厚度在1.5毫米到3.5毫米之间。

3.根据权利要求1所述的方法，其特征在于，所述在电路板的已设置金属化盲孔一面的金属层上进行图形电镀，形成电路图形包括：

在所述金属层上不需要形成电路图形的部位设置抗镀干膜；

对所述金属层的未设置抗镀干膜的部位和所述金属化盲孔进行电镀，并在电镀后去除所述抗镀干膜，形成电路图形。

4.根据权利要求3所述的方法，其特征在于，所述在所述金属层上不需要形成电路图形的部位设置抗镀干膜包括：

在所述金属层上压设干膜，并进行曝光和显影，显影后仅保留有不需要形成电路图形的部位压设的干膜。

5.根据权利要求1所述的方法，其特征在于，所述在形成的所述电路图形上设置抗蚀膜包括：

在形成的所述电路图形上涂布抗蚀湿膜，并进行烘烤，曝光和显影，显影后的抗蚀湿膜的形状与所述电路图形的形状相匹配。

6.根据权利要求1所述的方法，其特征在于，所述在形成的所述电路图形上设置抗蚀膜包括：

在形成的所述电路图形上压设干膜，并进行曝光和显影，显影后的抗蚀干膜的形状与所述电路图形的形状相匹配。

7.根据权利要求2所述的方法，其特征在于：

所述非电路图形部位的金属层包括所述铜箔，还包括在设置所述金属盲孔时进行化学沉铜形成的沉铜层。

8.根据权利要求7所述的方法，其特征在于：

所述非电路图形部位的金属层还包括在设置所述金属盲孔时进行闪镀形成的闪镀层。