KR20170063544A - Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈 - Google Patents

Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈 Download PDF

Info

Publication number
KR20170063544A
KR20170063544A KR1020177005395A KR20177005395A KR20170063544A KR 20170063544 A KR20170063544 A KR 20170063544A KR 1020177005395 A KR1020177005395 A KR 1020177005395A KR 20177005395 A KR20177005395 A KR 20177005395A KR 20170063544 A KR20170063544 A KR 20170063544A
Authority
KR
South Korea
Prior art keywords
layer
base layer
glass
power module
substrate
Prior art date
Application number
KR1020177005395A
Other languages
English (en)
Other versions
KR102380037B1 (ko
Inventor
슈지 니시모토
요시유키 나가토모
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015185296A external-priority patent/JP6565527B2/ja
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20170063544A publication Critical patent/KR20170063544A/ko
Application granted granted Critical
Publication of KR102380037B1 publication Critical patent/KR102380037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29288—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 Ag 하지층이 형성된 파워 모듈용 기판은, 절연층의 일방의 면에 형성된 회로층과, 상기 회로층에 형성된 Ag 하지층을 구비한 Ag 하지층이 형성된 파워 모듈용 기판으로서, 상기 Ag 하지층은, 상기 회로층측에 형성된 유리층과, 이 유리층에 적층 형성된 Ag 층으로 이루어지고, 상기 Ag 하지층은, 상기 Ag 층의 상기 유리층과는 반대측의 면으로부터 입사광을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼에 있어서, 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상인 것을 특징으로 한다.

Description

Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈{SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE}
이 발명은, 절연층의 일방의 면에 회로층이 형성된 Ag 하지층이 형성된 파워 모듈용 기판, 및 이것을 사용한 파워 모듈에 관한 것이다.
본원은, 2014년 9월 30일에 일본에 출원된 일본 특허출원 2014-200878호, 및 2015년 9월 18일에 일본에 출원된 일본 특허출원 2015-185296호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
LED 나 파워 모듈 등의 반도체 장치는, 도전 재료로 이루어지는 회로층 상에 반도체 소자가 접합된 구조를 구비한다.
풍력 발전, 전기 자동차, 하이브리드 자동차 등을 제어하기 위하여 사용되는 대전력 제어용 파워 반도체 소자는 발열량이 많다. 그 때문에, 이와 같은 파워 반도체 소자를 탑재하는 기판으로는, 예를 들어 AlN (질화알루미늄), Al2O3 (알루미나) 등의 세라믹스 기판으로 이루어지는 절연층과, 이 절연층의 일방의 면에 도전성이 우수한 금속을 배치 형성하여 형성한 회로층을 구비한 파워 모듈용 기판이, 종래부터 널리 사용되고 있다.
그리고, 이와 같은 파워 모듈용 기판은, 그 회로층 상에 솔더재를 개재하여 파워 소자로서의 반도체 소자가 탑재된다 (예를 들어, 특허문헌 1 참조).
회로층을 구성하는 금속으로는, 일반적으로 알루미늄 또는 알루미늄 합금, 혹은, 구리 또는 구리 합금이 사용되고 있다.
여기서, 알루미늄 또는 알루미늄 합금으로 이루어지는 회로층에 있어서는, 표면에 알루미늄의 자연 산화막이 형성되기 때문에, 솔더재에 의한 반도체 소자와의 접합을 양호하게 실시하는 것이 곤란하였다.
또, 구리 또는 구리 합금으로 이루어지는 회로층에 있어서는, 용융한 솔더재와 구리가 반응하여 회로층의 내부에 솔더재의 성분이 침입하고, 회로층의 특성이 열화될 우려가 있었다.
이 때문에, 종래에는, 특허문헌 1 에 나타내는 바와 같이, 회로층의 표면에 Ni 도금막을 형성한 다음, 솔더재에 의해 반도체 소자를 실시하고 있었다.
한편, 솔더재를 사용하지 않는 접합 방법으로서, 예를 들어, 특허문헌 2 에는, Ag 나노 페이스트를 사용하여 반도체 소자를 접합하는 기술이 제안되어 있다.
또, 특허문헌 3, 4 에는, 금속 산화물 입자와 유기물로 이루어지는 환원제를 함유하는 산화물 페이스트를 사용하여 반도체 소자를 접합하는 기술이 제안되어 있다.
그러나, 특허문헌 2 에 개시되어 있는 바와 같이, 솔더재를 사용하지 않고 Ag 나노 페이스트를 사용하여 반도체 소자를 접합한 경우에는, Ag 나노 페이스트 로 이루어지는 접합층이 솔더재에 비하여 두께가 얇게 형성되기 때문에, 열사이클 부하시의 응력이 반도체 소자에 작용하기 쉬워져, 반도체 소자 자체가 파손될 우려가 있었다.
또, 특허문헌 3, 4 에 개시되어 있는 바와 같이, 금속 산화물과 환원제를 사용하여 반도체 소자를 접합한 경우에도, 역시, 산화물 페이스트의 소성층이 얇게 형성되는 점에서, 열사이클 부하시의 응력이 반도체 소자에 작용하기 쉬워져, 파워 모듈의 성능이 열화될 우려가 있었다.
그래서, 예를 들어, 특허문헌 5 ∼ 7 에는, 유리 함유 Ag 페이스트를 사용하여 알루미늄 또는 구리로 이루어지는 회로층 상에 Ag 하지층을 형성한 후에, 솔더재 또는 Ag 페이스트를 개재하여 회로층과 반도체 소자를 접합하는 기술이 제안되어 있다. 이 기술에서는, 알루미늄 또는 구리로 이루어지는 회로층의 표면에, 유리 함유 Ag 페이스트를 도포하여 소성함으로써, 회로층의 표면에 형성되어 있는 산화 피막을 유리에 반응시켜 제거하여 Ag 하지층을 형성하고, 이 Ag 하지층이 형성된 회로층 상에 솔더재를 개재하여 반도체 소자를 접합하고 있다.
여기서, Ag 하지층은, 유리가 회로층의 산화 피막과 반응함으로써 형성된 유리층과, 이 유리층 상에 형성된 Ag 층을 구비하고 있다. 이 유리층에는 도전성 입자가 분산되어 있고, 이 도전성 입자에 의해 유리층의 도통이 확보되고 있다.
일본 공개특허공보 2004-172378호 일본 공개특허공보 2008-208442호 일본 공개특허공보 2009-267374호 일본 공개특허공보 2006-202938호 일본 공개특허공보 2010-287869호 일본 공개특허공보 2012-109315호 일본 공개특허공보 2013-012706호
그런데, 회로층과 Ag 하지층의 접합 신뢰성을 향상시키기 위해서는, 유리 함유 Ag 페이스트 중의 유리의 함유량을 많게 하는 것이 효과적이다.
그러나, 유리 함유 Ag 페이스트 중의 유리 함유량을 증가시키면, Ag 하지층에 있어서 유리층이 두꺼워진다. 유리층은, 도전성 입자가 분산되어 있어도, Ag 층 등과 비교하면 전기 저항이 높다. 이 때문에, 유리층이 두꺼워짐에 따라, Ag 하지층의 전기 저항치도 커지는 경향이 있어, 접합 신뢰성과 전기 저항치의 양방을 밸런스시키는 것이 어려웠다. 이와 같이 Ag 하지층의 전기 저항치가 높으면, Ag 하지층이 형성된 회로층과 반도체 소자를 솔더재 등을 개재하여 접합했을 때에, 회로층과 반도체 소자 등의 전자 부품 사이의 도전성을 확보할 수 없게 될 우려가 있었다.
이 발명은, 상기 서술한 사정을 감안하여 이루어진 것으로서, 회로층 상에 유리층과 Ag 층을 갖는 Ag 하지층을 형성한 경우여도, Ag 하지층에 있어서의 전기 저항치를 충분히 저감시킨 Ag 하지층이 형성된 파워 모듈용 기판, 파워 모듈을 제공하는 것을 목적으로 한다.
이와 같은 과제를 해결하여, 상기 목적을 달성하기 위하여, 본 발명의 일 양태인 Ag 하지층이 형성된 파워 모듈용 기판은, 절연층의 일방의 면에 형성된 회로층과, 상기 회로층에 형성된 Ag 하지층을 구비한 Ag 하지층이 형성된 파워 모듈용 기판으로서, 상기 Ag 하지층은, 상기 회로층측에 형성된 유리층과, 이 유리층에 적층 형성된 Ag 층으로 이루어지고, 상기 Ag 하지층은, 상기 Ag 층의 상기 유리층과는 반대측의 면으로부터 입사광을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼에 있어서, 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상이다.
Ag 하지층으로서 라만 분광법에 의한 라만 스펙트럼의 특성이 상기 서술한 범위인 것은, Ag 하지층에 있어서의 Ag 이온의 이동도를 높일 수 있는 것으로서, 유리층을 갖고 있어도 Ag 하지층에 있어서의 전기 저항치를 대폭 저감시키는 것이 가능해진다. 따라서, Ag 하지층의 도전성을 높인 Ag 하지층이 형성된 파워 모듈용 기판을 제공하는 것이 가능해진다.
상기 Ag 하지층은, 그 두께 방향에 있어서의 전기 저항치가 10 mΩ 이하이다.
이 경우, Ag 하지층의 두께 방향에 있어서의 전기 저항치가 10 mΩ 이하인 점에서, 이 Ag 하지층에 있어서의 도전성이 확보되고, Ag 하지층 상에 반도체 소자를 탑재함으로써, 통전 손실이 적은 파워 모듈을 얻을 수 있다.
상기 Ag 하지층은, 유리 함유 Ag 페이스트의 소성체이다.
이로써, 유리층과, 이 유리층에 적층 형성된 Ag 층으로 구성할 수 있고, Ag 층에 의해 유리층의 도전성을 높일 수 있다.
상기 Ag 하지층 중 상기 유리층과는 반대측의 면은, 도전성 향상 처리가 실시된 면이다.
이로써, Ag 하지층의 도전성을 높일 수 있고, 전기 저항치를 대폭 저감시킨 Ag 하지층이 형성된 파워 모듈용 기판을 실현할 수 있다.
본 발명의 일 양태인 파워 모듈은, 상기 각 항에 기재된 Ag 하지층이 형성된 파워 모듈용 기판과, 반도체 소자를 구비하고, 상기 반도체 소자는, 상기 Ag 하지층에 대해 접합층을 개재하여 접합되어 있다.
이 구성의 파워 모듈에 의하면, Ag 하지층에 유리층을 갖고 있어도 Ag 하지층에 있어서의 전기 저항치를 대폭 저감시킬 수 있다. 따라서, 접합 신뢰성 이 우수하고, 또한, 확실하게 회로층과 반도체 소자가 전기적으로 접합된 파워 모듈을 제공할 수 있다.
본 발명에 의하면, 회로층 상에 유리층과 Ag 층을 갖는 Ag 하지층을 형성한 경우여도, Ag 하지층에 있어서의 전기 저항치를 충분히 저감시키는 것이 가능한 Ag 하지층이 형성된 파워 모듈, 파워 모듈을 제공하는 것이 가능해진다.
도 1 은 본 발명의 실시형태인 파워 모듈의 개략 설명도이다.
도 2 는 본 발명의 실시형태인 Ag 하지층이 형성된 파워 모듈용 기판의 개략 설명도이다.
도 3 은 Ag 하지층과 회로층의 접합 부분을 나타내는 주요부 확대 단면도이다.
도 4 는 Ag 하지층이 형성된 파워 모듈용 기판의 제조 방법의 일례를 나타내는 플로도이다.
도 5 는 Ag 하지층이 형성된 파워 모듈용 기판의 제조 방법의 일례를 나타내는 개략 설명도이다.
도 6 은 Ag 하지층의 두께 방향의 전기 저항치의 측정 방법을 나타내는 상면 설명도이다.
도 7 은 Ag 하지층의 두께 방향의 전기 저항치의 측정 방법을 나타내는 측면 설명도이다.
도 8 은 실시예에 있어서 도전성 향상 처리의 일례인 블라스트 처리한 Ag 하지층의 상면을 관찰한 사진이다.
도 9 는 Ag 하지층의 라만 분광에 의한 라만 스펙트럼을 나타내는 그래프이다.
이하에, 본 발명의 실시형태에 대해 첨부한 도면을 참조하여 설명한다.
도 1 에, 본 발명의 실시형태인 파워 모듈 (1) 을 나타낸다. 이 파워 모듈 (1) 은, Ag 하지층이 형성된 파워 모듈용 기판 (10) 과, 이 Ag 하지층이 형성된 파워 모듈용 기판 (10) 의 일방의 면 (도 1 에 있어서 상면) 에 접합층 (2) 을 개재하여 접합된 반도체 소자 (3) 와, Ag 하지층이 형성된 파워 모듈용 기판 (10) 의 타방의 면 (도 1 에 있어서 하측) 에 배치된 히트 싱크 (41) 를 구비하고 있다. 반도체 소자 (3) 로는, IGBT 등의 파워 반도체 소자나 LED 등의 발광 소자를 사용할 수 있다.
Ag 하지층이 형성된 파워 모듈용 기판 (10) 은, 도 2 에 나타내는 바와 같이, 절연층을 구성하는 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면 (도 2 에 있어서 상면) 에 배치 형성된 회로층 (12) 과, 세라믹스 기판 (11) 의 타방의 면 (도 2 에 있어서 하면) 에 배치 형성된 금속층 (13) 과, 회로층 (12) 의 일방의 면에 형성된 Ag 하지층 (30) 을 구비하고 있다.
세라믹스 기판 (11) 은, 회로층 (12) 과 금속층 (13) 사이의 전기적 접속을 방지하는 것으로서, 예를 들어, 절연성이 높은 AlN (질화알루미늄), Si3N4 (질화규소), Al2O3 (알루미나) 등으로 구성되어 있다. 본 실시형태에서는, 방열성이 우수한 AlN (질화알루미늄) 으로 구성되어 있다. 또, 세라믹스 기판 (11) 의 두께는, 0.2 ∼ 1.5 ㎜ 의 범위 내로 설정되어 있고, 본 실시형태에서는, 0.635 ㎜ 로 설정되어 있다.
회로층 (12) 은, 도 5 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 일방의 면에, 도전성을 갖는 금속판 (22) 이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 회로층 (12) 은, 순도가 99.99 mass％ 이상인 알루미늄 (소위 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 세라믹스 기판 (11) 에 접합됨으로써 형성되어 있다. 또한, 이 회로층 (12) 에는, 회로 패턴이 형성되어 있고, 그 일방의 면 (도 1 에 있어서 상면) 은, 반도체 소자 (3) 가 탑재되는 탑재면으로 되어 있다. 여기서, 회로층 (12) (금속판 (22)) 의 두께는 0.2 ㎜ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는, 0.6 ㎜ 로 설정되어 있다.
금속층 (13) 은, 도 5 에 나타내는 바와 같이, 세라믹스 기판 (11) 의 타방의 면에, 금속판 (23) 이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 금속층 (13) 은, 순도가 99.99 mass％ 이상인 알루미늄 (이른바 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 세라믹스 기판 (11) 에 접합됨으로써 형성되어 있다. 여기서, 금속층 (13) (금속판 (23)) 의 두께는 0.2 ㎜ 이상 3.0 ㎜ 이하의 범위 내로 설정되어 있고, 본 실시형태에서는 1.6 ㎜ 로 설정되어 있다.
Ag 하지층 (30) 은, 예를 들어, 유리 성분을 함유하는 유리 함유 Ag 페이스트의 소성체로 되어 있다. 이 Ag 하지층 (30) 은, 반도체 소자 (3) 를 접합시키기 전의 상태에 있어서, 도 2 및 도 3 에 나타내는 바와 같이, 회로층 (12) 측에 형성된 유리층 (31) 과, 이 유리층 (31) 상에 형성된 Ag 층 (32) 을 구비하고 있다.
유리층 (31) 내부에는, 입경이 수 나노미터 정도인 미세한 도전성 입자 (33) 가 분산되어 있다. 이 도전성 입자 (33) 는, Ag 또는 Al 의 적어도 일방을 함유하는 결정성 입자로 되어 있다. 또한, 유리층 (31) 내의 도전성 입자 (33) 는, 예를 들어 투과형 전자현미경 (TEM) 을 사용함으로써 관찰된다. 도전성 입자 (33) 는, 소성시에 유리층 (31) 내부에 석출된 것으로 추측된다.
또, Ag 층 (32) 의 내부에는, 입경이 수 나노미터 정도인 미세한 유리 입자(도시 생략) 가 분산되어 있다.
또한, 유리층 (31) 및 Ag 층 (32) 은, 유리 함유 Ag 페이스트가 소결될 때, 연화되어 유동성을 가진 유리가, Ag 의 입자 성장에 의해 회로층 (12) 과의 계면 근방으로 이동함으로써 형성되는 것으로 생각되고 있다.
또, 본 실시형태에서는, 회로층 (12) 이 순도 99.99 mass％ 이상인 알루미늄으로 구성되어 있는 점에서, 회로층 (12) 의 표면에는, 대기 중에서 자연 발생한 알루미늄 산화 피막 (12A) 이 형성되어 있다. 여기서, 상기 서술한 Ag 하지층 (30) 이 형성된 부분에 있어서는, 이 알루미늄 산화 피막 (12A) 이 제거되어 있고, 회로층 (12) 상에 직접 Ag 하지층 (30) 이 형성되어 있다. 요컨대, 도 3 에 나타내는 바와 같이, 회로층 (12) 을 구성하는 알루미늄과 유리층 (31) 이 직접 접합되어 있다. 알루미늄 산화 피막 (12A) 은, 유리 함유 Ag 페이스트 중의 유리와 반응함으로써 제거된다. 산화 피막은, 유리 중에 알루미늄 산화물로서 용해된다. 일부는, Bi2O3 이나 ZnO 등의 유리의 성분과 함께 복합 산화물 결정으로서 석출되는 것도 있다.
본 실시형태에 있어서는, 도 3 에 나타내는 바와 같이, 회로층 (12) 상에 자연 발생하는 알루미늄 산화 피막 (12A) 의 두께 (to) 가, 4 ㎚ ≤ to ≤ 6 ㎚ 로 되어 있다. 또, 유리층 (31) 의 두께 (tg) 가 0.01 ㎛ ≤ tg ≤ 5 ㎛, 후술하는 블라스트 처리 전의 Ag 층 (32) 의 두께 (ta) 가 1 ㎛ ≤ ta ≤ 100 ㎛, Ag 하지층 (30) 전체의 두께 (t1) 가 1.01 ㎛ ≤ t1 ≤ 105 ㎛ 로 되도록 구성되어 있다.
이와 같은 구성의 Ag 하지층 (30) 은, 라만 분광 측정 장치를 사용하여, Ag 층 (32) 의 유리층 (31) 과는 반대측의 면 (30A) 으로부터 입사광 (광원광) 을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼에 있어서, 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상이다. 이 IA/IB 는, 1.2 이상이 바람직하고, 1.5 이상이 보다 바람직하다. IA/IB 는, 클수록 바람직하지만, IA/IB 를 극도로 크게 하는 것은 비용의 증가를 초래한다. 이 때문에, IA/IB 는 바람직하게는 1.9 이하여도 된다.
Ag 하지층 (30) 에, 예를 들어 단파장의 입사광을 입사시키면, Ag 하지층 (30) 을 구성하는 분자에 충돌하고, 그 일부는 산란된다. 이 산란광의 성분은, 그 대부분이 입사광과 동일한 파수의 레일리 산란광이지만, 일부가 입사광과 상이한 파수역의 광인 라만 산란광이다. 입사광과 라만 산란광의 에너지 갭은 Ag 하지층 (30) 의 분자 구조를 반영하고 있다.
Ag 하지층 (30) 을 구성하는 Ag 단체는, 라만 분광에 의해 특정의 파수 피크를 발현하지 않기 때문에, Ag 하지층 (30) 의 라만 분광에 의해 발생한 특정의 파수 피크는, Ag 하지층 (30) 에 함유되는 산화물에 의해 발생하고 있는 것으로 생각된다. Ag 하지층 (30) 에 함유되는 Ag 의 양에 따라, 라만 스펙트럼은 변화한다. 예를 들어, 파수 3500 ㎝-1 을 중심으로 한 파수 3000 ㎝-1 ∼ 4000 ㎝-1 의 범위에 있어서, 라만 스펙트럼이 변화하고, 파수 피크가 발생하고 있다. 이러한 파수역에서의 파수 피크는, Ag 가 이온화되어 Ag＋ 로 되어 있다. 그 때문에, 파수 3500 ㎝-1 을 중심으로 한 파수 3000 ㎝-1 ∼ 4000 ㎝-1 의 범위에 있어서의 파수 피크는, 캐리어로서의 이온의 이동도에 관련되어 있고, 파수 피크의 강도가 높아질수록, Ag 하지층 (30) 의 도전성이 높아져 있는 것을 나타내고 있다.
일례로서, 유리 성분을 5 wt％ 함유하는 Ag 하지층 (30) 을 사용하여, Ag 층 (32) 의 면 (30A) 으로부터 입사광을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼의 측정예를 도 9 에 나타낸다. 이 도 9 에 나타내는 측정 결과의 일례에 의하면, 파수 3500 ㎝-1 을 중심으로 한 피크가 관찰된다. 즉, 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상이면, Ag 하지층 (30) 을 구성하는 Ag 가 이온화되어 Ag＋ 로 되고, Ag 하지층 (30) 의 도전성이 높은 것을 나타내고 있다. 또한, 도 9 중의 (A) 의 스펙트럼은, IA/IB 가 1.1 이상인 예를 나타내고 있고, (B) 의 스펙트럼은 IA/IB 가 1.1 미만인 예를 나타내고 있다.
본 실시형태에 있어서는, Ag 하지층 (30) 의 면 (도 3 에 있어서 상면) (30A) 은, 도전성 향상 처리면으로 되어 있다. 즉, Ag 층 (32) 의 유리층 (31) 과는 반대측의 면에, 도전성 향상 처리를 실시함으로써, Ag 의 이온화를 촉진시켜 Ag＋ 로 하고, Ag 하지층 (30) 의 도전성을 향상시키고 있다. 이러한 도전성 향상 처리를 실시함으로써, 상기 서술한 라만 분광법에 의해 얻어진 라만 스펙트럼의 IA/IB 를 1.1 이상으로 할 수 있다.
도전성 향상 처리의 구체예의 하나로서 블라스트 처리를 들 수 있다. 즉, 본 실시형태에서는, 도전성 향상 처리면은, 블라스트면 (30A) 이다. 이 블라스트면 (30A) 에 있어서는, Ag 층 (32) 에 대해 블라스트 지립 (砥粒) 을 충돌시킴으로써 형성되어 있고, 블라스트 지립에 따른 형상의 요철을 구비하고 있다.
블라스트면 (30A) 에 있어서의 표면 조도 Ra 는 0.35 ㎛ 이상 1.50 ㎛ 이하로 하면 된다. 표면 조도 Ra 가 0.35 ㎛ 미만이면 블라스트 처리가 불충분해져 전기 저항이 저하되지 않을 우려가 있다. 표면 조도 Ra 가 1.50 ㎛ 를 초과하면, 블라스트면 (30A) 이 지나치게 거칠어져, 솔더 등에 의해 반도체 소자를 접합할 때에, 보이드가 발생하여, 열 저항이 상승할 우려가 있다. 표면 조도 Ra 는, 0.40 ㎛ 이상 1.0 ㎛ 이하가 보다 바람직하지만, 이것에 한정되지는 않는다.
이 블라스트면 (30A) 을 형성하는 블라스트 처리에 의해, Ag 층 (32) 에는 압력이 부하되어 있고, Ag 층 (32) 내부의 기공이 찌부러져 있다. 또, Ag 층 (32) 의 일부가 회로층 (12) 과 직접 접촉하는 지점이 형성된다.
Ag 층 (32) 의 유리층 (31) 과는 반대측의 면에, 도전성 향상 처리의 일례로서 블라스트 처리를 실시하면, 예를 들어, Ag 하지층 (30) 의 유리 성분으로서 Bi2O3-ZnO-B2O3 계 유리를 사용한 경우에, B-O-B 의 가교 구조가 비가교 구조 B-O- 로 변화하고, 또, Ag 가 Ag＋ 로 변화한다. 이러한 블라스트 처리 등의 도전성 향상 처리에 의해, Ag 하지층 (30) 의 두께 방향의 전기 저항치 (P) 는, 예를 들어 10 mΩ 이하로 할 수 있다. Ag 하지층 (30) 의 두께 방향의 전기 저항치 (P) 는, 5 mΩ 이하가 바람직하고, 1 mΩ 이하가 보다 바람직하지만, 이것에 한정되지는 않는다. Ag 하지층 (30) 의 두께 방향의 전기 저항치 (P) 는, 작을수록 바람직하지만, 전기 저항치 (P) 를 극도로 저하시키는 것은 비용의 증가를 초래한다. 이 때문에, Ag 하지층 (30) 의 두께 방향의 전기 저항치 (P) 는, 0.4 mΩ 이상이어도 된다.
여기서, 본 실시형태에 있어서는, Ag 하지층 (30) 의 두께 방향에 있어서의 전기 저항치는 Ag 하지층 (30) 의 상면과 회로층 (12) 의 상면 사이의 전기 저항치로 하고 있다. 이것은, 회로층 (12) 을 구성하는 4N 알루미늄의 전기 저항이 Ag 하지층 (30) 의 두께 방향의 전기 저항에 비하여 매우 작기 때문이다. 또한, 이 전기 저항의 측정시에는, 도 6 및 도 7 에 나타내는 바와 같이, Ag 하지층 (30) 의 상면 중앙점과, Ag 하지층 (30) 의 상기 상면 중앙점에서 Ag 하지층 (30) 단부까지의 거리와 동일 거리분 만큼 Ag 하지층 (30) 단부로부터 떨어진 회로층 (12) 상의 점 사이의 전기 저항을 측정하고 있다.
그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 반도체 소자 (3) 와 Ag 하지층 (30) 사이에 접합층 (2) 이 형성되어 있다. 접합층 (2) 으로는, 예를 들어, 솔더층을 들 수 있다. 솔더층을 형성하는 솔더재로는, 예를 들어, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계를 들 수 있다.
히트 싱크 (41) 는, 상기 서술한 Ag 하지층이 형성된 파워 모듈용 기판 (10) 을 냉각시키기 위한 것으로, 냉각 매체 (예를 들어 냉각수) 를 유통하기 위한 유로 (42) 를 구비하고 있다. 본 실시형태에서는, 히트 싱크 (41) 는, 알루미늄 또는 알루미늄 합금으로 이루어지는 다혈관 (多穴管) 으로 되어 있다. 본 실시형태에서는, 금속층 (13) 과 히트 싱크 (41) 는, 예를 들어 Al-Si 등의 브레이징재 (brazing filler material) 를 개재하여 접합되어 있다.
다음으로, Ag 하지층 (30) 의 형성에 사용할 수 있는 유리 함유 Ag 페이스트에 대해 설명한다.
이 유리 함유 Ag 페이스트는, Ag 분말과, 유리 분말과, 수지와, 용제와, 분산제를 함유하고 있고, Ag 분말과 유리 분말로 이루어지는 분말 성분의 함유량이, 유리 함유 Ag 페이스트 전체의 60 질량％ 이상 90 질량％ 이하로 되어 있고, 잔부가 수지, 용제, 분산제로 되어 있다.
또한, 본 실시형태에서는, Ag 분말과 유리 분말로 이루어지는 분말 성분의 함유량은, 유리 함유 Ag 페이스트 전체의 85 질량％ 로 되어 있다.
또, 이 유리 함유 Ag 페이스트는, 그 점도가 10 Pa·s 이상 500 Pa·s 이하, 보다 바람직하게는 50 Pa·s 이상 300 Pa·s 이하로 조정되어 있다.
Ag 분말은, 그 입경이 0.05 ㎛ 이상 1.0 ㎛ 이하로 되어 있고, 본 실시형태에서는, 평균 입경 0.8 ㎛ 인 것을 사용하였다.
유리 분말은, 예를 들어, 산화납, 산화아연, 산화규소, 산화붕소, 산화인 및 산화비스무트의 어느 1 종 또는 2 종 이상을 함유하고 있고, 그 연화 온도가 600 ℃ 이하로 되어 있다. 본 실시형태에서는, 산화납과 산화아연과 산화붕소로 이루어지고, 평균 입경이 0.5 ㎛ 인 유리 분말을 사용하였다.
또, Ag 분말의 중량 (A) 과 유리 분말의 중량 (G) 의 중량비 (A/G) 는, 80/20 내지 99/1 의 범위 내로 조정되어 있고, 본 실시형태에서는, A/G ＝ 80/5 로 하였다.
용제는, 비점이 200 ℃ 이상인 것이 적합하고, 본 실시형태에서는, 디에틸렌글리콜디부틸에테르를 사용하고 있다.
수지는, 유리 함유 Ag 페이스트의 점도를 조정하는 것으로서, 500 ℃ 이상에서 분해되는 것이 적합하다. 본 실시형태에서는, 에틸셀룰로오스를 사용하고 있다.
또, 본 실시형태에서는, 디카르복실산계의 분산제를 첨가하고 있다. 또한, 분산제를 첨가하지 않고 유리 함유 Ag 페이스트를 구성해도 된다.
이 유리 함유 Ag 페이스트는, Ag 분말과 유리 분말을 혼합한 혼합 분말과, 용제와 수지를 혼합한 유기 혼합물을 분산제와 함께 믹서에 의해 예비 혼합하고, 얻어진 예비 혼합물을 롤밀기에 의해 혼련하면서 혼합한 후, 얻어진 혼련물을 페이스트 여과기에 의해 여과함으로써 만들어 낸다.
다음으로, 본 발명의 Ag 하지층이 형성된 파워 모듈용 기판 (10) 의 제조 방법의 일례에 대해, 도 4 및 도 5 를 참조하여 설명한다.
먼저, 회로층 (12) 이 되는 금속판 (22) 및 금속층 (13) 이 되는 금속판 (23) 을 준비하고, 이들의 금속판 (22, 23) 을, 세라믹스 기판 (11) 의 일방의 면 및 타방의 면에 각각 브레이징재 (26) 를 개재하여 적층하고, 가압·가열 후 냉각시킴으로써, 금속판 (22, 23) 과 세라믹스 기판 (11) 을 접합한다 (회로층 및 금속층 형성 공정 S01).
또한, 이 회로층 및 금속층 형성 공정 S01 에 있어서는, 브레이징재 (26) 로서 Al-7.5 mass％ Si 브레이징재박을 사용하고, 브레이징 온도를 640 ℃ ∼ 650 ℃ 로 설정하였다.
다음으로, 회로층 (12) 의 일방의 면에 Ag 하지층 (30) 을 형성한다 (Ag 하지층 형성 공정 S02).
이 Ag 하지층 형성 공정 S02 에 있어서는, 먼저, 회로층 (12) 의 일방의 면에, 유리 함유 Ag 페이스트를 도포한다 (도포 공정 S21). 또한, 유리 함유 Ag 페이스트를 도포할 때에는, 스크린 인쇄법, 오프셋 인쇄법, 감광성 프로세스 등의 여러 가지의 수단을 채용할 수 있다. 본 실시형태에서는, 스크린 인쇄법에 의해 유리 함유 Ag 페이스트를 패턴상으로 형성하였다.
회로층 (12) 의 일방의 면에 유리 함유 Ag 페이스트를 도포한 상태에서, 가열로 내에 장입하여 유리 함유 Ag 페이스트의 소성을 실시한다 (소성 공정 S22). 또한, 이 때의 소성 온도는, 예를 들어, 350 ℃ ∼ 645 ℃ 로 설정되어 있다.
이 소성 공정 S22 에 의해, 유리층 (31) 과 Ag 층 (32) 을 구비한 Ag 하지층 (30) 이 형성된다. 이 때, 유리층 (31) 에 의해 회로층 (12) 의 표면에 자연 발생하고 있던 알루미늄 산화 피막 (12A) 이 용융 제거되게 되어, 회로층 (12) 에 직접 유리층 (31) 이 형성된다. 또, 유리층 (31) 의 내부에, 입경이 수 나노미터 정도인 미세한 도전성 입자 (33) 가 분산된다. 이 도전성 입자 (33) 는, Ag 또는 Al 의 적어도 일방을 함유하는 결정성 입자로 되어 있고, 소성시에 유리층 (31) 내부에 석출된 것으로 추측된다.
다음으로, Ag 하지층 (30) (Ag 층 (32)) 중 회로층 (12) 과는 반대측의 면에 대해, 도전성 향상 처리, 예를 들어 블라스트 처리를 실시하여, 블라스트면 (30A) 으로 한다 (블라스트 처리 공정 S23).
이 블라스트 처리 공정 S23 에 있어서는, 블라스트 입자로서 신모스 경도 2 ∼ 7 의 실리카 등의 유리 입자, 세라믹 입자, 금속 입자, 혹은 수지제 비즈 등을 사용할 수 있다. 본 실시형태에서는 유리 입자를 사용하고 있다. 또, 블라스트 입자의 입경은 20 ㎛ 이상 150 ㎛ 이하의 범위 내로 되어 있다.
또, 블라스트 압력은 0.05 ㎫ 이상 0.8 ㎫ 이하의 범위 내, 가공 시간을 1 초 이상 10 초 이하의 범위 내로 하고 있다.
이와 같이 하여, Ag 하지층 (30) 에 블라스트 처리 (도전성 향상 처리) 를 실시하면, 라만 분광 측정 장치를 사용하여, Ag 층 (32) 의 유리층 (31) 과는 반대측의 면 (30A) 으로부터 입사광 (광원광) 을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼의 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상과 같은, Ag 가 이온화되어 도전성이 향상된 Ag 하지층 (30) 이 형성된다.
이상과 같이 하여, 본 실시형태인 Ag 하지층이 형성된 파워 모듈용 기판 (10) 이 제조된다.
다음으로, 금속층 (13) 의 타방의 면측에, 브레이징재를 개재하여 히트 싱크 (41) 를 적층하고, 가압·가열 후 냉각시킴으로써, 히트 싱크 (41) 와 금속층 (13) 을 접합한다 (히트 싱크 접합 공정 S03).
또한, 이 히트 싱크 접합 공정 S03 에 있어서는, 브레이징재로서 Al-10 mass％ Si 브레이징재박을 사용하고, 브레이징 온도를 590 ℃ ∼ 610 ℃ 로 설정하였다.
그리고, Ag 하지층 (30) 의 블라스트면 (30A) 에, 솔더재를 개재하여 IGBT 등의 파워 반도체 소자나 LED 등의 발광 소자 등의 반도체 소자 (3) 를 재치 (載置) 하고, 환원로 내에 있어서 솔더 접합한다 (반도체 소자 접합 공정 S04).
이 때, 솔더재에 의해 형성되는 접합층 (2) 에는, Ag 하지층 (30) 을 구성하는 Ag 층 (32) 의 일부 또는 전부가 용융된다.
이로써, 접합층 (2) 을 개재하여 반도체 소자 (3) 가 회로층 (12) 상에 접합된 파워 모듈 (1) 이 만들어진다.
이상과 같은 구성으로 된 본 실시형태에 관련된 파워 모듈 (1) 및 Ag 하지층이 형성된 파워 모듈용 기판 (10) 에 의하면, 회로층 (12) 의 일방의 면에 유리층 (31) 과 이 유리층 (31) 에 적층 형성된 Ag 층 (32) 으로 이루어지는 Ag 하지층 (30) 이 형성되어 있고, 이 Ag 하지층 (30) 중 회로층 (12) 과는 반대측의 면에 도전성 향상 처리, 예를 들어 블라스트 처리를 실시하여 블라스트면 (30A) 을 형성했기 때문에, Ag 의 이온화를 촉진시켜 Ag＋ 로 되어, Ag 하지층 (30) 의 도전성이 향상된다. 도전성 향상 처리가 실시된 Ag 하지층 (30) 은, Ag 층 (32) 의 유리층 (31) 과는 반대측의 면 (30A) 으로부터 입사광 (광원광) 을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼의 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상과 같은 특성을 나타낸다.
또, 이 블라스트면 (30A) 을 형성하는 블라스트 처리 공정 S03 에 있어서, Ag 층 (32) 에 압력을 부여할 수 있고, Ag 층 (32) 내부의 기공이 찌부러지고, 또한 Ag 층 (32) 의 일부에 회로층 (12) 과 직접 접촉하는 부분이 형성되게 되어, Ag 하지층 (30) 에 있어서의 전기 저항치를 대폭 저감시키는 것이 가능해진다.
여기서, 본 실시형태에서는, 블라스트 처리 공정 S03 에 있어서, 신모스 경도가 2 이상 7 이하의 범위로 된 유리 입자를 블라스트 지립으로서 사용하고 있기 때문에, 블라스트 처리에 의해 Ag 층 (32) 이 제거되는 일 없이, Ag 층 (32) 에 확실하게 압력을 부여할 수 있고, Ag 하지층 (30) 에 있어서의 전기 저항치를 대폭 저하시키는 것이 가능해진다.
또, Ag 하지층 (30) 의 두께 방향에 있어서의 전기 저항치가 10 mΩ 이하로 되어 있는 점에서, 이 Ag 하지층 (30) 에 있어서의 도전성이 확보되고, Ag 하지층 (30) 에 접합층 (2) 을 개재하여 반도체 소자 (3) 를 접합함으로써, 통전 손실이 적은 파워 모듈 (1) 을 얻을 수 있다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 이것에 한정되지 않으며, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 본 실시형태에서는, Ag 층 (32) 의 유리층 (31) 과는 반대측의 면 (30A) 에 도전성 향상 처리로서 블라스트 처리를 실시하고 있지만, 블라스트 처리 이외에도, Ag 하지층 (30) 의 Ag 의 이온화를 촉진시켜 도전성을 향상시키는 처리이면 되고, 특정의 처리 방법에 한정되는 것은 아니다.
또, 본 실시형태에서는, 회로층 및 금속층을 구성하는 금속판을 순도 99.99 mass％ 의 순알루미늄 (4N 알루미늄) 의 압연판으로 한 것으로서 설명했지만, 이것에 한정되지 않으며, 다른 알루미늄 또는 알루미늄 합금으로 구성되어 있어도 된다. 또, 회로층 및 금속층을 구성하는 금속판을, 구리 또는 구리 합금으로 구성해도 된다. 나아가서는, 구리판과 알루미늄판을 고상 확산 접합한 구조로 해도 된다.
또, 알루미늄판과 세라믹스 기판을 브레이징으로 접합하는 것으로서 설명했지만, 이것에 한정되지 않으며, 과도 액상 접합법 (Transient Liquid Phase Bonding), 주조법 등을 적용해도 된다.
또한, 회로층 및 금속층을 구성하는 금속판을 구리 또는 구리 합금으로 구성한 경우에는, 구리 또는 구리 합금으로 이루어지는 금속판을 세라믹스 기판에 접합할 때에, 직접 접합법 (DBC 법), 활성 금속 브레이징법, 주조법 등을 적용할 수 있다.
또, 절연층으로서 AlN 로 이루어지는 세라믹스 기판을 사용한 것으로서 설명했지만, 이것에 한정되지 않으며, Si3N4 나 Al2O3 등으로 이루어지는 세라믹스 기판을 사용해도 되고, 절연 수지에 의해 절연층을 구성해도 된다.
또한, 본 실시형태에서는, Ag 하지층 위에 솔더재를 개재하여 반도체 소자를 접합하는 것으로서 설명했지만, 이것에 한정되지 않으며, 산화은 페이스트, 은 입자를 함유하는 페이스트, Ag 분말을 함유하는 도전성 접착제 등을 사용하여 Ag 하지층 위에 반도체 소자를 접합해도 된다. 이 경우, Ag 끼리의 접합이 되는 점에서, 반도체 소자와 Ag 하지층의 접합 신뢰성을 향상시킬 수 있다.
또한, 산화은 페이스트로는, 산화은 분말과, 환원제와, 수지와, 용제와, 유기 금속 화합물 분말을 함유하는 것을 사용할 수 있다. 산화은 분말의 함유량이 산화은 페이스트 전체의 60 질량％ 이상 80 질량％ 이하로 되고, 환원제의 함유량이 산화은 페이스트 전체의 5 질량％ 이상 15 질량％ 이하로 되고, 유기 금속 화합물 분말의 함유량이 산화은 페이스트 전체의 0 질량％ 이상 10 질량％ 이하로 되어 있고, 잔부가 용제로 되어 있는 것이 바람직하다. 여기서, 산화은 페이스트에 있어서는, 소결 후에 미반응의 유기물이 잔존하는 것을 억제하기 위하여, 분산제나 수지를 첨가하지 않는 것이 바람직하다.
또, 히트 싱크는, 본 실시형태에서 예시한 것에 한정되지 않으며, 히트 싱크의 구조에 특별히 한정은 없다.
또한, 히트 싱크와 금속층 사이에 완충층을 형성해도 된다. 완충층으로는, 알루미늄 또는 알루미늄 합금 혹은 알루미늄을 함유하는 복합재 (예를 들어 AlSiC 등) 로 이루어지는 판재를 사용할 수 있다.
실시예
본 발명의 유효성을 확인하기 위하여 실시한 확인 실험에 대해 설명한다.
세라믹스 기판의 일방의 면에 금속판을 접합하여 회로층을 형성하였다. 여기서, 세라믹스 기판은, AlN 으로 하고, 사이즈는 27 ㎜ × 17 ㎜ × 0.6 ㎜ 로 하였다. 회로층이 되는 금속판은, 표 1 에 나타내는 재질로 하고, 사이즈는 25 ㎜ × 15 ㎜ × 0.3 ㎜ 로 하였다.
또한, 금속판이 알루미늄판인 경우에는, 접합재로서 Al-Si 계 브레이징재를 사용하였다. 또, 금속판이 구리판인 경우에는, 접합재로서 활성 금속 브레이징재 (Ag-Cu-Ti 브레이징재) 를 사용하였다.
회로층의 표면에, 실시형태에서 설명한 유리 함유 Ag 페이스트를 도포하여 가열 처리함으로써, Ag 하지층을 형성하였다.
또한, 유리 함유 Ag 페이스트의 유리 분말로서, Bi2O3 을 90.6 질량％, ZnO 를 2.6 질량％, B2O3 을 6.8 질량％ 를 함유하는 무연 유리 분말을 사용하였다. 또, 수지로서 에틸셀룰로오스를, 용제로서 디에틸렌글리콜디부틸에테르를 사용하였다. 또한, 디카르복실산계의 분산제를 첨가하였다.
여기서, 유리 함유 Ag 페이스트에 있어서의 Ag 분말의 중량 (A) 과 유리 분말의 중량 (G) 의 중량비 (A/G), 및 도포량을 조정하여, 표 1 에 나타내는 바와 같이 유리층과 Ag 층의 두께를 조정하였다.
그리고, 소성한 Ag 하지층에 대해, 도전성 향상 처리로서 표 1 에 나타내는 조건으로 블라스트 처리를 실시하여, 블라스트면을 형성하였다. 형성된 블라스트면의 관찰 결과를 도 8 에 나타낸다. 여기서, 도 8(a) 는 블라스트 처리 전의 Ag 하지층, 도 8(b) 는 본 발명예 7 의 조건으로 블라스트 처리한 Ag 하지층, 도 8(c) 는 본 발명예 1 의 조건으로 블라스트 처리한 Ag 하지층이다.
또한, 비교예 1 ∼ 3 에 있어서는, 블라스트 처리를 실시하지 않았다.
얻어진 본 발명예 1 ∼ 12 및 비교예 1 ∼ 3 의 Ag 하지층이 형성된 파워 모듈용 기판에 대해, 도 6 및 도 7 에 기재된 방법에 의해, 테스터 (KEITHLEY 사 제조 : 2010MULTIMETER) 를 사용하여, Ag 하지층의 두께 방향의 전기 저항치를 측정하였다. 전기 저항의 측정은, Ag 하지층의 상면 중앙점과, Ag 하지층의 상면 중앙점에서 Ag 하지층 단부까지의 거리 (H) 로 한 경우에, Ag 하지층 단부로부터 H만큼 떨어진 회로층 상의 점과의 사이에서 실시하였다.
또, 블라스트 처리 후의 Ag 하지층 표면 (블라스트면) 의 표면 조도 Ra 를 측정하였다. 측정은 레이저 현미경 VK-X200 (KEYENCE 사 제조 및 장치 부속 소프트웨어의 VK-Analyzer) 을 사용하여, 대물 렌즈 배율을 20 배로 하여, 3 시야를 측정하고, 그 평균치를 표면 조도 Ra 로 하였다. 또한, 블라스트 처리를 실시하지 않은 비교예 1 ∼ 3 에 있어서는, 표면 조도 Ra 의 측정은 실시하지 않았다.
또, 현미 레이저 라만 분광 분석 장치 (주식회사 호리바 제작소 제조 : 형번 XploRA) 를 사용하여, 입사광 (광원광) 의 파장을 532 ㎚ 로 하고, 본 발명예 1 ∼ 12 및 비교예 1 ∼ 3 의 Ag 하지층의 라만 스펙트럼을 측정하였다. 그리고, 얻어진 라만 스펙트럼의 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치 (IA) 및 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치 (IB) 로부터 IA/IB 를 산출하였다. 또한, 측정 지점은 Ag 하지층 상의 유리의 영역으로 하고, 적산 횟수는 3 회로 하였다.
이상의 각 평가 결과를 표 1 에 나타낸다.
Figure pct00001
Ag 하지층에 블라스트 처리를 실시하여 블라스트면을 형성한 본 발명예 1 ∼ 12 에 있어서는, 동일한 두께의 유리층 및 Ag 층을 갖는 비교예 1 ∼ 3 에 대하여, 전기 저항치가 낮아져 있었다.
본 발명예 1 ∼ 12 에서는, 라만 스펙트럼의 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상이었다. 한편, 비교예 1 ∼ 3 에서는, IA/IB 가 1.0 미만이었다.
이상과 같은 점에서, 본 발명에 의하면, 전기 저항이 낮은 Ag 하지층을 구비한 Ag 하지층이 형성된 파워 모듈용 기판을 제공 가능하다는 것이 확인되었다.
산업상 이용가능성
본 발명의 파워 모듈에 의하면, Ag 하지층에 유리층을 갖고 있어도 Ag 하지층에 있어서의 전기 저항치를 대폭 저감시킬 수 있다. 그 때문에, 본 발명의 파워 모듈은, 풍력 발전, 전기 자동차, 하이브리드 자동차 등을 제어하기 위하여 사용되는 대전력 제어용 파워 반도체 소자에 바람직하다.
1 : 파워 모듈
10 : Ag 하지층이 형성된 파워 모듈용 기판
11 : 세라믹스 기판 (절연층)
12 : 회로층
30 : Ag 하지층
30A : 블라스트면 (도전성 향상 처리면)
31 : 유리층
32 : Ag 층

Claims (5)

  1. 절연층의 일방의 면에 형성된 회로층과, 상기 회로층에 형성된 Ag 하지층을 구비한 Ag 하지층이 형성된 파워 모듈용 기판으로서,
    상기 Ag 하지층은, 상기 회로층측에 형성된 유리층과, 이 유리층에 적층 형성된 Ag 층으로 이루어지고,
    상기 Ag 하지층은, 상기 Ag 층의 상기 유리층과는 반대측의 면으로부터 입사광을 입사시켜, 라만 분광법에 의해 얻어진 라만 스펙트럼에 있어서, 3000 ㎝-1 내지 4000 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IA 로 하고, 450 ㎝-1 내지 550 ㎝-1 의 파수 범위에 있어서의 강도의 최고치를 IB 로 했을 때, IA/IB 가 1.1 이상인, Ag 하지층이 형성된 파워 모듈용 기판.
  2. 제 1 항에 있어서,
    상기 Ag 하지층은, 그 두께 방향에 있어서의 전기 저항치가 10 mΩ 이하인, Ag 하지층이 형성된 파워 모듈용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 Ag 하지층은, 유리 함유 Ag 페이스트의 소성체인, Ag 하지층이 형성된 파워 모듈용 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 Ag 하지층 중 상기 유리층과는 반대측의 면은, 도전성 향상 처리가 실시된 면인, Ag 하지층이 형성된 파워 모듈용 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 Ag 하지층이 형성된 파워 모듈용 기판과, 반도체 소자를 구비하고,
    상기 반도체 소자는, 상기 Ag 하지층에 대해 접합층을 개재하여 접합되어 있는, 파워 모듈.
KR1020177005395A 2014-09-30 2015-09-28 Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈 KR102380037B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014200878 2014-09-30
JPJP-P-2014-200878 2014-09-30
JPJP-P-2015-185296 2015-09-18
JP2015185296A JP6565527B2 (ja) 2014-09-30 2015-09-18 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
PCT/JP2015/077290 WO2016052392A1 (ja) 2014-09-30 2015-09-28 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール

Publications (2)

Publication Number Publication Date
KR20170063544A true KR20170063544A (ko) 2017-06-08
KR102380037B1 KR102380037B1 (ko) 2022-03-28

Family

ID=55630428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005395A KR102380037B1 (ko) 2014-09-30 2015-09-28 Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈

Country Status (2)

Country Link
KR (1) KR102380037B1 (ko)
WO (1) WO2016052392A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212620B1 (ko) 2016-04-11 2021-02-04 칼튼 라이프 서포트 시스템즈, 아이엔씨. 체 베드 유지 시스템
DE112017002429T5 (de) * 2016-05-10 2019-01-24 Olympus Corporation Elektronische Schaltungseinheit, Bildgebungseinheit, Bildgebungsmodul und Endoskop
JP6894211B2 (ja) * 2016-11-02 2021-06-30 株式会社Uacj アルミニウム部材、および、アルミニウム部材の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172378A (ja) 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2008063187A (ja) * 2006-09-07 2008-03-21 Ngk Spark Plug Co Ltd 窒化珪素焼結体、放熱絶縁用セラミックス基板、放熱絶縁用回路基板、及び放熱絶縁用モジュール
JP2008208442A (ja) 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2009267374A (ja) 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010287869A (ja) 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2012109315A (ja) 2010-11-15 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP2013012706A (ja) 2011-05-31 2013-01-17 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2013065607A (ja) * 2011-09-15 2013-04-11 Fuji Electric Co Ltd 薄膜太陽電池及びその製造方法
JP2014179564A (ja) * 2013-03-15 2014-09-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュールの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720454B2 (ja) * 2010-07-26 2015-05-20 旭硝子株式会社 発光素子搭載用基板とその製造方法および発光装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172378A (ja) 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2008063187A (ja) * 2006-09-07 2008-03-21 Ngk Spark Plug Co Ltd 窒化珪素焼結体、放熱絶縁用セラミックス基板、放熱絶縁用回路基板、及び放熱絶縁用モジュール
JP2008208442A (ja) 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
JP2009267374A (ja) 2008-03-31 2009-11-12 Hitachi Ltd 半導体装置及び接合材料
JP2010287869A (ja) 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2012109315A (ja) 2010-11-15 2012-06-07 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP2013012706A (ja) 2011-05-31 2013-01-17 Mitsubishi Materials Corp パワーモジュール、及び、パワーモジュールの製造方法
JP2013065607A (ja) * 2011-09-15 2013-04-11 Fuji Electric Co Ltd 薄膜太陽電池及びその製造方法
JP2014179564A (ja) * 2013-03-15 2014-09-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法及びパワーモジュールの製造方法

Also Published As

Publication number Publication date
WO2016052392A1 (ja) 2016-04-07
KR102380037B1 (ko) 2022-03-28

Similar Documents

Publication Publication Date Title
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
EP2816593B1 (en) Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer
EP3041042A1 (en) Method for manufacturing assembly and method for manufacturing power-module substrate
JP2010287869A (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
KR20160046808A (ko) 접합체 및 파워 모듈용 기판
KR102225427B1 (ko) 파워 모듈용 기판 및 그 제조 방법, 파워 모듈
CN109075081B (zh) 半导体装置
CN108780784B (zh) 带Ag基底层的金属部件、带Ag基底层的绝缘电路基板、半导体装置、带散热器的绝缘电路基板及带Ag基底层的金属部件的制造方法
KR20170063544A (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP6565527B2 (ja) Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
WO2015118790A1 (ja) 接合材、接合方法、および電力用半導体装置
WO2021039874A1 (ja) 低温焼結性接合ペースト及び接合構造体
EP4378914A1 (en) Copper/ceramic bonded body and insulated circuit board
KR101431174B1 (ko) 납재 페이스트 및 금속접합 세라믹스 회로기판
Zheng Processing and Properties of Die-attachment on Copper Surface by Low-temperature Sintering of Nanosilver Paste

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant