KR102225427B1 - 파워 모듈용 기판 및 그 제조 방법, 파워 모듈 - Google Patents

파워 모듈용 기판 및 그 제조 방법, 파워 모듈 Download PDF

Info

Publication number
KR102225427B1
KR102225427B1 KR1020167016295A KR20167016295A KR102225427B1 KR 102225427 B1 KR102225427 B1 KR 102225427B1 KR 1020167016295 A KR1020167016295 A KR 1020167016295A KR 20167016295 A KR20167016295 A KR 20167016295A KR 102225427 B1 KR102225427 B1 KR 102225427B1
Authority
KR
South Korea
Prior art keywords
layer
groove
power module
circuit layer
fired
Prior art date
Application number
KR1020167016295A
Other languages
English (en)
Other versions
KR20160102416A (ko
Inventor
슈지 니시모토
요시유키 나가토모
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20160102416A publication Critical patent/KR20160102416A/ko
Application granted granted Critical
Publication of KR102225427B1 publication Critical patent/KR102225427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ag 층 (32) 과, Ag 층 (32) 의 주위로 확산되는 회로층의 드러난 부분을 연결하도록 가늘고 긴 홈 (35) 이 형성되어 있다. 홈 (35) 은, Ag 층 (32) 의 표면으로부터, 유리층 (31) 및 알루미늄 산화 피막 (12A) 을 관통하여 회로층 (12) 의 표면 (12a) 에 도달하는 가늘고 긴 오목부이다. 홈 (35) 에는, 홈 (35) 의 내면 (35a) 을 따라 Ag 층 (32) 의 일부가 늘려 연장된 연장부 (36) 가 형성되어 있다. 연장부 (36) 에 의해, 홈 (35) 의 형성 부분에 있어서, Ag 층 (32) 과 회로층 (12) 은, 전기 저항값이 낮은 Ag 에 의해 직접 전기적으로 접속된다.

Description

파워 모듈용 기판 및 그 제조 방법, 파워 모듈{SUBSTRATE FOR POWER MODULE, METHOD FOR MANUFACTURING SAME, AND POWER MODULE}
이 발명은, 절연층의 일방의 면에 회로층이 형성된 파워 모듈용 기판 및 그 제조 방법과, 회로층 상에 반도체 소자가 접합된 파워 모듈에 관한 것이다.
본원은 2013년 12월 25일에 일본에 출원된 특허출원 2013-267199호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
각종 반도체 소자 중, 예를 들어, 전기 자동차나 전기 차량 등을 제어하기 위해서 사용되는 대전력 제어용의 파워 소자는 발열량이 많다. 이러한 대전력 제어용의 파워 소자를 탑재하는 기판으로는, 예를 들어 AlN (질화알루미늄) 등으로 이루어지는 세라믹스 기판 상에 도전성이 우수한 금속판을 회로층으로서 접합한 파워 모듈용 기판이 종래부터 널리 사용되고 있다.
그리고, 이와 같은 파워 모듈용 기판은, 그 회로층 상에, 땜납재를 개재하여 파워 소자로서의 반도체 소자가 탑재된다 (예를 들어, 특허문헌 1 참조).
회로층을 구성하는 금속으로는, 일반적으로 알루미늄 또는 알루미늄 합금, 혹은 구리 또는 구리 합금이 사용되고 있다.
여기에서, 알루미늄으로 이루어지는 회로층에 있어서는, 표면에 알루미늄의 자연 산화막이 형성되기 때문에, 땜납재와의 접합을 양호하게 실시하는 것이 곤란하다. 또, 구리로 이루어지는 회로층에 있어서는, 용융된 땜납재와 구리가 반응하여 회로층의 내부로 땜납재의 성분이 침입하여, 회로층의 도전성이 열화된다는 과제가 있었다.
한편, 땜납재를 사용하지 않는 접합 방법으로서, 예를 들어, 특허문헌 2 에는, Ag 나노 페이스트를 사용하여 반도체 소자를 접합하는 기술이 제안되어 있다.
또, 예를 들어, 특허문헌 3, 4 에는, 땜납재를 사용하지 않고 금속 산화물 입자와 유기물로 이루어지는 환원제를 함유하는 산화물 페이스트를 사용하여 반도체 소자를 접합하는 기술이 제안되어 있다.
그러나, 특허문헌 2 에 개시되어 있는 바와 같이, 땜납재를 사용하지 않고 Ag 나노 페이스트를 사용하여 반도체 소자를 접합한 경우에는, Ag 나노 페이스트로 이루어지는 접합층이 땜납재에 비해 두께가 얇게 형성되기 때문에, 열 사이클 부하시의 응력이 반도체 소자에 작용하기 쉬워져, 반도체 소자 자체가 파손되어 버릴 우려가 있었다.
또, 특허문헌 3, 4 에 개시되어 있는 바와 같이, 금속 산화물과 환원제를 사용하여 반도체 소자를 접합한 경우에도 또한, 산화물 페이스트의 소성층이 얇게 형성되는 점에서, 열 사이클 부하시의 응력이 반도체 소자에 작용하기 쉬워져, 파워 모듈의 성능이 열화될 우려가 있었다.
그래서, 예를 들어, 특허문헌 5 ∼ 7 에는, 유리 함유 Ag 페이스트를 사용하여 알루미늄 또는 구리로 이루어지는 회로층 상에 Ag 소성층을 형성한 후에, 땜납재 또는 Ag 페이스트를 개재하여 회로층과 반도체 소자를 접합하는 기술이 제안되어 있다. 이 기술에서는, 알루미늄 또는 구리로 이루어지는 회로층의 표면에, 유리 함유 Ag 페이스트를 도포하여 소성함으로써, 회로층의 표면에 형성되어 있는 산화 피막을 유리에 반응시켜서 제거하여 Ag 소성층을 형성하고, 이 Ag 소성층이 형성된 회로층 상에, 땜납재를 개재하여 반도체 소자를 접합하고 있다.
여기에서, Ag 소성층은, 유리가 회로층의 산화 피막과 반응함으로써 형성된 유리층과, 이 유리층 상에 형성된 Ag 층을 구비하고 있다. 이 유리층에는 도전성 입자가 분산되어 있고, 이 도전성 입자에 의해 유리층의 도통이 확보되어 있다.
일본 공개특허공보 2004-172378호 (A) 일본 공개특허공보 2008-208442호 (A) 일본 공개특허공보 2009-267374호 (A) 일본 공개특허공보 2006-202938호 (A) 일본 공개특허공보 2010-287869호 (A) 일본 공개특허공보 2012-109315호 (A) 일본 공개특허공보 2013-012706호 (A)
그런데, 회로층과 Ag 소성층의 접합 신뢰성을 향상시키기 위해서는, 유리 함유 Ag 페이스트 중의 유리의 함유량을 많게 하는 것이 효과적이다.
그러나, 유리 함유 Ag 페이스트 중의 유리 함유량을 증가시키면, Ag 소성층에 있어서 유리층이 두꺼워진다. 유리층은 도전성 입자가 분산되어 있어도, Ag 층 등과 비교하면 전기 저항이 높다. 이 때문에, 유리층이 두꺼워짐에 따라, Ag 소성층의 전기 저항값도 커지는 경향이 있어, 접합 신뢰성과 전기 저항값의 양쪽을 밸런스를 맞추는 것이 곤란하였다. 이와 같이 Ag 소성층의 전기 저항값이 높으면, Ag 소성층이 형성된 회로층과 반도체 소자를 땜납재 등을 개재하여 접합했을 때에, 회로층과 반도체 소자 사이에 전기를 양호하게 흐르게 할 수 없을 우려가 있었다.
이 발명은, 전술한 사정을 감안하여 이루어진 것으로, 회로층 상에 형성된 유리층과 Ag 층을 구비한 Ag 소성층을 개재하여 접합되는 반도체 소자와, 회로층 사이의 전기 저항값을 저감시키는 것이 가능한 파워 모듈용 기판 및 그 제조 방법, 파워 모듈을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 몇가지 양태는, 다음과 같은 파워 모듈용 기판 및 그 제조 방법, 파워 모듈을 제공하였다.
즉, 본 발명의 파워 모듈용 기판은, 절연층의 일방의 면에 형성된 회로층과, 그 회로층 상에 형성된 Ag 소성층을 구비한 파워 모듈용 기판으로서, 상기 Ag 소성층은, 유리층과, 이 유리층 상에 형성된 Ag 층으로 이루어지고, 상기 Ag 층과, 상기 회로층을 연결하는 홈이 형성되고, 상기 Ag 층은, 상기 홈의 내면을 따라 상기 회로층까지 연장되는 연장부를 갖고, 상기 연장부는, 상기 Ag 층과 상기 회로층을 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 파워 모듈용 기판에 의하면, Ag 층과, Ag 층의 주위로 확산되는 회로층의 드러난 부분을 연결하도록 홈이 형성된다. 이러한 홈의 내면에는, Ag 소성층을 구성하는 Ag 층으로부터 잡아늘려진 Ag 로 이루어지는 연장부가 형성되고, 이 연장부에 의해, Ag 층과 회로층을 전기적으로 접속할 수 있다.
이러한 연장부를 구성하는 Ag 는, 도전성 입자가 분산된 유리층보다 전기 저항값이 낮기 때문에, Ag 소성층으로서 비교적 고저항인 유리층이 형성되어 있어도, 회로층과 Ag 층 사이의 전기 저항을 저감시켜, 전기를 양호하게 흐르게 하는 것을 가능하게 한다. 이로써, 회로층과 Ag 소성층의 접합 신뢰성을 향상시키기 위해서 유리의 함유량을 많게 하여 유리층을 두껍게 해도, Ag 층과 회로층 사이의 전기 저항값을 낮게 유지할 수 있어, 접합 신뢰성과 전기 저항값의 양쪽을 밸런스를 맞추는 것이 가능해진다.
상기 홈은, 상기 Ag 층 중, 반도체 소자가 배치 형성되는 소자 접합 영역보다 외측으로 확산되는 주변 영역과, 상기 회로층을 연결하도록 형성되어 있는 것을 특징으로 한다.
이러한 구성에 의해, 반도체 소자와 Ag 소성층이 겹치는 부분에는 홈이 형성되지 않기 때문에, 반도체 소자의 접합 신뢰성을 높게 유지하면서, Ag 층과 회로층 사이의 전기 저항값을 낮게 할 수 있다.
상기 홈은, 상기 회로층의 표면에 형성되는 산화막보다 깊은 위치에 도달해 있는 것을 특징으로 한다.
이러한 구성에 의해, 회로층의 표면에 존재하는 고저항의 산화막보다 하층에 있는 회로층과 Ag 층을, Ag 로 이루어지는 연장부에 의해 도통시킬 수 있으므로, Ag 층과 회로층 사이의 전기 저항값을 보다 한층 저감시킬 수 있다.
상기 Ag 소성층은, 평면에서 보았을 때 대략 사각형을 이루고, 상기 홈은, 상기 Ag 층의 4 변의 각각에 형성되어 있는 것이 바람직하다.
이러한 구성에 의해, 대략 사각형의 Ag 소성층 전체에 걸쳐서 Ag 층과 회로층 사이의 전기 저항값을 치우침 없이 균등하게 저감시킬 수 있다.
상기 홈은, 그 연장 방향을 따른 길이가 0.3 ㎜ 이상, 5.0 ㎜ 이하인 것을 특징으로 한다.
홈의 길이를 0.3 ㎜ 이상으로 함으로써, Ag 층과 회로층 사이의 전기 저항값을 확실하게 낮게 할 수 있다. 또, 홈의 길이를 5 ㎜ 이하로 함으로써, Ag 소성층과 회로층 사이의 접합 신뢰성을 높게 유지할 수 있다.
상기 홈은, 그 두께 방향을 따른 깊이가 10 ㎛ 이상, 200 ㎛ 이하인 것을 특징으로 한다.
홈의 깊이를 10 ㎛ 이상으로 함으로써, Ag 층과 회로층 사이의 전기 저항값을 확실하게 낮게 할 수 있다. 또, 홈의 깊이를 200 ㎛ 이하로 함으로써, Ag 소성층과 회로층 사이의 접합 신뢰성을 높게 유지할 수 있다.
상기 홈은, 그 연장 방향에 직각인 폭이, 당해 홈이 형성된 Ag 소성층의 1 변의 길이에 대하여 5 ％ 이상, 75 ％ 이하인 것을 특징으로 한다.
이러한 구성에 의해, Ag 층과 회로층 사이의 전기 저항값을 낮게 하면서, Ag 소성층과 회로층의 접합 신뢰성을 높게 유지할 수 있다.
상기 Ag 소성층은, 그 두께 방향에 있어서의 전기 저항값이 10 mΩ 이하인 것을 특징으로 한다.
이러한 구성에 의해 전기 저항값을 낮게 함으로써, 통전 손실이 적은 파워 모듈을 얻을 수 있다.
본 발명의 파워 모듈은, 상기 각 항에 기재된 파워 모듈용 기판과, 이 파워 모듈용 기판을 구성하는 상기 Ag 소성층의 일방의 면측에 배치 형성된 반도체 소자를 구비하고, 상기 반도체 소자는, 상기 Ag 소성층에 대하여 접합층을 개재하여 접합되어 있는 것을 특징으로 한다.
본 발명의 파워 모듈에 의하면, Ag 층과, Ag 층의 주위로 확산되는 회로층의 드러난 부분을 연결하도록 홈이 형성되고, 홈의 내면의 Ag 로 이루어지는 연장부에 의해 Ag 층과 회로층이 전기적으로 접속된다. 이로써, Ag 소성층으로서 비교적 고저항인 유리층이 형성되어 있어도, 회로층과 Ag 층 사이의 전기 저항이 저감되므로, 반도체 소자와 회로층의 전기 저항값을 낮게 유지할 수 있다.
여기에서, 본 발명의 파워 모듈용 기판에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 20만회 부하했을 때의 열저항 상승률이 2 ％ 미만인 것이 바람직하다.
파워 모듈에 대하여 파워 사이클을 반복해서 부하한 경우에는, 반도체 소자와 회로층 사이의 접합층에 있어서 국소적으로 전기 저항이 높은 부분이 존재하면 부분 용융이 발생하고, 그 부분에 있어서 용융과 응고가 반복해서 발생한다. 그러면, 이 부분 용융된 지점이 기점이 되어 접합층이나 Ag 소성층에 균열이 생겨, 열저항이 상승되어 버릴 우려가 있었다. 본 발명에서는, 상기 서술한 바와 같이, 반도체 소자와 회로층 사이의 전기 저항값이 낮게 유지되어 있는 점에서, 파워 모듈에 대하여 파워 사이클을 반복해서 부하한 경우라도, 접합층이나 Ag 소성층에 대한 열부하가 억제되어, 이들 접합층이나 Ag 소성층이 조기에 파괴되지 않아, 파워 사이클에 대한 신뢰성의 향상을 도모할 수 있다. 또한, 상기 서술한 파워 사이클 시험은, 무엇보다 접합층 및 Ag 소성층에 부하가 가해지는 조건인 점에서, 이 조건하에서 파워 사이클을 20만회 부하했을 때의 열저항 상승률이 2 ％ 미만으로 되어 있으면, 통상적인 사용에 있어서 충분한 신뢰성을 얻을 수 있다.
본 발명의 파워 모듈용 기판의 제조 방법은, 절연층의 일방의 면에 형성된 회로층과, 그 회로층 상에 형성된 Ag 소성층을 구비한 파워 모듈용 기판의 제조 방법으로서, 상기 회로층의 일방의 면에, 유리 함유 Ag 페이스트를 도포하는 도포 공정과, 상기 Ag 페이스트를 소성하고, 유리층과, 이 유리층 상에 형성된 Ag 층으로 이루어지는 Ag 소성층을 형성하는 소성 공정과, 상기 Ag 층 중, 반도체 소자가 배치 형성되는 소자 접합 영역보다 외측으로 확산되는 주변 영역과, 상기 회로층을 연결하는 홈을 형성하는 홈 형성 공정을 적어도 구비하고, 상기 홈 형성 공정에 있어서, 상기 Ag 층의 일부를 상기 홈의 내면을 따라 잡아늘리듯이 연장부를 형성하고, 그 연장부에 의해 상기 Ag 층과 상기 회로층을 전기적으로 접속시키는 것을 특징으로 한다.
본 발명의 파워 모듈용 기판의 제조 방법에 의하면, Ag 층과, Ag 층의 주위로 확산되는 회로층의 드러난 부분을 연결하도록 홈을 형성하는 홈 형성 공정을 구비함으로써, 홈의 내면에는, Ag 소성층을 구성하는 Ag 층으로부터 잡아늘려진 Ag 로 이루어지는 연장부가 형성되고, 이 연장부에 의해, Ag 층과 회로층을 전기적으로 접속할 수 있다.
이러한 Ag 는, 도전성 입자가 분산된 유리층보다 전기 저항값이 낮기 때문에, Ag 소성층으로서 비교적 고저항인 유리층이 형성되어 있어도, 회로층과 Ag 층 사이의 전기 저항을 저감시켜, 전기를 양호하게 흐르게 하는 것을 가능하게 한다. 이로써, 회로층과 Ag 층 사이의 전기 저항을 저감 가능한 파워 모듈용 기판의 제조 방법을 실현할 수 있다.
상기 홈 형성 공정은, 상기 Ag 층의 일방의 면으로부터 상기 회로층을 향하여, 상기 Ag 층을 눌러 찌부러트리듯이 선상의 스크러빙선을 형성하는 공정인 것을 특징으로 한다.
이와 같은 구성에 의하면, 선단이 뽀족한 지그 등으로 Ag 층으로부터 회로층을 향하여 스크러빙선을 형성하는 것만으로, Ag 층과 회로층을 연결하는 홈, 및 홈의 내면의 Ag 로 이루어지는 연장부를 동시에 또한 용이하게 형성할 수 있다.
본 발명에 의하면, 회로층 상에 형성된 Ag 소성층을 개재하여 접합되는 반도체 소자와, 회로층 사이의 전기 저항값을 저감시키는 것이 가능한 파워 모듈용 기판 및 그 제조 방법, 파워 모듈을 제공할 수 있다.
도 1 은, 본 발명의 일 실시형태에 관련된 파워 모듈을 나타내는 단면도이다.
도 2 는, 본 발명의 파워 모듈용 기판을 나타내는 단면도이다.
도 3 은, Ag 소성층과 회로부의 접합 부분을 나타내는 주요부 확대 단면도이다.
도 4 는, 본 발명의 파워 모듈용 기판을 상면에서 보았을 때의 평면도이다.
도 5 는, 홈 형성 부분을 나타내는 주요부 확대 단면도이다.
도 6 은, Ag 소성층의 두께 방향의 전기 저항값 (P) 의 측정 방법을 나타내는 상면 설명도이다.
도 7 은, Ag 소성층의 두께 방향의 전기 저항값 (P) 의 측정 방법을 나타내는 측면 설명도이다.
도 8 은, 본 발명의 파워 모듈용 기판의 제조 방법의 일례를 단계적으로 나타낸 플로 차트이다.
도 9a 는, 홈 형성 공정의 초기 단계를 나타낸 주요부 확대 단면도이다.
도 9b 는, 홈 형성 공정의 후기 단계를 나타낸 주요부 확대 단면도이다.
이하, 도면을 참조하여 본 발명의 파워 모듈용 기판 및 그 제조 방법, 파워 모듈에 대해 설명한다. 또한, 이하에 나타내는 각 실시형태는, 발명의 취지를 보다 잘 이해시키기 위해서 구체적으로 설명하는 것으로, 특별히 지정이 없는 한 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해서 편의상 주요부가 되는 부분을 확대해서 나타내고 있는 경우가 있어, 각 구성 요소의 치수 비율 등이 실제와 동일하다고 할 수만은 없다.
도 1 은, 본 발명의 파워 모듈용 기판을 구비한 파워 모듈을 나타내는 단면도이다.
본 실시형태에 있어서의 파워 모듈 (1) 은, 회로층 (12) 이 배치 형성된 파워 모듈용 기판 (10) 과, 회로층 (12) 의 표면에 접합층 (2) 을 개재하여 접합된 반도체 칩 (반도체 소자) (3) 과, 냉각기 (40) 를 구비하고 있다.
파워 모듈용 기판 (10) 은, 절연층을 구성하는 세라믹스 기판 (11) 과, 이 세라믹스 기판 (11) 의 일방의 면 (11a) (도 1 에 있어서 상면) 에 배치 형성된 회로층 (12) 과, 세라믹스 기판 (11) 의 타방의 면 (11b) (도 1 에 있어서 하면) 에 배치 형성된 금속층 (13) 을 구비하고 있다.
세라믹스 기판 (11) 은, 회로층 (12) 과 금속층 (13) 사이의 전기적 접속을 방지하는 것로서, 예를 들어, 절연성이 높은 AlN (질화알루미늄) 이나, Al2O3 (산화 알루미늄), Si3N4 (질화규소) 등으로 구성되어 있으면 되고, 본 실시형태에서는 AlN 을 사용하고 있다. 또, 세라믹스 기판 (11) 의 두께는, 예를 들어, 0.2 ∼ 1.5 ㎜ 의 범위 내로 설정되어 있고, 일례로서 본 실시형태에서는, 0.635 ㎜ 로 설정되어 있다.
회로층 (12) 은, 세라믹스 기판 (11) 의 일방의 면 (11a) 에 도전성을 갖는 금속판이 접합됨으로써 형성되어 있다. 회로층 (12) 으로는, Al, 또는 Al 을 함유하는 합금, Cu 등을 들 수 있다. 본 실시형태에 있어서는, 회로층 (12) 은, 예를 들어, 순도가 99.99 mass％ 이상의 알루미늄 (이른바 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 세라믹스 기판 (11) 에 접합됨으로써 형성되어 있다.
금속층 (13) 은, 세라믹스 기판 (11) 의 타방의 면 (11b) 에 금속판이 접합됨으로써 형성되어 있다. 본 실시형태에 있어서는, 금속층 (13) 은, 회로층 (12) 과 마찬가지로, 순도가 99.99 mass％ 이상의 알루미늄 (이른바 4N 알루미늄) 의 압연판으로 이루어지는 알루미늄판이 세라믹스 기판 (11) 에 접합됨으로써 형성되어 있다.
냉각기 (40) 는, 전술한 파워 모듈용 기판 (10) 에서 발생한 열을 전달 운반하여 방열함으로써, 파워 모듈 (1) 전체를 냉각시키기 위한 것이다. 이러한 냉각기 (40) 는, 파워 모듈용 기판 (10) 과 접합되는 천판부 (41) 와, 이 천판부 (41) 로부터 하방을 향하여 수직으로 형성된 방열핀 (42) 과, 냉각 매체 (예를 들어 냉각수) 를 유통시키기 위한 유로 (43) 를 구비하고 있다. 냉각기 (40) (천판부 (41)) 는 열전도성이 양호한 재질로 구성되는 것이 바람직하고, 본 실시형태에 있어서는, 예를 들어, A6063 (알루미늄 합금) 으로 구성되어 있다.
또, 본 실시형태에 있어서는, 냉각기 (40) 의 천판부 (41) 와 금속층 (13) 사이에는, 알루미늄 또는 알루미늄 합금 혹은 알루미늄을 함유하는 복합재 (예를 들어 AlSiC 등) 로 이루어지는 완충층 (15) 이 형성되어 있다.
회로층 (12) 의 표면 (도 1 에 있어서 상면) (12a) 에는, 후술하는 Ag 페이스트를 소성함으로써 얻어지는 Ag 소성층 (30) 이 형성되어 있고, 이 Ag 소성층 (30) 의 표면 (12a) 에 접합층 (2) 을 개재하여 반도체 칩 (3) 이 접합되어 있다.
접합층 (2) 으로는, 예를 들어, 땜납층을 들 수 있다. 땜납층을 형성하는 땜납재로는, 예를 들어, Sn-Ag 계, Sn-In 계, 혹은 Sn-Ag-Cu 계를 들 수 있다.
또한, Ag 소성층 (30) 은, 도 1 에 나타내는 바와 같이, 회로층 (12) 의 표면 전체에는 형성되지 않고, 반도체 칩 (3) 이 배치 형성되는 부분에만 선택적으로 형성되고 있으면 되고, 그 주변은 회로층 (12) 을 이루는 알루미늄판이 드러나 있다.
그리고, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 20만회 부하했을 때의 열저항 상승률이 2 ％ 미만이 되도록 구성되어 있다.
상세히 서술하면, 반도체 칩 (3) 으로서 IGBT 소자를 회로층 (12) 에 납땜함과 함께, 알루미늄 합금으로 이루어지는 접속 배선을 본딩한다. 그리고, IGBT 소자에 대한 통전을, 통전 (ON) 에 의해 소자 표면 온도 140 ℃, 비통전 (OFF) 에 의해 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 20만회 반복한 후에, 열저항 상승률이 2 ％ 미만으로 되어 있는 것이다.
도 2 및 도 3 은, 접합층 (2) 을 개재하여 반도체 칩 (3) 을 접합하기 전의 파워 모듈용 기판 (10) 을 나타내는 단면도이다.
이 파워 모듈용 기판 (10) 에 있어서는, 회로층 (12) 의 표면 (도 2 및 도 3 에 있어서 상면) (12a) 에 전술한 Ag 소성층 (30) 이 형성되어 있다. 이 Ag 소성층 (30) 은, 접합층 (2) 을 개재하여 반도체 칩 (3) 을 접합하기 전의 상태에서는, 도 3 에 나타내는 바와 같이, 회로층 (12) 측에 형성된 유리층 (31) 과, 이 유리층 (31) 상에 형성된 Ag 층 (32) 을 구비하고 있다. 그리고, 이 유리층 (31) 내부에는, 입경이 수 나노미터 정도의 미세한 도전성 입자 (33) 가 분산되어 있다. 이 도전성 입자 (33) 는, 예를 들어, Ag 또는 Al 의 적어도 일방을 함유하는 결정성 입자로 되어 있다.
회로층 (12) 은, 순도 99.99 mass％ 의 알루미늄으로 구성되어 있지만, 회로층 (12) 의 표면 (도 3 에 있어서 상면) 은, 대기중에서 자연 발생한 알루미늄 산화 피막 (산화막 : Al2O3) (12A) 에 의해 덮인다. 그러나, 전술한 Ag 소성층 (30) 이 형성된 부분에 있어서는, 알루미늄 산화 피막 (12A) 은, Ag 소성층 (30) 을 형성할 때의 유리와의 반응에 의해 제거되어 있다.
따라서, 이 부분 (회로층 (12) 중, Ag 소성층 (30) 과 겹치는 부분) 에 있어서는, 회로층 (12) 상에 알루미늄 산화 피막 (12A) 을 개재하지 않고, 직접 Ag 소성층 (30) 이 형성되어 있다. 요컨대, 회로층 (12) 을 구성하는 알루미늄과 유리층 (31) 이 직접 접합되어 있다.
도 4 는, 접합층 (2) 을 개재하여 반도체 칩 (3) 을 접합하기 전의 파워 모듈용 기판 (10) 을, 상면에서 보았을 때의 평면도이다.
Ag 소성층 (30) 은, 상면에서 평면으로 보았을 때 대략 사각형, 예를 들어 장방형을 이루도록 회로층 (12) 의 일부에 형성되어 있다. 회로층 (12) 은, Ag 소성층 (30) 의 형성 부분의 주위의 드러난 부분에 있어서는, 알루미늄 산화 피막 (12A) 에 의해 덮여 있다.
Ag 소성층 (30) 의 중심 부근은, 접합층 (2) 을 개재하여 반도체 칩 (3) 이 접합되는 영역인 소자 접합 영역 (E1) 이 된다. 한편, 이 소자 접합 영역 (E1) 의 주위로 확산되는 주변 영역 (E2) 은, 반도체 칩 (3) 의 접합 후에도 Ag 층 (32) 이 드러난 상태가 된다.
그리고, Ag 소성층 (30) 의 주변 영역 (E2) 과, Ag 소성층 (30) 의 주위로 확산되는 회로층 (12) 의 드러난 부분을 연결하도록 가늘고 긴 홈 (35) 이 형성되어 있다. 홈 (35) 은, 예를 들어, 평면에서 보았을 때 장방형의 Ag 소성층 (30) 의 4 변 중, 각각의 1 변의 중앙에 1 지점씩, 합계로 4 개의 홈 (35, 35···) 이 형성되어 있는 것이 바람직하다.
도 5 는, Ag 소성층에 홈이 형성된 부분을 나타내는 주요부 확대 단면도이다. Ag 소성층 (30) 의 4 변의 각각에 형성된 홈 (35) 은, Ag 층 (32) 의 표면 (도 5 에 있어서 상면) (32a) 으로부터, 유리층 (31) 및 알루미늄 산화 피막 (12A) 을 관통하여 회로층 (12) 의 표면 (12a) 에 도달하는 가늘고 긴 오목부이다.
홈 (35) 은, 그 연장 방향 (길이 방향) 을 따른 길이 (L) (도 4 참조) 가, 예를 들어, 0.3 ㎜ 이상, 5.0 ㎜ 이하가 되도록 형성되어 있다. 또, 홈 (35) 은, 그 두께 방향을 따른 깊이 (D) 가 10 ㎛ 이상, 200 ㎛ 이하가 되도록 형성되어 있다. 이러한 홈 (35) 의 깊이 (D) 는, Ag 소성층 (30) 을 구성하는 유리층 (31) 이나 Ag 층 (32) 의 두께에 따라 적절히 조절된다.
또한, 홈 (35) 은, 그 연장 방향에 직각인 폭 (W) 이, 이 홈 (35) 을 형성한 Ag 소성층 (30) 의 1 변의 길이에 대하여 5 ％ 이상, 75 ％ 이하가 되도록 형성되어 있다.
각각의 홈 (35) 에는, 홈 (35) 의 내면 (35a) 을 따라, Ag 층 (32) 의 일부가 늘려 연장된 연장부 (36) 가 형성되어 있다. 이러한 연장부 (36) 는, Ag 층 (32) 을 구성하는 비교적 유연한 금속인 Ag 가, 홈 (35) 의 형성시에 지그에 의해 잡아늘려짐으로써 형성된 것으로, Ag 층 (32) 으로부터 연장되어 회로층 (12) 의 표면 (12a) 에 도달한다. 이러한 연장부 (36) 에 의해, 홈 (35) 의 형성 부분에 있어서, Ag 층 (32) 과 회로층 (12) 은, 전기 저항값이 낮은 Ag 에 의해 직접 전기적으로 접속된다. 또한, 홈 (35) 의 형성 방법은 후술한다.
이와 같이, 홈 (35) 에 형성된 연장부 (36) 에 의해, Ag 층 (32) 과 회로층 (12) 을 Ag 로 전기적으로 접속시킴으로써, Ag 소성층 (30) 의 두께 방향의 전기 저항값 (P) 이 예를 들어, 10 mΩ 이하가 된다.
또한, 여기에서, 본 실시형태에 있어서는, Ag 소성층 (30) 의 두께 방향에 있어서의 전기 저항값 (P) 은, Ag 소성층 (30) 의 상면과 회로층 (12) 의 상면 사이의 전기 저항값으로 하고 있다. 이것은, 회로층 (12) 을 구성하는 4N 알루미늄의 전기 저항이 Ag 소성층 (30) 의 두께 방향의 전기 저항에 비해 매우 작기 때문이다. 이 전기 저항의 측정시에는, 도 6 및 도 7 에 나타내는 바와 같이, Ag 소성층 (30) 의 상면 중앙점과, Ag 소성층 (30) 의 상면 중앙점으로부터 Ag 소성층 (30) 단부까지의 거리 (H) 에 대하여 Ag 소성층 (30) 단부로부터 H 만큼 떨어진 회로층 (12) 상의 점 사이의 전기 저항을 측정하는 것으로 하고 있다.
본 실시형태에 있어서는, 도 3 에 나타내는 바와 같이, 회로층 (12) 상에 자연 발생하는 알루미늄 산화 피막 (12A) 의 두께 (to) 가 4 ㎚ ≤ to ≤6 ㎚ 로 되어 있다. 또, 유리층 (31) 의 두께 (tg) 가 0.01 ㎛ ≤ tg ≤5 ㎛, Ag 층 (32) 의 두께 (ta) 가 1 ㎛ ≤ ta ≤100 ㎛, Ag 소성층 (30) 전체의 두께 (tg ＋ ta) 가 1.01 ㎛ ≤ tg ＋ ta ≤105 ㎛ 가 되도록 구성되어 있다.
다음으로, 본 발명의 파워 모듈용 기판의 제조 방법에 대해 설명한다.
도 8 은, 파워 모듈용 기판의 제조 방법의 일례를 단계적으로 나타낸 플로 차트이다.
먼저, 회로층 (12) 이 되는 알루미늄판 및 금속층 (13) 이 되는 알루미늄판을 준비하고, 이들 알루미늄판을, 세라믹스 기판 (11) 의 일방의 면 (11a) 및 타방의 면 (11b) 에 각각 납재를 개재하여 적층하고, 가압·가열 후 냉각시킴으로써, 상기 알루미늄판과 세라믹스 기판 (11) 을 접합한다 (회로층 및 금속층 접합 공정 S11). 납재로는, 예를 들어, Al-Si 납재 등을 사용할 수 있다. 또한, 이 납땜의 온도는, 예를 들어, 640 ℃ ∼ 650 ℃ 로 설정되어 있다.
다음으로, 금속층 (13) 의 타방의 면측에, 완충층 (15) 을 개재하여 냉각기 (40) (천판부 (41)) 를 납재를 개재하여 접합한다 (냉각기 접합 공정 S12). 납재로는, 예를 들어, Al-Si 납재 등을 사용할 수 있다. 또한, 냉각기 (40) 의 납땜의 온도는, 예를 들어, 590 ℃ ∼ 610 ℃ 로 설정되어 있다.
그리고, 회로층 (12) 의 표면 (12a) 에, Ag 페이스트를 도포한다 (도포 공정 S13). 또한, Ag 페이스트를 도포할 때에는, 스크린 인쇄법, 오프셋 인쇄법, 감광성 프로세스 등의 여러 가지 수단을 채용할 수 있다. 본 실시형태에서는, 스크린 인쇄법에 의해 Ag 페이스트를 패턴상으로 형성하였다.
여기에서, 도포 공정 S13 에서 사용되는 Ag 페이스트에 대해 설명한다. Ag 페이스트는, Ag 분말과, 유리 분말과, 수지와, 용제와, 분산제를 함유하고 있고, Ag 분말과 유리 분말로 이루어지는 분말 성분의 함유량이 Ag 페이스트 전체의 60 질량％ 이상 90 질량％ 이하로 되어 있고, 잔부가 수지, 용제, 분산제로 되어 있다.
또한, 본 실시형태에서는, Ag 분말과 유리 분말로 이루어지는 분말 성분의 함유량은, Ag 페이스트 전체의 85 질량％ 로 되어 있다. 또, 이 Ag 페이스트는, 그 점도가, 예를 들어, 10 ㎩·s 이상 500 ㎩·s 이하, 보다 바람직하게는 50 ㎩·s 이상 300 ㎩·s 이하로 조정되어 있다.
Ag 분말은, 그 입경이 0.05 ㎛ 이상 1.0 ㎛ 이하로 되어 있고, 본 실시형태에서는, 평균 입경 0.8 ㎛ 의 것을 사용하였다.
유리 분말은, 예를 들어, 산화납, 산화아연, 산화규소, 산화붕소, 산화인 및 산화비스무트 중 어느 1 종 또는 2 종 이상을 함유하고 있고, 그 연화 온도가 600 ℃ 이하로 되어 있다. 본 실시형태에서는, 산화납과 산화아연과 산화붕소로 이루어지고, 평균 입경이 0.5 ㎛ 의 유리 분말을 사용하였다.
또, Ag 분말의 중량 (A) 와 유리 분말의 중량 (G) 의 중량비 (A/G) 는, 80/20 내지 99/1 의 범위 내로 조정되어 있고, 본 실시형태에서는, A/G = 80/5 로 하였다.
용제는, 비점이 200 ℃ 이상의 것이 적합하고, 본 실시형태에서는, 디에틸렌글리콜디부틸에테르를 사용하고 있다.
수지는 Ag 페이스트의 점도를 조정하는 것으로, 500 ℃ 이상에서 분해되는 것이 적합하다. 본 실시형태에서는, 에틸셀룰로오스를 사용하고 있다.
또, 본 실시형태에서는, 디카르복실산계의 분산제를 첨가하고 있다. 또한, 분산제를 첨가하지 않고 Ag 페이스트를 구성해도 된다.
이러한 구성의 Ag 페이스트를 얻는 방법으로는, 예를 들어, Ag 분말과 유리 분말을 혼합하여 혼합 분말을 생성하고, 또, 용제와 수지를 혼합하여 유기 혼합물을 생성하여, 이들 혼합 분말과 유기 혼합물과 분산제를 믹서에 의해 예비 혼합한다. 그리고, 예비 혼합물을 롤 밀기를 사용하여 반죽하면서 혼합한 후, 얻어진 혼련을 페이스트 여과기에 의해 여과함으로써, Ag 페이스트가 제조된다.
회로층 (12) 의 표면 (12a) 에 Ag 페이스트를 도포한 상태로, 가열로 내에 장입하여 Ag 페이스트의 소성을 실시한다 (소성 공정 S14). 또한, 이 때의 소성 온도는, 예를 들어, 350 ℃ ∼ 645 ℃ 로 설정되어 있다.
이 소성 공정 S14 에 의해, 유리층 (31) 과 Ag 층 (32) 을 구비한 Ag 소성층 (30) 이 형성된다. 이 때, 유리층 (31) 에 의해, 회로층 (12) 의 표면에 자연 발생되어 있던 알루미늄 산화 피막 (12A) 이 용융 제거되게 되어, 회로층 (12) 에 직접 유리층 (31) 이 형성된다. 또, 유리층 (31) 의 내부에, 입경이 수 나노미터 정도의 미세한 도전성 입자 (33) 가 분산되게 된다. 이 도전성 입자 (33) 는, Ag 또는 Al 의 적어도 일방을 함유하는 결정성 입자로 되어 있고, 소성시에 유리층 (31) 내부로 석출된 것이라고 추측된다.
다음으로, 형성된 Ag 소성층 (30) 의 주변 영역 (E2) 과, Ag 소성층 (30) 의 주위로 확산되는 회로층 (12) 의 드러난 부분을 연결하도록 홈 (35) 을 형성한다 (홈 형성 공정 S15).
도 9a 및 도 9b 는, 홈 형성 공정 S15 를 단계적으로 나타낸 주요부 확대 단면도이다. 도 9a 는, 홈 형성 공정의 초기 단계를 나타낸 주요부 확대 단면도이다. 도 9b 는, 홈 형성 공정의 후기 단계를 나타낸 주요부 확대 단면도이다.
도 9a 에 나타내는 바와 같이, 홈 형성 공정 S15 에서는, 미리 설정한 홈 (35) 의 형성 예정선 (Q) 을 따라, 예를 들어, 선단이 뽀족한 형상의 경질인 지그 (M) 를 Ag 층 (32) 의 표면 (32a) 으로부터 압입한다.
그리고, 도 9b 에 나타내는 바와 같이, 지그 (M) 의 선단 (Mc) 이 회로층 (12) 에 도달하는 정도, 예를 들어, 1.00 ㎛ ∼ 100 ㎛ 정도의 깊이까지 Ag 소성층 (30) 에 홈 (35) 을 형성한다. 이러한 지그 (M) 를 Ag 층 (32) 으로부터 압입할 때에, 절입된 Ag 층 (32) 의 단부가 지그 (M) 에 의해 잡아늘려져, Ag 층 (32) 에 이어지는 연장부 (36) 로서 회로층 (12) 까지 연장된다. 이것은, Ag 층 (32) 을 구성하는 Ag 가 전성 (展性), 연성 (延性) 이 풍부하기 때문이다. 이로써, Ag 층 (32) 과 회로층 (12) 이, 유리층 (31) 보다 전기 저항값이 낮은 Ag 에 의해 전기적으로 접속된다.
그리고, 지그 (M) 를 Ag 소성층 (30) 의 주변 영역 (E2) 으로부터, Ag 소성층 (30) 의 주위로 확산되는 회로층 (12) 의 드러난 부분까지 움직인다 (도 4 참조). 이로써, 회로층 (12) 의 드러난 부분을 덮고 있는 알루미늄 산화 피막 (12A) 이 깍아내어져 회로층 (12) 의 Al 이 노출됨과 함께, 이 노출된 Al 과, Ag 층 (32) 으로부터 잡아늘려진 연장부 (36) 의 Ag 가 접속된다.
이상과 같이, 홈 형성 공정 S15 에서는, Ag 층 (32) 을 지그 (M) 에 의해 눌러 찌부러트리듯이, 선상의 스크러빙선을 Ag 소성층 (30) 의 주변 영역 (E2) 으로부터 회로층 (12) 의 드러난 부분까지 형성함으로써, 홈 (35) 이 형성된다.
이렇게 하여, 회로층 (12) 의 표면 (12a) 에 Ag 소성층 (30) 이 형성된 파워 모듈용 기판 (10) 이 제조된다.
그리고, Ag 소성층 (30) 의 표면에, 땜납재를 개재하여 반도체 칩 (3) 을 재치하고, 환원로 내에 있어서 땜납 접합한다 (땜납 접합 공정 S16). 이 때, 땜납재에 의해 형성되는 접합층 (2) 에는, Ag 소성층 (30) 을 구성하는 Ag 층 (32) 의 일부 또는 전부가 용융되게 된다.
이로써, 접합층 (2) 을 개재하여 반도체 칩 (3) 이 회로층 (12) 상에 접합된 파워 모듈 (1) 이 제조된다.
이상과 같은 구성으로 된 본 실시형태인 파워 모듈용 기판 (10) 및 파워 모듈 (1) 에 있어서는, Ag 소성층 (30) 의 주변 영역 (E2) 과, Ag 소성층 (30) 의 주위로 확산되는 회로층 (12) 의 드러난 부분을 연결하도록 홈 (35) 을 형성하였다. 이러한 홈 (35) 의 내면에는, Ag 소성층 (30) 을 구성하는 Ag 층 (32) 으로부터 잡아늘려진 Ag 로 이루어지는 연장부 (36) 가 형성되고, 이 연장부 (36) 에 의해, Ag 층 (32) 과 회로층 (12) 이 전기적으로 접속된다.
이러한 Ag 는, 도전성 입자 (33) 가 분산된 유리층 (31) 보다 전기 저항값이 낮기 때문에, Ag 소성층 (30) 으로서 비교적 고저항인 유리층 (31) 이 형성되어 있어도, 회로층 (12) 과 반도체 칩 (3) 사이의 전기 저항을 저감시켜, 전기를 양호하게 흐르게 하는 것을 가능하게 한다. 이로써, 회로층 (12) 과 Ag 소성층 (30) 의 접합 신뢰성을 향상시키기 위해서, 유리의 함유량을 많게 하여 유리층 (31) 을 두껍게 해도, Ag 층 (32) 과 회로층 (12) 사이의 전기 저항값은 낮게 유지할 수 있어, 접합 신뢰성과 전기 저항값의 양쪽을 밸런스를 맞추는 것이 가능해진다.
또, 본 실시형태인 파워 모듈 (1) 에 있어서는, 파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 파워 사이클을 20만회 부하했을 때의 열저항 상승률이 2 ％ 미만이 되도록 구성되어 있으므로, 파워 사이클 부하시에 있어서도, 조기에 접합층 (2) 이나 Ag 소성층 (30) 이 파괴되지 않아, 신뢰성의 향상을 도모할 수 있다.
상세히 서술하면, 파워 모듈 (1) 에 대하여 파워 사이클을 반복해서 부하한 경우에는, 회로층 (12) 과 반도체 칩 (3) 사이에 있어서 국소적으로 전기 저항이 높은 부분이 존재하면 부분 용융이 발생하고, 그 부분에서 용융과 응고가 반복해서 발생한다. 그러면, 이 부분 용융된 지점이 기점이 되어 접합층 (2) 이나 Ag 소성층 (30) 에 균열이 생기고, 열저항이 상승되어 버릴 우려가 있다. 본 실시형태에서는, 상기 서술한 바와 같이, 반도체 칩 (3) 과 회로층 (12) 사이의 전기 저항값이 낮게 유지되고 있는 점에서, 파워 모듈 (1) 에 대하여 파워 사이클을 반복해서 부하한 경우에도, 접합층 (2) 이나 Ag 소성층 (30) 이 조기에 파괴되지 않아, 파워 사이클에 대한 신뢰성의 향상을 도모할 수 있다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 이것에 한정되지 않고, 그 발명의 기술적 사상을 일탈하지 않는 범위에서 적절히 변경 가능하다.
예를 들어, 상기 실시형태에서는, 접합층으로서 땜납층을 사용하는 경우에 대해 설명하였지만, 이것에 한정되는 것이 아니고, 예를 들어 접합층으로서 나노 Ag 입자와 유기물을 함유하는 Ag 페이스트를 사용하여 회로층과 반도체 소자를 접합해도 된다.
또, 상기 서술한 실시형태에 있어서는, 홈 (35) 을 평면에서 보았을 때 장방형의 Ag 소성층 (30) 의 4 변 중, 각각의 1 변의 중앙에 1 지점씩, 합계로 4 개 형성하고 있지만, 홈의 형성 갯수나 형성 지점은 이것에 한정되는 것은 아니다. 예를 들어, 평면에서 보았을 때 사각형의 Ag 소성층의 4 변 중, 임의의 1 변에 홈을 형성해도 된다. 또, Ag 소성층의 임의의 1 변에 복수의 홈을 형성해도 된다. 이 경우, 서로의 홈끼리의 간격이 등간격이 되도록 형성하는 것이 바람직하다.
또, 상기 서술한 실시형태에 있어서는, 홈 (35) 의 형상은, 바닥부가 둔각을 이루는 형상으로 형성하고 있지만, 홈의 형상은 이것에 한정되는 것은 아니고, 예를 들어, 홈의 바닥부가 평탄한 형상이나, 홈의 바닥부가 만곡면을 이루는 형상 등 이어도 된다. 또, 홈 형성 공정에 있어서는, 목적으로 하는 홈의 형상을 갖는 지그가 적절히 선택되면 된다.
또, 상기 서술한 실시형태에 있어서는, 절연층을 구성하는 세라믹스 기판에 대하여 접합되는 회로층 및 금속층으로서 알루미늄판을 예시하고 있지만, 이것에 한정되는 것은 아니다. 예를 들어, 회로층 및 금속층으로서 각각 구리판을 사용할 수도 있다. 또, 회로층으로서 구리판, 금속층으로서 알루미늄판을 각각 사용할 수도 있다. 또, 회로층, 및 금속층으로서 세라믹스 기판측으로부터 순서대로 알루미늄판과 구리판을 접합한 것을 각각 사용할 수도 있다.
실시예
이하에, 본 발명의 효과를 확인하고자 실시한 확인 실험의 결과에 대해 설명한다.
(실시예 1)
본 발명예로서, 전술한 실시형태에 기재된 파워 모듈용 기판을 준비하였다.
즉, Ag 소성층 (30) 의 주변 영역 (E2) 과, Ag 소성층 (30) 의 주위로 확산되는 회로층 (12) 의 드러난 부분을 연결하도록 홈 (35) 을 형성하였다. 홈 (35) 은, 평면에서 보았을 때 장방형의 Ag 소성층 (30) 의 4 변 중, 각각의 1 변의 중앙에 1 지점씩, 합계로 4 개 형성하였다. 각각의 홈 (35) 의 길이는 3 ㎜, 깊이는 50 ㎛, 폭은 2 ㎜ 로 하였다.
비교예로서, 홈을 형성하지 않는 파워 모듈용 기판을 준비하였다. 홈을 형성하지 않는 것 이외에는, 본 발명예와 동일한 구성으로 하였다.
이러한 본 발명예와 비교예의 각각에 대하여, Ag 소성층의 두께 방향에 있어서의 전기 저항값을 측정하였다. 전기 저항의 측정시에는, 도 6 및 도 7 에 나타내는 바와 같이, Ag 소성층의 상면 중앙점과, Ag 소성층의 상면 중앙점으로부터 Ag 소성층 단부까지의 거리 (H) 에 대하여 Ag 소성층 단부로부터 H 만큼 떨어진 회로층 상의 점 사이의 전기 저항을 측정하였다.
이렇게 하여 측정된 본 발명예와 비교예에 있어서의 Ag 소성층의 전기 저항값을 표 1 에 나타낸다.
Figure 112016058553232-pct00001
표 1 에 나타내는 결과에 의하면, 종래에는 0.5 Ω 이었던 Ag 소성층의 전기 저항값이, 본 발명에 의해 10 mΩ 이하가 되어, 대폭적인 전기 저항값의 저감 효과가 확인되었다. 본 발명에 의하면, 접합 신뢰성과 전기 저항값의 양쪽을 밸런스를 맞추는 것이 가능한 파워 모듈용 기판이 얻어지는 것이 확인되었다.
(실시예 2)
전술한 실시예 1 에서 사용한 본 발명예 및 비교예의 파워 모듈용 기판을 준비하고, 이 파워 모듈용 기판의 회로층 상에 반도체 소자로서 IGBT 소자를 땜납 접합하였다. 또, 파워 모듈용 기판의 금속층측에 히트 싱크를 배치 형성하였다.
여기에서, 세라믹스 기판은 AlN 로 구성되고, 27 ㎜ × 17 ㎜, 두께 0.6 ㎜ 의 것을 사용하였다. 또, 회로층은 4N 알루미늄으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 의 것을 사용하였다. 금속층은 4N 알루미늄으로 구성되고, 25 ㎜ × 15 ㎜, 두께 0.6 ㎜ 의 것을 사용하였다. 반도체 소자는 IGBT 소자로 하고, 13 ㎜ × 10 ㎜, 두께 0.25 ㎜ 의 것을 사용하였다. 히트 싱크로는, 40.0 ㎜ × 40.0 ㎜ × 2.5 ㎜ 의 알루미늄판 (A6063) 을 사용하였다.
또한, 반도체 소자 (IGBT 소자) 는, 땜납재로서 Sn-Cu 계 땜납을 사용하고, 수소 3 vol％ 환원 분위기, 가열 온도 (가열 대상물 온도) 330 ℃ 및 유지 시간 5 분의 조건으로 하여 땜납 접합하였다.
(파워 사이클 시험)
IGBT 소자에 대한 통전을, 통전 (ON) 에 의해 소자 표면 온도 140 ℃, 비통전 (OFF) 에 의해 소자 표면 온도 60 ℃ 가 되는 1 사이클을 10 초마다 반복하도록 하여 조정하고, 이 파워 사이클을 20만회 반복하였다. 그리고, 초기 상태로부터의 열저항의 상승률을 평가하였다. 또한, 본 실시예에서는 파워 사이클 시험을 3 회 반복하였다.
(열저항 측정)
열저항으로서, 과도 열저항을 열저항 테스터 (TESEC 사 제조 4324-KT) 를 사용하여 측정하였다. 인가 전력 : 100 W, 인가 시간 : 100 ms 로 하고, 전력 인가 전후의 게이트-에미터 사이의 전압차를 측정함으로써, 열저항을 구하였다. 측정은 상기 서술한 파워 사이클 시험시에 있어서, 5만 사이클마다 실시하였다. 또한, 열저항의 상승률은 3 회 시험의 평균값으로 하였다.
평가 결과를 표 2 에 나타낸다.
Figure 112016058553232-pct00002
비교예에 있어서는, 파워 사이클을 10만회 부하한 시점에서 열저항의 상승률이 1 ％ 를 초과하고 있고, 사이클 횟수가 증가함에 따라 열저항도 상승되어 있다.
이에 비해, 본 발명예에 의하면, 파워 사이클을 20만회 부하해도 열저항의 상승이 거의 확인되지 않는다.
이상으로부터, 본 발명예에 의하면, 파워 사이클 신뢰성이 우수한 파워 모듈을 제공 가능한 것이 확인되었다.
산업상 이용가능성
본원발명에 의해, 신뢰성이 높고, 또한 바람직한 성능을 갖는 파워 모듈을 제공할 수 있다.
1 : 파워 모듈
2 : 접합층
3 : 반도체 칩 (반도체 소자)
10 : 파워 모듈용 기판
11 : 세라믹스 기판 (절연층)
12 : 회로층
30 : Ag 소성층
31 : 유리층
32 : Ag 층
33 : 도전성 입자
35 : 홈
36 : 연장부
E2 : 주변 영역

Claims (12)

  1. 절연층의 일방의 면에 형성된 회로층과, 그 회로층 상에 형성된 Ag 소성층을 구비한 파워 모듈용 기판으로서,
    상기 Ag 소성층은, 유리층과, 이 유리층 상에 형성된 Ag 층으로 이루어지고,
    상기 Ag 층과, 상기 회로층을 연결하는 홈이 형성되고,
    상기 Ag 층은, 상기 홈의 내면을 따라 상기 회로층까지 연장되는 연장부를 갖고,
    상기 연장부는, 상기 Ag 층과 상기 회로층을 전기적으로 접속하는며 그리고 상기 회로층에 직접 접속되는 것을 특징으로 하는 파워 모듈용 기판.
  2. 제 1 항에 있어서,
    상기 홈은, 상기 Ag 층 중, 반도체 소자가 배치 형성되는 소자 접합 영역보다 외측으로 확산되는 주변 영역과, 상기 회로층을 연결하도록 형성되어 있는 것을 특징으로 하는 파워 모듈용 기판.
  3. 제 1 항에 있어서,
    상기 홈은, 상기 회로층의 표면에 형성되는 산화막보다 깊은 위치에 도달해 있는 것을 특징으로 하는 파워 모듈용 기판.
  4. 제 1 항에 있어서,
    상기 Ag 소성층은, 평면에서 보았을 때 사각형을 이루고, 상기 홈은, 상기 Ag 층의 4 변의 각각에 형성되어 있는 것을 특징으로 하는 파워 모듈용 기판.
  5. 제 1 항에 있어서,
    상기 홈은, 그 연장 방향을 따른 길이가 0.3 ㎜ 이상, 5.0 ㎜ 이하인 것을 특징으로 하는 파워 모듈용 기판.
  6. 제 1 항에 있어서,
    상기 홈은, 그 두께 방향을 따른 깊이가 10 ㎛ 이상, 200 ㎛ 이하인 것을 특징으로 하는 파워 모듈용 기판.
  7. 제 1 항에 있어서,
    상기 홈은, 그 연장 방향에 직각인 폭이, 당해 홈이 형성된 Ag 소성층의 1 변의 길이에 대하여 5 ％ 이상, 75 ％ 이하인 것을 특징으로 하는 파워 모듈용 기판.
  8. 제 1 항에 있어서,
    상기 Ag 소성층은, 그 두께 방향에 있어서의 전기 저항값이 10 mΩ 이하인 것을 특징으로 하는 파워 모듈용 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 파워 모듈용 기판과, 이 파워 모듈용 기판을 구성하는 상기 Ag 소성층의 일방의 면측에 배치 형성된 반도체 소자를 구비하고, 상기 반도체 소자는, 상기 Ag 소성층에 대하여 접합층을 개재하여 접합되어 있는 것을 특징으로 하는 파워 모듈.
  10. 제 9 항에 있어서,
    파워 사이클 시험에 있어서, 통전 시간 5 초, 온도차 80 ℃ 의 조건의 파워 사이클을 20만회 부하했을 때의 열저항 상승률이 2 ％ 미만인 것을 특징으로 하는 파워 모듈.
  11. 절연층의 일방의 면에 형성된 회로층과, 그 회로층 상에 형성된 Ag 소성층을 구비한 파워 모듈용 기판의 제조 방법으로서,
    상기 회로층의 일방의 면에, 유리 함유 Ag 페이스트를 도포하는 도포 공정과,
    상기 Ag 페이스트를 소성하고, 유리층과, 이 유리층 상에 형성된 Ag 층으로 이루어지는 Ag 소성층을 형성하는 소성 공정과,
    상기 Ag 층과, 상기 회로층을 연결하는 홈을 형성하는 홈 형성 공정을 적어도 구비하고,
    상기 홈 형성 공정에 있어서, 상기 Ag 층의 일부를 상기 홈의 내면을 따라 잡아늘리듯이 연장부를 형성하고, 그 연장부에 의해 상기 Ag 층과 상기 회로층을 전기적으로 접속시키며, 그리고
    상기 연장부는 상기 회로층에 직접 접속되는 것을 특징으로 하는 파워 모듈용 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 홈 형성 공정은, 상기 Ag 층의 일방의 면으로부터 상기 회로층을 향하여, 상기 Ag 층을 눌러 찌부러트리듯이 선상의 스크러빙선을 형성하는 공정인 것을 특징으로 하는 파워 모듈용 기판의 제조 방법.
KR1020167016295A 2013-12-25 2014-12-22 파워 모듈용 기판 및 그 제조 방법, 파워 모듈 KR102225427B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013267199 2013-12-25
JPJP-P-2013-267199 2013-12-25
PCT/JP2014/083885 WO2015098825A1 (ja) 2013-12-25 2014-12-22 パワーモジュール用基板、およびその製造方法、パワーモジュール

Publications (2)

Publication Number Publication Date
KR20160102416A KR20160102416A (ko) 2016-08-30
KR102225427B1 true KR102225427B1 (ko) 2021-03-08

Family

ID=53478679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167016295A KR102225427B1 (ko) 2013-12-25 2014-12-22 파워 모듈용 기판 및 그 제조 방법, 파워 모듈

Country Status (7)

Country Link
US (1) US9966353B2 (ko)
EP (1) EP3089209B1 (ko)
JP (1) JP6369325B2 (ko)
KR (1) KR102225427B1 (ko)
CN (1) CN105849895B (ko)
TW (1) TWI642154B (ko)
WO (1) WO2015098825A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6846879B2 (ja) * 2016-06-07 2021-03-24 昭和電工株式会社 ヒートシンクの製造方法
DE102016225654A1 (de) * 2016-12-20 2018-06-21 Robert Bosch Gmbh Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2018202615A1 (en) 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287869A (ja) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
CN101930696A (zh) 2009-06-26 2010-12-29 三菱电机株式会社 图像显示元件的制造方法
JP2013202648A (ja) 2012-03-28 2013-10-07 Mitsubishi Materials Corp はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
US5328751A (en) 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JP2000151110A (ja) * 1998-11-13 2000-05-30 Mitsui High Tec Inc 多層配線基板のビア形成方法及び多層配線基板
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2004271611A (ja) * 2003-03-05 2004-09-30 Pioneer Electronic Corp フラットパネル型表示装置
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2006310779A (ja) 2005-03-29 2006-11-09 Kyocera Corp 回路基板および電子装置
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP5271778B2 (ja) * 2009-04-10 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013545215A (ja) * 2010-09-01 2013-12-19 フェッロ コーポレーション 太陽光装置用のビアフィル材
JP5707886B2 (ja) 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5860599B2 (ja) * 2011-03-01 2016-02-16 昭和電工株式会社 絶縁回路基板、パワーモジュール用ベースおよびその製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
CN103534802A (zh) * 2011-06-01 2014-01-22 E.I.内穆尔杜邦公司 用于高频应用的低温共烧陶瓷结构及其制造方法
JP5732414B2 (ja) * 2012-01-26 2015-06-10 株式会社日立製作所 接合体および半導体モジュール
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287869A (ja) * 2009-05-15 2010-12-24 Mitsubishi Materials Corp パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
CN101930696A (zh) 2009-06-26 2010-12-29 三菱电机株式会社 图像显示元件的制造方法
JP2013202648A (ja) 2012-03-28 2013-10-07 Mitsubishi Materials Corp はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
EP3089209A1 (en) 2016-11-02
TW201539680A (zh) 2015-10-16
US9966353B2 (en) 2018-05-08
WO2015098825A1 (ja) 2015-07-02
CN105849895A (zh) 2016-08-10
EP3089209A4 (en) 2017-08-23
TWI642154B (zh) 2018-11-21
CN105849895B (zh) 2018-12-21
JP2015144264A (ja) 2015-08-06
US20160293562A1 (en) 2016-10-06
KR20160102416A (ko) 2016-08-30
EP3089209B1 (en) 2019-12-04
JP6369325B2 (ja) 2018-08-08

Similar Documents

Publication Publication Date Title
KR102225427B1 (ko) 파워 모듈용 기판 및 그 제조 방법, 파워 모듈
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
KR102066300B1 (ko) 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
KR102105734B1 (ko) 파워 모듈용 기판, 금속 부재 장착 파워 모듈용 기판, 금속 부재 장착 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 금속 부재 장착 파워 모듈용 기판의 제조 방법
KR102224535B1 (ko) 파워 모듈용 기판의 제조 방법
US20200303337A1 (en) Solder material for semiconductor device
JP5212298B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
KR102300413B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈 및 접합체의 제조 방법
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
TWI713746B (zh) 功率模組用基板
JP5707886B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
CN109075081B (zh) 半导体装置
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
JP5966504B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
US9941235B2 (en) Power module substrate with Ag underlayer and power module
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
KR20180104660A (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP6213204B2 (ja) Ａｇ下地層形成用ペースト
JP2013168240A (ja) はんだ下地層形成用ペースト
JP2015095610A (ja) ペルチェ素子
JP2006080363A (ja) 導電性ペースト

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant