TWI642154B - 電源模組用基板及其製造方法、電源模組 - Google Patents

電源模組用基板及其製造方法、電源模組 Download PDF

Info

Publication number
TWI642154B
TWI642154B TW103144789A TW103144789A TWI642154B TW I642154 B TWI642154 B TW I642154B TW 103144789 A TW103144789 A TW 103144789A TW 103144789 A TW103144789 A TW 103144789A TW I642154 B TWI642154 B TW I642154B
Authority
TW
Taiwan
Prior art keywords
layer
power module
groove portion
substrate
circuit layer
Prior art date
Application number
TW103144789A
Other languages
English (en)
Other versions
TW201539680A (zh
Inventor
西元修司
長友義幸
Original Assignee
日商三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱綜合材料股份有限公司 filed Critical 日商三菱綜合材料股份有限公司
Publication of TW201539680A publication Critical patent/TW201539680A/zh
Application granted granted Critical
Publication of TWI642154B publication Critical patent/TWI642154B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

以連結Ag層(32)和在Ag層(32)之周圍擴展之電路層之露出部分之方式，形成有細長的溝部(35)。溝部(35)係從Ag層(32)之表面貫通玻璃層(31)及鋁氧化皮膜(12A)而到達至電路層(12)之表面(12a)的細長凹部。在溝部(35)形成有Ag層(32)之一部分沿著溝部(35)之內面(35a)而延展的延長部(36)。藉由延長部(36)，在溝部(35)之形成部分，Ag層(32)和電路層(12)係藉由電阻值低之Ag而直接被電性連接。

Description

電源模組用基板及其製造方法、電源模組
該發明係關於在絕緣層之一方之面形成電路層之電源模組用基板及其製造方法，和在電路層上接合半導體元件之電源模組。
本案發明係根據2013年12月25日在日本申請之特願2013-267199號主張優先權，在此援用其內容。
各種之半導體元件中，例如為了控制電動汽車或電動車輛等所使用之大電力控制用之電源元件係發熱量多。作為搭載如此大電力控制用之電源元件的基板，自以往廣泛使用在由例如AlN(氮化鋁)等所構成之陶瓷基板上，接合導電性優良之金屬板以作為電路層的電源模組用基板。
而且，如此之電源模組用基板係在其電路層上，經軟焊材而搭載當作電源元件之半導體元件(例如，參照專利文獻1)。
作為構成電路層之金屬，一般使用鋁或鋁合金或是銅或銅合金。
在此，在由鋁所構成之電路層中，因在表面形成鋁之自然氧化膜，故難以良好地進行與軟焊材之接合。再者，在由銅所構成之電路層中，有熔融之軟焊材和銅反應而軟焊材之成分侵入電路層之內部，電路層之導電性劣化之課題。
另外，作為不使用軟焊材之接合方法，例如專利文獻2提案有使用Ag奈米膏而接合半導體元件之技術。
再者，例如專利文獻3、4中提案有不使用軟焊材而使用包含金屬氧化物粒子和由有機物所構成之還原劑之氧化物膏來接合半導體元件之技術。
但是，如專利文獻2所揭示般，在不使用軟焊材而使用Ag奈米膏來接合半導體元件之時，因由Ag奈米膏所構成之接合層比起軟焊材，其厚度被形成較薄，故熱循環負載時之應力容易作用於半導體元件，有導致半導體本身破損之虞。
再者，如專利文獻3、4所示般，即使在使用金屬氧化物和還原劑而接合半導體元件之時，仍有由於氧化物膏之燒結層被形成較薄，故熱循環時之應力容易作用於半導體元件，電源模組之性能劣化之虞。
於是，例如專利文獻5~7中提案有使用含玻璃之Ag膏而在由鋁或銅所構成之電路層上形成Ag燒結 層之後，經軟焊材或Ag膏而接合電路層和半導體元件之技術。在該技術中，藉由在由鋁或銅所構成之電路層之表面，塗佈含玻璃之Ag膏而予以燒結，使形成在電路層之表面的氧化被膜與玻璃反應並予以除去而形成Ag燒結層，在形成有該Ag燒結層之電路層上，經軟焊材接合半導體元件。
在此，Ag燒結層具備藉由玻璃與電路層之氧化被膜反應所形成之玻璃層，和被形成在該玻璃層上之Ag層。在該玻璃層分散導電性粒子，藉由該導電性粒子確保玻璃層之導通。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2004-172378號公報(A)
〔專利文獻2〕日本特開2008-208442號公報(A)
〔專利文獻3〕日本特開2009-267374號公報(A)
〔專利文獻4〕日本特開2006-202938號公報(A)
〔專利文獻5〕日本特開2010-287869號公報(A)
〔專利文獻6〕日本特開2012-109315號公報(A)
〔專利文獻7〕日本特開2013-012706號公報(A)
然而，為了提升電路層和Ag燒結層之接合可 靠性，以增加含玻璃之Ag膏中之玻璃含有量具有效果性。
但是，當增加含玻璃之Ag膏中之玻璃含有量時，在Ag燒結層中，玻璃層變厚。玻璃層即使分散有導電性粒子，與Ag層等比較時，其電阻也比較高。因此，有隨著玻璃層變厚，Ag燒結層之電阻值也變大之傾向，難以使接合可靠性和電阻值之雙方平衡。如此一來，當Ag燒結層之電阻值高時，經軟焊材等接合形成有Ag燒結層之電路層和半導體元件之時，有無法在電路層和半導體元件之間良好地通電之虞。
該發明係鑒於上述情形而創作出，其目的在於提供能夠降低隔著具備有被形成在電路層上之玻璃層和Ag層之Ag燒結層而被接合之半導體元件，和電路層之間的電阻值的電源模組用基板及其製造方法、電源模組。
為了解決上述課題，本發明之幾個態樣係提供下述般之電源模組用基板及其製造方法、電源模組。
即是，本發明之電源模組用基板具備：被形成在絕緣層之一方之面的電路層，和被形成在該電路層上之Ag燒結層，該電源模組用基板之特徵在於：上述Ag燒結層係由玻璃層和被形成該玻璃層上之Ag層所構成，形成有連結上述Ag層和上述電路層之溝部，上述Ag層具有沿著上述溝部之內面而延伸至上述電路層之延長部，上述延長 部係電性連接上述Ag層和上述電路層。
若藉由本發明之電源模組用基板時，以連結Ag層和在Ag層之周圍擴展之電路層的露出部分之方式，形成溝部。在如此之溝部的內面，形成從構成Ag燒結層之Ag層被拉伸之由Ag所構成之延長部，藉由延長部可以電性連接Ag層和電路層。
因構成如此之延長部之Ag比起分散有導電性粒子之玻璃層，電阻值較低，故即使形成有電阻比較高之玻璃層當作Ag燒結層，亦可以降低電路層和Ag層之間的電阻，良好地通電。依此，為了提升電路層和Ag燒結層之接合可靠性，即使增加玻璃之含有量而增厚玻璃層，亦可以保持降低Ag層和電路層之間的電阻值，並可以使接合可靠性和電阻值之雙方平衡。
上述溝部被形成連結上述Ag層中擴展至較配設有半導體元件之元件接合區域更外側之周邊區域，和上述電路層。
藉由如此之構成，因在半導體元件和Ag燒結層重疊之部分不形成溝部，故可以邊維持半導體元件之高接合可靠性，邊降低Ag層和電路層之間的電阻值。
上述溝部到達至較被形成在上述電路層之表面的氧化膜更深之位置。
藉由如此之構成，因可以利用以由Ag所構成之延長部，使位於較存在於電路層之表面的高電阻之氧化膜更下層之電路層和Ag層導通，故可以更降低Ag層和電路層 之間的電阻值。
上述Ag燒結層在俯視觀看時構成略矩形，上述溝部被形成在上述Ag層之各四邊為佳。
藉由如此之構成，在整個略矩形之Ag燒結層全體，不會偏倚可均等地降低Ag層和電路層之間的電阻值。
上述溝部係沿著其延長方向之長度為0.3mm以上、5.0mm以下。
藉由將溝部之長度設為0.3mm以上，可以確實地降低Ag層和電路層之間的電阻值。再者，藉由將溝部之長度設為5mm以下，可以維持Ag燒結層和電路層之間的高接合可靠性。
上述溝部為沿著其厚度方向為10μm以上200μm以下。
藉由將溝部之深度設為10μm以上，可以確實地降低Ag層和電路層之間的電阻值。再者，藉由將溝部之深度設為200μm以下，可以維持Ag燒結層和電路層之間的高接合可靠性。
上述溝部係垂直於其延長方向之寬度相對於形成該溝部之Ag燒結層之一邊之長度，為5%以上75%以下。
藉由如此之構成，可以邊降低Ag層和電路層之間的電阻值，邊維持Ag燒結層和電路層之高接合可靠性。
上述Ag燒結層係在其厚度方向之電阻值為10mΩ以下。
藉由如此之構成降低電阻值，依此可以取得通電損失少之電源模組。
本發明之電源模組之特徵在於：具備：上述各項所記載之電源模組用基板，和被配設在構成該電源模組用基板之上述Ag燒結層之一方之面側的半導體元件，上述半導體元件隔著接合層接合於上述Ag燒結層。
若藉由本發明之電源模組時，以連結Ag層和在Ag層之周圍擴展之電路層之露出部分之方式，形成溝部，藉由溝部之內面之由Ag所構成之延長部，電性連接Ag層和電路層。依此，因即使形成電阻比較高之玻璃層以當作Ag燒結層，亦可以降低電路層和Ag層之間的電阻，故可以維持半導體元件和電路層之低電阻值。
在此，本發明之電源模組用基板中，以在電源循環試驗中，對通電時間5秒、溫度差80℃之條件之電源循環進行20萬次加載時之熱阻抗上升率為2%未滿為佳。
於對電源模組反覆加載電源循環之時，當在半導體元件和電路層之間之接合層局部性存在電阻高之部分時，產生部分熔融，在其部分重覆產生熔融和凝固。如此一來，該部分熔融之處成為起點，在接合層或Ag燒結層產生龜裂，有熱阻抗上生之虞。在本發明中，如上述般，由於維持半導體元件和電路層之間的低電阻值，故即使對電源模組反覆加載電源循環之時，相對於接合層或Ag燒結層之熱負載被抑制，不會有該些接合層或Ag燒結層早期被破 壞之情形，可以謀求提升相對於電源循環的可靠性。並且，上述電源循環試驗中，由於係對接合層及Ag燒結層施加負載的最佳條件，故在該條件下，若對電源循環進行20萬次加載時之熱電阻上升率為2%未滿時，在通常之使用中，可以取得充分之可靠性。
本發明之電源模組用基板之製造方法係具備被形成在絕緣層之一方之面的電路層，和被形成在該電路層上之Ag燒結層之電源模組用基板之製造方法，其特徵在於至少具備：在上述電路層之一方之面塗佈含玻璃之Ag膏的塗佈工程；燒結上述Ag膏，形成由玻璃層和被形成在該玻璃層上之Ag層所構成之Ag燒結層的燒結工程；及形成連結在上述Ag層中擴展至較配設有半導體元件之元件接合區域更外側之周邊區域，和上述電路層之溝部的溝部形成工程，在上述溝部形成工程中，以沿著上述溝部之內面而拉伸上述Ag層之一部分之方式形成延長部，藉由該延長部電性連接上述Ag層和上述電路層。
若藉由本發明之電源模組用基板之製造方法時，藉由具備以連結Ag層和在Ag層之周圍擴展之電路層之露出部分之方式形成溝部之溝部形成工程，在溝部之內部，形成從構成Ag燒結層之Ag層被拉伸之由Ag所構成之延長部，藉由該延長部可以電性連接Ag層和電路層。
因如此之Ag比起分散有導電性粒子之玻璃層，電阻值較低，故即使形成有電阻比較高之玻璃層當作Ag燒結 層，亦可以降低電路層和Ag層之間的電阻，良好地通電。依此，可以實現能夠降低電路層和Ag層之間的電阻的電源模組用基板之製造方法。
上述溝部形成工程係從上述Ag層之一方之面朝向上述電路層，以壓碎上述Ag層之方式形成線狀之劃線的工程。
若藉由如此之構成，僅以前端尖的治具等從Ag層朝向電路層形成劃線，可以同時並且容易地形成連結Ag層和電路層之溝部，及溝部之內部的由Ag所構成之延長部。
若藉由本發明時，可以提供能夠降低隔著被形成在電路層上之Ag燒結層而被接合之半導體元件，和電路層之間的電阻值之電源模組用基板及其製造方法、電源模組。
1‧‧‧電源模組
2‧‧‧接合層
3‧‧‧半導體晶片(半導體元件)
10‧‧‧電源模組用基板
11‧‧‧陶瓷基板(絕緣層)
12‧‧‧電路層
30‧‧‧Ag燒結層
31‧‧‧玻璃層
32‧‧‧Ag層
33‧‧‧導電性粒子
35‧‧‧溝部
36‧‧‧延長部
E2‧‧‧周邊區域
圖1為表示與本發明之一實施型態有關之電源模組之剖面圖。
圖2為表示本發明之電源模組用基板的剖面圖。
圖3為表示Ag燒結層和電路部之接合部分的重要部位放大剖面圖。
圖4為從上面觀看本發明之電源模組用基板之時的俯視圖。
圖5為表示溝部形成部分之重要部位放大剖面圖。
圖6為表示Ag燒結層之厚度方向之電阻值P之測定方法的上面說明圖。
圖7為表示Ag燒結層之厚度方向之電阻值P之測定方法的側面說明圖。
圖8為階段性地表示本發明之電源模組用基板之製造方法之一例的流程圖。
圖9A為表示溝部形成工程之初期階段的重要部位放大剖面圖。
圖9B為表示溝部形成工程之後期階段的重要部位放大剖面圖。
以下，參照圖面，針對本發明之電源模組用基板及其製造方法、電源模組進行說明。並且，以下所示之各實施型係為了更好理解發明之精神主旨而做具體性說明，在無特別的指示下，不用於限定本發明。再者，以下說明所使用之圖面為了容易理解本發明之特徵，方便起見有放大重要部位而予以表示之情形，各構成要素之尺寸比率等不一定要與實際相同。
圖1為表示具備本發明之電源模組用基板之電源模組的剖面圖。
本實施型態中之電源模組1具備有配設有電路層12之電源模組用基板10、隔著接合層2接合於電路層12之表面的半導體晶片(半導體元件)3，和冷卻器40。
電源模組用基板10具備有構成絕緣層之陶瓷基板11、被配設在該陶瓷基板11之一方之面11a(在圖1中為上面)之電路層12、被配設在陶瓷基板11之另一方之面11b(在圖1中為下面)的金屬層13。
陶瓷基板11為防止電路層12和金屬層13之間的電性連接，例如若由絕緣性高之AlN(氮化鋁)或、Al2O3(氧化鋁)、Si3N4(氮化矽)等所構成即可，在本實施型態中，使用AlN。再者，陶瓷基板11之厚度例如被設定在例如0.2~1.5mm之範圍內，就以一例而言，在本實施型態中，被設定在0.635mm。
電路層12係藉由在陶瓷基板11之一方之面11a接合具有導電性之金屬板而被形成。就以電路層12而言，可舉出Al或包含Al之合金、Cu等。在本實施型態中，電路層12係藉由例如純度為99.99mass%以上之鋁(所謂的4N鋁)之壓延板所構成之鋁板被接合於陶瓷基板11而形成。
金屬層13係藉由在陶瓷基板11之另一方之面11b接合金屬板而形成。在本實施型態中，金屬層13與電路層12相同係藉由例如純度為99.99mass%以上之鋁(所謂的4N鋁)之壓延板所構成之鋁板被接合於陶瓷基板11而形成。
冷卻器40係用以藉由傳播在上述電源模組用基板10所產生之熱而予以散熱，使電源模組1全體冷卻者。如此之冷卻器40具備與電源模組用基板10接合之天板部41、從該天板部41朝向下方垂吊設置之散熱扇42，和用以使冷卻媒體(例如，冷卻水)流通之流路43。冷卻器40(天板部41)係以熱傳導性良好之材質所構成為佳，在本實施型態中，例如以A6063(鋁合金)所構成。
再者，在本實施型態中，在冷卻器40之天板部41和金屬層13之間，設置有由鋁或鋁合金或是包含鋁之複合材(例如AlSiC)所構成之緩衝層15。
在電路層12之表面(在圖1中為上面)12a，形成藉由對後述之Ag膏進行燒結所取得之Ag燒結層30，在該Ag燒結層30之表面12a隔著接合層2而接合半導體晶片3。
就以接合層2而言，可舉出例如焊錫層。形成焊錫層之軟焊材可舉出例如Sn-Ag系、Sn-In系、或是Sn-Ag-Cu系。
並且，Ag燒結層30如圖1所示般，不形成在電路層12之表面全體，若選擇性地僅形成在配設有半導體晶片3之部分即可，其周邊露出構成電路層12之鋁板。
而且，本實施型態之電源模組1中，構成在電源循環試驗中，對通電時間5秒、溫度差80℃之條件之電源循環進行20萬次加載時之熱阻抗上升率為2%未滿為佳。
當詳細敘述時，將作為半導體晶片3之IGBT元件焊接在電路層12，並且接合由鋁合金所構成之連接配線。然後，以每10秒重覆在通電(ON)時元件表面溫度成為140℃，在非通電(OFF)時元件表面溫度成為60℃之1循環之方式調整對IGBT元件的通電，於重覆該電源循環20萬次之後，熱電阻上升率成為2%未滿。
圖2及圖3為表示隔著接合層2接合半導體晶片3之前之電源模組用基板10的剖面圖。
該電源模組用基板10中，在電路層12之表面(圖2及圖3中為上面)12a，形成有上述Ag燒結層30。該Ag燒結層30係在隔著接合層2接合半導體晶片3之前的狀態下，如圖3所示般，具備有被形成在電路層12側之玻璃層31，和被形成在該玻璃層31上之Ag層32。而且，在該玻璃層31內部，分散有粒徑為數奈米程度之微細的導電性粒子33。該導電性粒子33被設為例如含有Ag或Al之至少一方的結晶性粒子。
電路層12雖然係由純度99.99mass%之鋁所構成，但是電路層12之表面(在圖3中為上面)藉由在大氣中自然所產生之鋁氧化皮膜(氧化膜：Al2O3)12A而被覆蓋。但是，在形成有上述之Ag燒結層30之部分，鋁氧化皮膜12A藉由與形成Ag燒結層30之時的玻璃反應而被除去。
因此，在該部分(電路層12中，與Ag燒結層30重覆之部分)中，在電路層12上，不隔著鋁氧化皮 膜12A，直接形成Ag燒結層30。即是，構成電路層12之鋁和玻璃層31直接被接合。
圖4為從上面觀看隔著接合層2而接合半導體晶片3之前的電源模組用基板10之時的俯視圖。
Ag燒結層30係以從上面俯視觀看時構成略矩形，例如長方形之方式，被形成在電路層12之一部分。電路層12係在Ag燒結層30之形成部分之周圍之露出的部分，藉由鋁氧化皮膜12A被覆蓋。
Ag燒結層30之中心附近成為隔著接合層2而接合半導體晶片3之區域的元件接合區域E1。另外，在該元件接合區域E1之周圍擴展之周邊區域E2於半導體晶片3之接合後也成為Ag層32被露出之狀態。
而且，以連結Ag燒結層30之周邊區域E2，和在Ag燒結層30之周圍擴展之電路層12之露出部分之方式，形成有細長的溝部35。溝部35係在例如俯視長方形之Ag燒結層30之四邊中，在每一邊的中央各形成1處合計4條溝部35、35…為佳。
圖5為表示在Ag燒結層形成溝部之部分的重要部分放大剖面圖。被形成在Ag燒結層30之各四邊的溝部35係從Ag層32之表面(在圖5中為上面)32a，貫通玻璃層31及鋁氧化皮膜12A而到達至電路層12之表面12a的細長凹部。
溝部35係沿著其延長方向(長邊方向)之長度L(參照圖4)被形成例如0.3mm以上5.0mm以下。再 者，溝部35被形成沿著其厚度方向之深度D成為10μm以上200μm以下。如此之溝部35之深度D係因應構成Ag燒結層30之玻璃層31或Ag層32之厚度而被適當調節。
並且，溝部35係被形成與其延長方向垂直之寬度W，相對於形成有該溝部35之Ag燒結層30之一邊的長度，成為5%以上75%以下。
在各個溝部35形成有Ag層32之一部分沿著溝部35之內面35a而延展之延長部36。如此之延長部36係藉由形成溝部35之時利用治具拉伸構成Ag層32之比較柔軟之金屬Ag而形成，從Ag層32延伸到達至電路層12之表面12a。藉由如此之延長部36，在溝部35之形成部分，Ag層32和電路層12係藉由電阻值低之Ag而直接被電性連接。並且，溝部35之形成方法如後述。
如此一來，藉由形成在溝部35之延長部36，以Ag電性連接Ag層32和電路層12，依此Ag燒結層30之厚度方向之電阻值P成為例如10mΩ以下。
並且，在此，在本實施型態中，Ag燒結層30之厚度方向中之電阻值P設為Ag燒結層30之上面和電路層12之上面之間的電阻值。此係因為構成電路層12之4N鋁之電阻比起Ag燒結層30之厚度方向之電阻非常小之故。該電阻之測定之時，如圖6及圖7所述般，以測量Ag燒結層30之上面中央點，和相對於從Ag燒結層30之上面中央點至Ag燒結層30端部為止之距離H，從Ag燒 結層30端部僅離H之電路層12上之點之間的電阻。
在本實施型態中，如圖3所示般，在電路層12上自然產生之鋁氧化皮膜12A之厚度to被設成4nm≦to≦6nm。再者，被構成玻璃層31之厚度tg成為0.01μm≦tg≦5μm，Ag層32之厚度ta成為1μm≦ta≦100μm，Ag燒結層30全體之厚度tg+ta成為1.01μm≦tg+ta≦105μm。
接著，針對本發明之電源模組用基板之製造方法進行說明。
圖8為階段性地表示本發明之電源模組用基板之製造方法之一例的流程圖。
首先，準備成為電路層12之鋁板及成為金屬層13之鋁板，分別經硬焊材在陶瓷基板11之一方之面11a及另一方之面11b疊層該些鋁板，並藉由進行加壓‧加熱後冷卻，接合上述鋁板和陶瓷基板11(電路層及金屬層接合工程S11)。作為硬焊材可以使用例如Al-Si硬焊材等。並且，該硬焊材之溫度被設定成例如640℃~650℃。
接著，在金屬層13之另一方之面側隔著緩衝層15經硬焊材接合冷卻器40(天板部41)(冷卻器接合工程S12)。作為硬焊材可以使用例如Al-Si硬焊材等。並且，冷卻器40之硬焊之溫度被設定成例如590℃~610℃。
然後，在電路層12之表面12a塗佈Ag膏(塗佈工程S13)。並且，於塗佈Ag膏之時，可以採用網版印刷法、平版印刷法、感光性製程等之各種手段。在 本實施型態中，藉由網版印刷法將Ag膏形成圖案狀。
在此，針對在塗佈工程S13中所使用之Ag膏進行說明。Ag膏含有Ag粉末、玻璃粉末、樹脂、溶劑、分散劑，由Ag粉末和玻璃粉末所構成之粉末成分之含有量被設成Ag膏全體之60質量%以上90質量%以下，殘部為樹脂、溶劑、分散劑。
並且，在本實施型態中，由Ag粉末和玻璃粉末所構成之粉末成分之含有量被設成Ag膏全體之85質量%。再者，該Ag膏係被調整其黏度為10Pa．s以上500Pa．s以下，更佳為50以上300Pa．s以下。
Ag粉末係被設成其粒徑為0.05μm以上1.0μm以下，在本實施型態中，使用平均粒徑0.8μm者。
玻璃粉末含有例如氧化鉛、氧化鋅、氧化矽、氧化硼、氧化磷及氧化鉍中之一種或兩種以上，其軟化溫度被設成600℃以下。在本實施型態中，由氧化鉛和氧化鋅和氧化硼所構成，使用平均粒徑為0.5μm之玻璃粉末。
再者，Ag粉末之重量A和玻璃粉末之重量G的重量比A/G被調整成80/20至99/1之範圍內，在本實施型態中為A/G=80/5。
溶劑適合沸點為200℃以上者，在本實施型態中，使用二甘醇二丁醚(ETHYLENE GLYCOL DIBUTYL ETHER)。
樹脂為調整Ag膏之黏度者，適合在500℃以上被分解者。在本實施型態中，使用乙基纖維素。
再者，在本實施型態中，添加有二羧酸系之分散劑。並且，即使不添加分散劑，構成Ag膏亦可。
取得作為如此之構成的Ag膏之方法，例如混合Ag粉末和玻璃粉末而生成混合粉末，再者混合溶劑和樹脂而生成有機混合物，藉由混合器預備混合該些混合粉末和有機混合物和分散劑。而且，於一面使用輥磨機捏合預備混合物一面予以混合之後，藉由膏過濾機過濾所取得之混練，製作出Ag膏。
在電路層12之表面12a塗佈Ag膏之狀態下，裝入至加熱爐內而進行Ag膏之燒結(燒結工程S14)。並且，此時之燒結溫度被設定成例如350℃~645℃。
藉由該燒結工程S14，形成具備有玻璃層31和Ag層32之Ag燒結層30。此時，藉由玻璃層31，熔融除去在電路層12之表面自產生之鋁氧化皮膜12A，在電路層12直接形成玻璃層31。再者，在該玻璃層31內部，分散有粒徑為數奈米程度之微細的導電性粒子33。該導電性粒子33被設成含有Ag或Al之至少一方的結晶性粒子，被推測為於燒結之時在玻璃層31內部析出者。
接著，以連結所形成之Ag燒結層30之周邊區域E2，和在Ag燒結層30之周圍擴展之電路層12之露出部分之方式，形成溝部35(溝部形成工程S15)。
圖9A及圖9B為階段性地表示溝部形成工程S15之重樣部位放大剖面圖。圖9A為表示溝部形成工程之初期階段的重要部位放大剖面圖。圖9B為表示溝部形成工程 之後期階段的重要部位放大剖面圖。
如圖9A所示般，在溝部形成工程S15中，沿著事先所設定之溝部35之形成預定線Q，將例如前端尖之形狀的硬質治具M從Ag層32之表面32a推入。
而且，如圖9B所示般，至治具M之前端Mc到達至電路層12之程度，例如至1.00μm~100μm左右之深度，在Ag燒結層30形成溝部35。於將如此之治具M從Ag層32推入之時，被切入之Ag層32之端部藉由治具M被拉伸，當作與Ag層32相連之延長部36而延伸至電路層12。該係因為構成Ag層32之Ag富有展性、延性之故。依此，Ag層32和電路層12藉由比起玻璃層31電阻值較低的Ag而被電性連接。
而且，使治具M從Ag燒結層30之周邊區域E2移動至在Ag燒結層30之周圍擴展之電路層12之露出部分(參照圖4)。依此，覆蓋電路層12之露出部分的鋁氧化皮膜12A被削除，電路層12之Al露出，並且該露出的Al和從Ag層32被拉伸之延長部36之Ag被連接。
如上述般，在溝部形成工程S15中，藉由以藉由治具M壓碎Ag層32之方式，線狀之劃線從Ag燒結層30之周邊區域E2形成至電路層12之露出部分，形成溝部35。
如此一來，製作出在電路層12之表面12a形成有Ag燒結層30之電源模組用基板10。
而且，在Ag燒結層30之表面，經軟焊材載 置半導體晶片3，並在還原爐內進行軟焊接合(軟焊接合工程S16)。此時，在藉由軟焊材所形成之接合層2，構成Ag燒結層30之Ag層32之一部分或全部熔融。
依此，製作出半導體晶片3隔著接合層2被接合於電路層12上之電源模組1。
在構成上述般之構成的本實施型態的電源模組用基板10及電源模組1中，以連結Ag燒結層30之周邊區域E2，和在Ag燒結層30之周圍擴展之電路層12之露出部分之方式，形成溝部35。在如此之溝部35的內面，形成從構成Ag燒結層30之Ag層32被拉伸之由Ag所構成之延長部36，藉由延長部36可以電性連接Ag層32和電路層12。
因如此之Ag比起分散有導電性粒子33之玻璃層31，電阻值較低，故即使形成有電阻比較高之玻璃層31當作Ag燒結層30，亦可以降低電路層12和半導體晶片3之間的電阻，良好地通電。依此，為了提升電路層12和Ag燒結層30之接合可靠性，即使增加玻璃之含有量而增厚玻璃層31，亦可以保持降低Ag層32和電路層12之間的電阻值，並可以使接合可靠性和電阻值之雙方平衡。
再者，本實施型態之電源模組1中，因在電源循環試驗中，構成當對通電時間5秒、溫度差80℃之條件之電源循環進行20萬次加載時之熱阻抗上升率為2%未滿，故即使在電源循環負載時，也不會早期破壞接合層 2或Ag燒結層30，可以謀求可靠性之提升。
當詳細敘述時，於對電源模組1反覆加載電源循環之時，當在電路層12和半導體晶片3之間局部性存在電阻高之部分時，產生部分熔融，在其部分重覆產生熔融和凝固。如此一來，該部分熔融之處成為起點，在接合層2或Ag燒結層30產生龜裂，有熱阻抗上升之虞。在本實施型態中，如上述般，由於維持半導體晶片3和電路層12之間的低電阻值，故即使對電源模組1反覆加載電源循環之時，也不會早期破壞接合層2或Ag燒結層30，可以謀求提升對電源模組的可靠性。
以上，雖然針對本發明之實施型態進行說明，但是本發明並不限定於此，可在不脫離其發明技術思想的範圍做適當變更。
例如，在上述實施型態中，雖然針對使用軟焊層當作接合層之情況進行說明，但是並不限定於此，例如即使使用包含奈米Ag粒子和有機物之Ag膏而接合電路層和半導體元件作為接合層亦可。
再者，在上述實施型態中，雖然在俯視長方形之Ag燒結層30之四邊中，在每一邊的中央各形成1處合計4條溝部35，但是溝部之形成條數或形成處並不限定於此。例如，即使在俯視矩形之Ag燒結層之四邊中，在任意之一邊形成溝部亦可。再者，即使在Ag燒結層之任一邊形成複數之溝部亦可。此時，以形成互相之溝部彼此之間隔成為等間隔為佳。
再者，在上述實施型態中，溝部35之形狀雖然形成底部構成鈍角之形狀，但是溝部之形狀並不限定於此，例如即使溝部之底部為平坦之形狀，或溝部之底部構成彎曲面之形狀等亦可。再者，在溝部形成工程中，若適當地選擇持有目的之溝部的形狀的治具即可。
再者，在上述實施型態中，雖然例示被接合於構成絕緣層之陶磁基板的電路層，及作為金屬層的鋁板，但是並不限定於此。例如，作為電路層及金屬層，分別也可以使用銅板。再者，作為電路層亦可以使用銅板，作為金屬板亦可以使用鋁板。再者，作為電路層及金屬層，分別可以使用從陶瓷基板側依序接合鋁板和銅板者。
〔實施例〕
以下，針對為了確認本發明之效果而所執行的確認實驗之結果進行說明。
(實施例1)
就以本發明例而言，準備上述實施型態中所記載之電源模組用基板。
即是，以連結Ag燒結層30之周邊區域E2，和在Ag燒結層30之周圍擴展之電路層12之露出部分之方式，形成溝部35。溝部35係俯視寬看長方形之Ag燒結層30之四邊中，在每一邊之中央各形成1處合計形成4條。分別的溝部35之長度設為3mm、深度設為50μm、寬度設為 2mm。
作為比較例，準備不形成溝部之電源模組用基板。不形成溝部之外，其他設成與本發明例相同之構成。
針對如此之本發明例和比較例，分別測量在Ag燒結層之厚度方向中之電阻值。該電阻之測定之時，如圖6及圖7所述般，以測量Ag燒結層之上面中央點，和相對於從Ag燒結層之上面中央點至Ag燒結層端部為止之距離H，從Ag燒結層端部僅離H之電路層上之點之間的電阻。
於表1表示如此所測量出的本發明例和比較例中之Ag燒結層之電阻值。
若藉由表1所示之結果，以往為0.5Ω之Ag燒結層的電阻值藉由本發明成為10mΩ以下，確認出有電阻值大幅度降低的效果。若藉由本發明時，確認出可取得使接合可靠性和電阻值之雙方平衡之電源模組用基板。
(實施例2)
準備在上述實施例1中所使用之本發明及比較例之電 源模組用基板，在該電源模組用基板之電路層上軟焊接合當作半導體元件之IGBT元件。再者，在電源模組用基板之金屬層側配設有散熱片。
在此，陶瓷基板係由AlN所構成，使用27mm×17mm，厚度0.6mm者。再者，電路層係由4N鋁所構成，使用25mm×15mm，厚度0.6mm者。金屬層係由4N鋁所構成，使用25mm×15mm，厚度0.6mm者。半導體元件設為IGBT元件，使用13mm×10mm，厚度0.25mm者。作為散熱片，使用40.0mm×40.0mm×2.5mm之鋁板(A6063)。
並且，半導體元件(IGBT元件)係使用Sn-Cu係軟焊當作軟焊材，以氫3vol%還原氛圍、加熱溫度(加熱對象物溫度)330℃及保持時間5分鐘之條件，進行軟焊接合。
(電源循環試驗)
以每10秒重覆在通電(ON)時元件表面溫度成為140℃，在非通電(OFF)時元件表面溫度成為60℃之1循環之方式調整對IGBT元件的通電，重覆該電源循環20萬次。而且，評估熱阻抗從初期狀態的上升率。並且，在本實施例中，重覆3次電源循環試驗。
(熱電阻測定)
作為熱阻抗，使用熱阻抗測試機(TESEC公司製造 4324-KT)測量過渡熱阻抗。設成施加電力：100W、施加時間：100ms，藉由測量電力施加前後之閘極-射極間之電壓差，求出熱電阻。測量係在上述電源循環試驗時每5萬循環予以實施。並且，熱阻抗之上升率設為3次之試驗的平均值。表2表示評估結果。
在比較例中，在加載10萬次電源循環之時點，熱電阻之上升率超過1%，隨著循環伺數增加，熱阻抗也上升。
對此，若藉由本發明例，即使加載20萬次電源循環，也幾乎看不到熱電阻之上升。
由此可知，確認出若藉由本發明例時，可提供電源循環可靠性優良之電源模組。
〔產業上之利用可行性〕
藉由本案發明，可以提升可靠性高，並且適合的性能的電源模組。

Claims (19)

  1. 一種電源模組用基板，具備：被形成在絕緣層之一方之面的電路層，和被形成在該電路層上之Ag燒結層，該電源模組用基板之特徵在於：上述Ag燒結層係由玻璃層和被形成於該玻璃層上之Ag層所構成，形成有連結上述Ag層和上述電路層之溝部，上述Ag層具有沿著上述溝部之內面而延伸至上述電路層之延長部，上述延長部係電性連接上述Ag層和上述電路層，上述溝部被形成連接上述Ag層之周邊區域，和在上述Ag層之外圍擴展的上述電路層之露出部，在上述玻璃層分散有導電性粒子。
  2. 如請求項1所記載之電源模組用基板，其中上述溝部被形成連結上述Ag層中擴展至較配設有半導體元件之元件接合區域更外側之周邊區域，和上述電路層。
  3. 如請求項1所記載之電源模組用基板，其中上述溝部到達至較被形成在上述電路層之表面的氧化膜更深之位置。
  4. 如請求項2所記載之電源模組用基板，其中上述溝部到達至較被形成在上述電路層之表面的氧化膜更深之位置。
  5. 如請求項1所記載之電源模組用基板，其中 上述Ag燒結層在俯視觀看時構成略矩形，上述溝部被形成在上述Ag層之各四邊。
  6. 如請求項2所記載之電源模組用基板，其中上述Ag燒結層在俯視觀看時構成略矩形，上述溝部被形成在上述Ag層之各四邊。
  7. 如請求項3所記載之電源模組用基板，其中上述Ag燒結層在俯視觀看時構成略矩形，上述溝部被形成在上述Ag層之各四邊。
  8. 如請求項4所記載之電源模組用基板，其中上述Ag燒結層在俯視觀看時構成略矩形，上述溝部被形成在上述Ag層之各四邊。
  9. 如請求項1所記載之電源模組用基板，其中上述溝部係沿著其延長方向之長度為0.3mm以上5.0mm以下。
  10. 如請求項2所記載之電源模組用基板，其中上述溝部係沿著其延長方向之長度為0.3mm以上5.0mm以下。
  11. 如請求項3所記載之電源模組用基板，其中上述溝部係沿著其延長方向之長度為0.3mm以上5.0mm以下。
  12. 如請求項4所記載之電源模組用基板，其中上述溝部係沿著其延長方向之長度為0.3mm以上5.0mm以下。
  13. 如請求項1至12中之任一項所記載之電源模組 用基板，其中上述溝部係沿著其厚度方向之深度為10μm以上200μm以下。
  14. 如請求項1至12中之任一項所記載之電源模組用基板，其中上述溝部係垂直於其延長方向之寬度相對於形成該溝部之Ag燒結層之一邊之長度，為5%以上75%以下。
  15. 如請求項1至12中之任一項所記載之電源模組用基板，其中上述Ag燒結層係在其厚度方向之電阻值為10mΩ以下。
  16. 一種電源模組，其特徵在於具備：如請求項1至12中之任一項所記載之電源模組用基板，和被配設在構成該電源模組用基板之上述Ag燒結層之一方之面側的半導體元件，上述半導體元件隔著接合層接合於上述Ag燒結層。
  17. 如請求項16所記載之電源模組，其中：在電源循環試驗中，對通電時間5秒、溫度差80℃之條件之電源循環進行20萬次加載時之熱阻抗上升率為2%未滿。
  18. 一種電源模組用基板之製造方法，具備：被形成在絕緣層之一方之面的電路層，和被形成在該電路層上之Ag燒結層，該電源模組用基板之製造方法之特徵在於至少具備： 在上述電路層之一方之面塗佈含玻璃之Ag膏的塗佈工程；燒結上述Ag膏，形成由玻璃層和被形成在該玻璃層上之Ag層所構成之Ag燒結層的燒結工程；及形成連結上述Ag層和上述電路層之溝部的溝部形成工程，在上述溝部形成工程中，以沿著上述溝部之內面而拉伸上述Ag層之一部分之方式形成延長部，藉由該延長部電性連接上述Ag層和上述電路層，藉由上述溝部，連接上述Ag層之周邊區域，和在上述Ag層之外圍擴展的上述電路層之露出部，使導電性粒子分散在上述玻璃層。
  19. 如請求項18所記載之電源模組用基板之製造方法，其中上述溝部形成工程係從上述Ag層之一方之面朝向上述電路層，以壓碎上述Ag層之方式形成線狀之劃線的工程。
TW103144789A 2013-12-25 2014-12-22 電源模組用基板及其製造方法、電源模組 TWI642154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-267199 2013-12-25
JP2013267199 2013-12-25

Publications (2)

Publication Number Publication Date
TW201539680A TW201539680A (zh) 2015-10-16
TWI642154B true TWI642154B (zh) 2018-11-21

Family

ID=53478679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144789A TWI642154B (zh) 2013-12-25 2014-12-22 電源模組用基板及其製造方法、電源模組

Country Status (7)

Country Link
US (1) US9966353B2 (zh)
EP (1) EP3089209B1 (zh)
JP (1) JP6369325B2 (zh)
KR (1) KR102225427B1 (zh)
CN (1) CN105849895B (zh)
TW (1) TWI642154B (zh)
WO (1) WO2015098825A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565527B2 (ja) * 2014-09-30 2019-08-28 三菱マテリアル株式会社 Ａｇ下地層付パワーモジュール用基板及びパワーモジュール
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP6846879B2 (ja) * 2016-06-07 2021-03-24 昭和電工株式会社 ヒートシンクの製造方法
DE102016225654A1 (de) * 2016-12-20 2018-06-21 Robert Bosch Gmbh Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse
JP6726112B2 (ja) 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2018202615A1 (en) 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041204A1 (en) * 2002-08-29 2004-03-04 Micron Technology, Inc. Trench interconnect structure and formation method
US20040183484A1 (en) * 2003-03-05 2004-09-23 Pioneer Corporation Flat panel type display apparatus
US20100224396A1 (en) * 2007-11-30 2010-09-09 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
US20100330862A1 (en) * 2009-06-26 2010-12-30 Mitsubishi Electric Corporation Method for manufacturing image display element

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328751A (en) 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JP2000151110A (ja) * 1998-11-13 2000-05-30 Mitsui High Tec Inc 多層配線基板のビア形成方法及び多層配線基板
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202938A (ja) 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2006310779A (ja) * 2005-03-29 2006-11-09 Kyocera Corp 回路基板および電子装置
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
US8513534B2 (en) 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP5271778B2 (ja) * 2009-04-10 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5212298B2 (ja) 2009-05-15 2013-06-19 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
US20140332067A1 (en) * 2010-09-01 2014-11-13 George E. Graddy, Jr. Via Fill Material For Solar Applications
JP5707886B2 (ja) 2010-11-15 2015-04-30 三菱マテリアル株式会社 パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5860599B2 (ja) * 2011-03-01 2016-02-16 昭和電工株式会社 絶縁回路基板、パワーモジュール用ベースおよびその製造方法
JP5966379B2 (ja) 2011-05-31 2016-08-10 三菱マテリアル株式会社 パワーモジュール、及び、パワーモジュールの製造方法
WO2012166405A1 (en) * 2011-06-01 2012-12-06 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
JP5732414B2 (ja) * 2012-01-26 2015-06-10 株式会社日立製作所 接合体および半導体モジュール
JP5966504B2 (ja) 2012-03-28 2016-08-10 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041204A1 (en) * 2002-08-29 2004-03-04 Micron Technology, Inc. Trench interconnect structure and formation method
US20040183484A1 (en) * 2003-03-05 2004-09-23 Pioneer Corporation Flat panel type display apparatus
US20100224396A1 (en) * 2007-11-30 2010-09-09 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
US20100330862A1 (en) * 2009-06-26 2010-12-30 Mitsubishi Electric Corporation Method for manufacturing image display element

Also Published As

Publication number Publication date
TW201539680A (zh) 2015-10-16
JP2015144264A (ja) 2015-08-06
EP3089209A4 (en) 2017-08-23
WO2015098825A1 (ja) 2015-07-02
EP3089209A1 (en) 2016-11-02
CN105849895A (zh) 2016-08-10
US20160293562A1 (en) 2016-10-06
EP3089209B1 (en) 2019-12-04
CN105849895B (zh) 2018-12-21
KR102225427B1 (ko) 2021-03-08
KR20160102416A (ko) 2016-08-30
JP6369325B2 (ja) 2018-08-08
US9966353B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
TWI642154B (zh) 電源模組用基板及其製造方法、電源模組
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
US20210407953A1 (en) Solder material for semiconductor device
WO2013122126A1 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法、並びにはんだ下地層形成用ペースト
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
US10734297B2 (en) Ag underlayer-attached metallic member, Ag underlayer-attached insulating circuit substrate,semiconductor device, heat sink-attached insulating circuit substrate, and method for manufacturing Ag underlayer-attached metallic member
TWI711141B (zh) 半導體裝置
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP5966504B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
US9941235B2 (en) Power module substrate with Ag underlayer and power module
WO2017047627A1 (ja) 熱電変換モジュール及び熱電変換装置
JP6248619B2 (ja) パワーモジュール用基板、およびその製造方法、パワーモジュール
JP2014187252A (ja) 接合材、接合構造体およびその製造方法、並びに半導体モジュール
JP2013168240A (ja) はんだ下地層形成用ペースト
TW201943323A (zh) 電子零件安裝模組之製造方法