JPH05136290A - セラミツクス回路基板 - Google Patents
セラミツクス回路基板Info
- Publication number
- JPH05136290A JPH05136290A JP29456891A JP29456891A JPH05136290A JP H05136290 A JPH05136290 A JP H05136290A JP 29456891 A JP29456891 A JP 29456891A JP 29456891 A JP29456891 A JP 29456891A JP H05136290 A JPH05136290 A JP H05136290A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- copper
- groove
- copper circuit
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】セラミックス回路基板において、（１）セラミ
ックス基板と銅回路板等との接合層に、未接合による強
度上のばらつきがなく、接合強度の向上が図れるように
する。（２）セラミックス基板と半導体チップ等とを接
合する半田層に、空気や雰囲気ガス等の巻込みおよび溜
りによる半田巣が殆ど発生せず、接合強度の向上および
半導体チップの信頼性向上等が図れるようにする。 【構成】セラミックス基板１１に銅回路板等１２，１４
を活性な金属の接合層１３を介して一体的に接合する。
銅回路板等１２，１４の表面に半導体チップ１６を半田
層１７を介して接合する。銅回路板等１２，１４の接合
層側の表面に、当該表面を外部に連通する溝１５を形成
する。
ックス基板と銅回路板等との接合層に、未接合による強
度上のばらつきがなく、接合強度の向上が図れるように
する。（２）セラミックス基板と半導体チップ等とを接
合する半田層に、空気や雰囲気ガス等の巻込みおよび溜
りによる半田巣が殆ど発生せず、接合強度の向上および
半導体チップの信頼性向上等が図れるようにする。 【構成】セラミックス基板１１に銅回路板等１２，１４
を活性な金属の接合層１３を介して一体的に接合する。
銅回路板等１２，１４の表面に半導体チップ１６を半田
層１７を介して接合する。銅回路板等１２，１４の接合
層側の表面に、当該表面を外部に連通する溝１５を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばパワートランジ
スタモジュール等に適用されるセラミックス回路基板に
係り、特にセラミックス基板、銅回路板、半導体チップ
等の接合部の構成を改良したセラミックス回路基板に関
する。
スタモジュール等に適用されるセラミックス回路基板に
係り、特にセラミックス基板、銅回路板、半導体チップ
等の接合部の構成を改良したセラミックス回路基板に関
する。
【０００２】
【従来の技術】近年、パワートランジスタモジュール用
基板やスイッチング電源モジュール用基板等に適用され
るセラミックス回路基板として、セラミックス基板と銅
回路板とを活性金属法によって接合したセラミックス回
路基板が開発されている。
基板やスイッチング電源モジュール用基板等に適用され
るセラミックス回路基板として、セラミックス基板と銅
回路板とを活性金属法によって接合したセラミックス回
路基板が開発されている。
【０００３】このセラミックス回路基板は、例えば図１
５に示すように、セラミックス基板１の一側面に銅回路
板２を活性な金属、例えばチタン（Ｔｉ）、銀（Ａ
ｇ）、銅（Ｃｕ）等を主体とする接合層３を介して一体
的に接合したものである。
５に示すように、セラミックス基板１の一側面に銅回路
板２を活性な金属、例えばチタン（Ｔｉ）、銀（Ａ
ｇ）、銅（Ｃｕ）等を主体とする接合層３を介して一体
的に接合したものである。
【０００４】なお、図１５の例ではセラミックス基板１
の他側面に同じく活性な金属の接合層３を介して熱変形
防止用の銅板４が接合されている。
の他側面に同じく活性な金属の接合層３を介して熱変形
防止用の銅板４が接合されている。
【０００５】そして、銅回路板２の表面に、Ｓｉチップ
等の半導体チップ５が半田層６を介して接合され、図示
しない必要な配線が施されるとともに、銅板４側がヒー
トシンク７に半田層８を介して接合されている。
等の半導体チップ５が半田層６を介して接合され、図示
しない必要な配線が施されるとともに、銅板４側がヒー
トシンク７に半田層８を介して接合されている。
【０００６】なお、活性金属法は、Ｔｉ，Ｃｕ，Ａｇ等
の活性な金属の粉末に有機化合物等のバインダおよび溶
媒を混合してなるペーストを、セラミックス基板１上に
パターン印刷し、そのセラミックス基板１の上に銅回路
板２をパターンに沿って配置して、不活性雰囲気（Ａ
ｒ，Ｎ２ガス雰囲気等）または真空中で加熱接合する方
法である（銅板４についても同様である）。
の活性な金属の粉末に有機化合物等のバインダおよび溶
媒を混合してなるペーストを、セラミックス基板１上に
パターン印刷し、そのセラミックス基板１の上に銅回路
板２をパターンに沿って配置して、不活性雰囲気（Ａ
ｒ，Ｎ２ガス雰囲気等）または真空中で加熱接合する方
法である（銅板４についても同様である）。
【０００７】この方法により、Ｔｉはセラミックス基板
中の窒素（Ｎ）または酸素（Ｏ）と反応してＴｉＮまた
はＴｉＯを形成するとともに、ＣｕおよびＡｇは銅板と
共晶結合体を形成し、これらによる接合層３を介してセ
ラミックス基板１と、銅回路板２および銅板４とが強固
に接合される。
中の窒素（Ｎ）または酸素（Ｏ）と反応してＴｉＮまた
はＴｉＯを形成するとともに、ＣｕおよびＡｇは銅板と
共晶結合体を形成し、これらによる接合層３を介してセ
ラミックス基板１と、銅回路板２および銅板４とが強固
に接合される。
【０００８】このようなセラミックス回路基板は比較的
単純な構造なことから、小型高実装化が可能であり、ま
たマウント工程も短縮できる等の長所を有している。
単純な構造なことから、小型高実装化が可能であり、ま
たマウント工程も短縮できる等の長所を有している。
【０００９】
【発明が解決しようとする課題】ところが上述した活性
金属法によって製造されるセラミックス回路基板におい
ては、セラミックス基板１と銅回路板等（銅回路板２お
よび銅板４）との接合層３、あるいは銅回路板等２，４
と半導体チップ等（半導体チップ５およびヒートシンク
７）との半田層６が、必ずしも十分な状態とならない場
合がある。
金属法によって製造されるセラミックス回路基板におい
ては、セラミックス基板１と銅回路板等（銅回路板２お
よび銅板４）との接合層３、あるいは銅回路板等２，４
と半導体チップ等（半導体チップ５およびヒートシンク
７）との半田層６が、必ずしも十分な状態とならない場
合がある。
【００１０】すなわち、セラミックス基板１と銅回路板
等２，４とを不活性雰囲気または真空中で加熱接合する
工程において、脱脂が不完全であると、バインダ中の炭
素（Ｃ）が抜け切らず、これが接合層３内に残留する。
等２，４とを不活性雰囲気または真空中で加熱接合する
工程において、脱脂が不完全であると、バインダ中の炭
素（Ｃ）が抜け切らず、これが接合層３内に残留する。
【００１１】残留するＣは活発な金属Ｔｉと反応し易
く、この結果ＴｉＣが形成されて本来反応すべきセラミ
ックス基板１中のＮまたはＯとの反応が阻害され、接合
層３に未接合部分が生じたり、接合した部分でも接合強
度が非常に弱くなったりして、歩留り上または品質上、
種々問題となる。なお、未接合部は接合面の３０％に達
する場合もある。
く、この結果ＴｉＣが形成されて本来反応すべきセラミ
ックス基板１中のＮまたはＯとの反応が阻害され、接合
層３に未接合部分が生じたり、接合した部分でも接合強
度が非常に弱くなったりして、歩留り上または品質上、
種々問題となる。なお、未接合部は接合面の３０％に達
する場合もある。
【００１２】また、モジュールとしての組立て工程にお
いて、銅回路板等２，４に高温半田を置き、その表面側
に半導体チップ等５，７を配置して半田接合する際、半
導体チップ５と銅回路板等２，銅板４との間に空気や雰
囲気ガス等が巻込まれ、これらのガスが半田層６に溜る
場合がある。
いて、銅回路板等２，４に高温半田を置き、その表面側
に半導体チップ等５，７を配置して半田接合する際、半
導体チップ５と銅回路板等２，銅板４との間に空気や雰
囲気ガス等が巻込まれ、これらのガスが半田層６に溜る
場合がある。
【００１３】半田層６にガスが溜ると、いわゆる半田巣
（図１５に模式的に示した空洞８参照）が生じて接合強
度が低下したり、また製品とした場合の熱抵抗値が上が
り、半導体チップ５が破壊し易くなって信頼性が低下す
る等、種々の問題が生じる。
（図１５に模式的に示した空洞８参照）が生じて接合強
度が低下したり、また製品とした場合の熱抵抗値が上が
り、半導体チップ５が破壊し易くなって信頼性が低下す
る等、種々の問題が生じる。
【００１４】本発明はこのような事情に鑑みてなされた
もので、第１の目的は、セラミックス基板と銅回路板等
との接合層に、未接合による強度上のばらつきがなく、
接合強度の向上が図れるセラミックス回路基板を提供す
ることにある。
もので、第１の目的は、セラミックス基板と銅回路板等
との接合層に、未接合による強度上のばらつきがなく、
接合強度の向上が図れるセラミックス回路基板を提供す
ることにある。
【００１５】また第２の目的は、セラミックス基板と半
導体チップ等とを接合する半田層に、空気や雰囲気ガス
等の巻込みおよび溜りによる半田巣が殆ど発生せず、接
合強度の向上および半導体チップの信頼性向上等が図れ
るセラミックス回路基板を提供することにある。
導体チップ等とを接合する半田層に、空気や雰囲気ガス
等の巻込みおよび溜りによる半田巣が殆ど発生せず、接
合強度の向上および半導体チップの信頼性向上等が図れ
るセラミックス回路基板を提供することにある。
【００１６】
【課題を解決するための手段および作用】請求項１の発
明は、第１の目的を達成するために、セラミックス基板
に銅回路板を活性な金属の接合層を介して一体的に接合
するとともに、前記銅回路板の表面に半導体チップを半
田層を介して接合したセラミックス回路基板において、
前記銅回路板の接合層側の表面に、当該表面を外部に連
通する溝または孔を形成したことを特徴とする。
明は、第１の目的を達成するために、セラミックス基板
に銅回路板を活性な金属の接合層を介して一体的に接合
するとともに、前記銅回路板の表面に半導体チップを半
田層を介して接合したセラミックス回路基板において、
前記銅回路板の接合層側の表面に、当該表面を外部に連
通する溝または孔を形成したことを特徴とする。
【００１７】このような構成の本発明によれば、セラミ
ックス基板と銅回路板との活性金属法による加熱接合工
程において脱脂する際、銅回路板の接合層側の表面の溝
または孔を介してバインダのガスが抜け易くなり、バイ
ンダは完全に燃焼される。
ックス基板と銅回路板との活性金属法による加熱接合工
程において脱脂する際、銅回路板の接合層側の表面の溝
または孔を介してバインダのガスが抜け易くなり、バイ
ンダは完全に燃焼される。
【００１８】したがって、活性金属がバインダ中のＣと
反応することなく、セラミックス基板中のＮまたはＯと
反応し、これによって、セラミックス基板と銅回路板と
の接合層に、未接合による強度上のばらつきがなくな
り、接合強度の向上が図れ、安定したセラミックス回路
基板が得られるようになる。
反応することなく、セラミックス基板中のＮまたはＯと
反応し、これによって、セラミックス基板と銅回路板と
の接合層に、未接合による強度上のばらつきがなくな
り、接合強度の向上が図れ、安定したセラミックス回路
基板が得られるようになる。
【００１９】本発明において、セラミックス基板として
好適な材料は、窒化アルミニウム（ＡｌＮ）、炭化けい
素（ＳｉＣ）、窒化けい素（ＳｉＮ）等の非酸化物系焼
結体、または酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化ベ
リリウム（ＢｅＯ）等の酸化物系焼結体等である。
好適な材料は、窒化アルミニウム（ＡｌＮ）、炭化けい
素（ＳｉＣ）、窒化けい素（ＳｉＮ）等の非酸化物系焼
結体、または酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化ベ
リリウム（ＢｅＯ）等の酸化物系焼結体等である。
【００２０】また、活性な金属として好適な材料は、Ｔ
ｉ，Ａｇ，Ｃｕ等であり、その好適な組成比は、Ｔｉが
１〜１０％、Ａｇが１０〜５０％、Ｃｕが４０〜９０％
の割合である。
ｉ，Ａｇ，Ｃｕ等であり、その好適な組成比は、Ｔｉが
１〜１０％、Ａｇが１０〜５０％、Ｃｕが４０〜９０％
の割合である。
【００２１】また、本発明において、銅回路板への溝ま
たは孔の形成は、プレス等の機械的手段またはエッチン
グ等の化学的加工手段が適用できる。
たは孔の形成は、プレス等の機械的手段またはエッチン
グ等の化学的加工手段が適用できる。
【００２２】この溝または孔は、過大、過多または過密
であると、未接合部分の増大を招き、加工困難となった
り、クラックが発生する等の不具合を生じる。逆に過小
であると脱脂が不完全でバインダ中の炭素が抜け切ら
ず、所期の効果が得られない。
であると、未接合部分の増大を招き、加工困難となった
り、クラックが発生する等の不具合を生じる。逆に過小
であると脱脂が不完全でバインダ中の炭素が抜け切ら
ず、所期の効果が得られない。
【００２３】これらの点を考慮し、溝形成についての好
ましい設定範囲は、溝深さが１０〜２００μｍ、溝幅が
３０〜５００μｍ、溝ピッチが０．５〜１０mmである。
ましい設定範囲は、溝深さが１０〜２００μｍ、溝幅が
３０〜５００μｍ、溝ピッチが０．５〜１０mmである。
【００２４】さらに好ましくは、溝深さが３０〜６０μ
ｍ、溝幅が５０〜１５０μｍ、溝ピッチが１．０〜３．
０mmの範囲である。
ｍ、溝幅が５０〜１５０μｍ、溝ピッチが１．０〜３．
０mmの範囲である。
【００２５】なお、溝の配置は平行線状または格子状
等、種々の配置とすることができ、また溝形状は断面Ｖ
字状またはＵ字状等、種々の形状とすることができる。
等、種々の配置とすることができ、また溝形状は断面Ｖ
字状またはＵ字状等、種々の形状とすることができる。
【００２６】一方、同回路板等に孔を形成する場合、そ
の孔の好ましい設定範囲は、直径が３０〜５００μｍ、
配置が格子状で孔ピッチが０．５〜１０mmである。
の孔の好ましい設定範囲は、直径が３０〜５００μｍ、
配置が格子状で孔ピッチが０．５〜１０mmである。
【００２７】さらに好ましくは、直径が５０〜１５０μ
ｍ、配置が格子状で、孔ピッチが１．０〜３．０mmの範
囲である。
ｍ、配置が格子状で、孔ピッチが１．０〜３．０mmの範
囲である。
【００２８】上記の好ましい態様によれば、活性金属で
あるＴｉがバインダ中のＣと反応することなく、セラミ
ックス基板中のＮまたはＯと反応して、接合層でＴｉ
Ｎ，ＴｉＯ等が形成され、セラミックス基板と銅回路板
との接合層に、未接合による強度上のばらつきがなくな
り、接合強度の向上が図れ、安定したセラミックス回路
基板が得られる。
あるＴｉがバインダ中のＣと反応することなく、セラミ
ックス基板中のＮまたはＯと反応して、接合層でＴｉ
Ｎ，ＴｉＯ等が形成され、セラミックス基板と銅回路板
との接合層に、未接合による強度上のばらつきがなくな
り、接合強度の向上が図れ、安定したセラミックス回路
基板が得られる。
【００２９】また、請求項２の発明は、第１の目的を達
成するために、セラミックス基板の一側面に銅回路板、
他側面に熱変形防止用の銅板を、それぞれ活性な金属の
接合層を介して一体的に接合するとともに、前記銅回路
板および前記銅板の表面に半導体チップおよびヒートシ
ンクをそれぞれ半田層を介して接合したセラミックス回
路基板において、前記銅回路板および前記銅板の接合層
側の表面に、それぞれ当該表面を外部に連通する溝また
は孔を形成したことを特徴とする。
成するために、セラミックス基板の一側面に銅回路板、
他側面に熱変形防止用の銅板を、それぞれ活性な金属の
接合層を介して一体的に接合するとともに、前記銅回路
板および前記銅板の表面に半導体チップおよびヒートシ
ンクをそれぞれ半田層を介して接合したセラミックス回
路基板において、前記銅回路板および前記銅板の接合層
側の表面に、それぞれ当該表面を外部に連通する溝また
は孔を形成したことを特徴とする。
【００３０】すなわち本発明は、セラミックス基板を銅
回路板および他の銅板で挾む構成のセラミックス回路基
板について、銅回路板および他の銅板の両方に溝または
孔を形成したものである。
回路板および他の銅板で挾む構成のセラミックス回路基
板について、銅回路板および他の銅板の両方に溝または
孔を形成したものである。
【００３１】なお、材料および溝寸法等については、請
求項１の発明と略同様に設定できる。
求項１の発明と略同様に設定できる。
【００３２】このような請求項２の発明によれば、セラ
ミックス基板と銅回路板との接合層、およびセラミック
ス基板と銅板との接合層の両方について、未接合による
強度上のばらつきがなくなり、接合強度の向上が図れ、
安定したセラミックス回路基板が得られる。
ミックス基板と銅回路板との接合層、およびセラミック
ス基板と銅板との接合層の両方について、未接合による
強度上のばらつきがなくなり、接合強度の向上が図れ、
安定したセラミックス回路基板が得られる。
【００３３】請求項３の発明は第２の目的を達成するた
めに、セラミックス基板に銅回路板等を活性な金属の接
合層を介して一体的に接合するとともに、前記銅回路板
の表面に半導体チップを半田層を介して接合したセラミ
ックス回路基板において、前記銅回路板の半田層側の表
面に、当該表面を外部に連通する溝を形成したことを特
徴とする。
めに、セラミックス基板に銅回路板等を活性な金属の接
合層を介して一体的に接合するとともに、前記銅回路板
の表面に半導体チップを半田層を介して接合したセラミ
ックス回路基板において、前記銅回路板の半田層側の表
面に、当該表面を外部に連通する溝を形成したことを特
徴とする。
【００３４】本発明によれば、銅回路板の半田層側の表
面に溝を形成したので、モジュール組立て工程におい
て、半導体チップ例えばＳｉチップに半田付けする際、
半田付け面から溝を介して雰囲気ガスまたは空気が外部
に排出されるので、ガス溜りによる半田巣が殆ど発生し
ない。しかも、製品とした場合の半田層における熱抵抗
値の低下も図れる。
面に溝を形成したので、モジュール組立て工程におい
て、半導体チップ例えばＳｉチップに半田付けする際、
半田付け面から溝を介して雰囲気ガスまたは空気が外部
に排出されるので、ガス溜りによる半田巣が殆ど発生し
ない。しかも、製品とした場合の半田層における熱抵抗
値の低下も図れる。
【００３５】本発明において、銅回路板への溝または孔
の形成は、前記同様にプレスまたはエッチング等の機械
的または化学的加工手段が適用できる。
の形成は、前記同様にプレスまたはエッチング等の機械
的または化学的加工手段が適用できる。
【００３６】この溝は、過大、過多、過密であると半田
を多量に要し、加工しにくいとともに、折損等を生じ易
くなる。逆に過小であると、ガスが抜切らず、半田巣が
生じて接合強度が低下したり、また製品とした場合の熱
抵抗値が上がる等、所期の効果が得られない。
を多量に要し、加工しにくいとともに、折損等を生じ易
くなる。逆に過小であると、ガスが抜切らず、半田巣が
生じて接合強度が低下したり、また製品とした場合の熱
抵抗値が上がる等、所期の効果が得られない。
【００３７】これらの点を考慮し、溝形成についての好
ましい設定範囲は、溝深さが１０〜３００μｍ、溝幅が
３０〜１０００μｍ、溝ピッチが０．５〜１０mmであ
る。
ましい設定範囲は、溝深さが１０〜３００μｍ、溝幅が
３０〜１０００μｍ、溝ピッチが０．５〜１０mmであ
る。
【００３８】さらに好ましくは、溝深さが５０〜１５０
μｍ溝幅１００が〜２００μｍ、溝ピッチが１．０〜
３．０mmの範囲である。
μｍ溝幅１００が〜２００μｍ、溝ピッチが１．０〜
３．０mmの範囲である。
【００３９】なお、溝の配置は平行線状または格子状
等、種々の配置とすることができ、また溝形状は断面Ｖ
字状またはＵ字状等、種々の形状とすることができる。
等、種々の配置とすることができ、また溝形状は断面Ｖ
字状またはＵ字状等、種々の形状とすることができる。
【００４０】請求項４の発明は、第２の目的を達成する
ために、セラミックス基板の一側面に銅回路板、他側面
に熱変形防止用の銅板を、それぞれ活性な金属の接合層
を介して一体的に接合するとともに、前記銅回路板の表
面に半導体チップを半田層を介して接合したセラミック
ス回路基板において、前記銅回路板および前記銅板の半
田層側の表面に、それぞれ当該表面を外部に連通する溝
を形成したことを特徴とする。
ために、セラミックス基板の一側面に銅回路板、他側面
に熱変形防止用の銅板を、それぞれ活性な金属の接合層
を介して一体的に接合するとともに、前記銅回路板の表
面に半導体チップを半田層を介して接合したセラミック
ス回路基板において、前記銅回路板および前記銅板の半
田層側の表面に、それぞれ当該表面を外部に連通する溝
を形成したことを特徴とする。
【００４１】すなわち本発明は、セラミックス基板を銅
回路板および他の銅板で挾む構成のセラミックス回路基
板について、銅回路板および他の銅板の両方の半田層側
に溝を形成したものである。
回路板および他の銅板で挾む構成のセラミックス回路基
板について、銅回路板および他の銅板の両方の半田層側
に溝を形成したものである。
【００４２】材料および溝寸法の設定等については、請
求項３の発明と略同様に設定できる。
求項３の発明と略同様に設定できる。
【００４３】この請求項４の発明によれば、モジュール
組立て工程において、半導体チップおよびヒートシンク
を半田付けする際、雰囲気ガスまたは空気が溝を介して
外部に排出されるので、ガス溜りがなくなり、したがっ
て半田巣が殆ど発生しない。
組立て工程において、半導体チップおよびヒートシンク
を半田付けする際、雰囲気ガスまたは空気が溝を介して
外部に排出されるので、ガス溜りがなくなり、したがっ
て半田巣が殆ど発生しない。
【００４４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００４５】＜実施例１ （図１〜図５）＞図１は本実
施例の構成を示す断面図、図２は同平面図、図３〜図５
は本実施例による特性を示すグラフである。
施例の構成を示す断面図、図２は同平面図、図３〜図５
は本実施例による特性を示すグラフである。
【００４６】図１および図２に示すように、ＡｌＮから
なるセラミックス基板１１の一側面に銅回路板１２を活
性金属法による接合層１３を介して接合するとともに、
そのセラミックス基板１１の他側面に同法による接合層
１３を介して補助用の銅板４を接合した。
なるセラミックス基板１１の一側面に銅回路板１２を活
性金属法による接合層１３を介して接合するとともに、
そのセラミックス基板１１の他側面に同法による接合層
１３を介して補助用の銅板４を接合した。
【００４７】すなわち、Ｔｉ、Ａｇ、Ｃｕの各粉末をＴ
ｉ５％、Ａｇ３０％、Ｃ６５％の割合で、有機化合物等
のバインダおよび溶媒を用いて混合してなるペースト
を、セラミックス基板１１上にパターン印刷し、そのセ
ラミックス基板１１の上に銅回路板１２をパターンに沿
って配置して、Ａｒガス雰囲気で加熱し、接合層１３を
介して接合した（銅板１４についても同様である）。
ｉ５％、Ａｇ３０％、Ｃ６５％の割合で、有機化合物等
のバインダおよび溶媒を用いて混合してなるペースト
を、セラミックス基板１１上にパターン印刷し、そのセ
ラミックス基板１１の上に銅回路板１２をパターンに沿
って配置して、Ａｒガス雰囲気で加熱し、接合層１３を
介して接合した（銅板１４についても同様である）。
【００４８】銅回路板等１２，１４には、それぞれその
接合層１３側の表面に、溝１５をプレス加工により予め
形成した。
接合層１３側の表面に、溝１５をプレス加工により予め
形成した。
【００４９】溝１５は断面Ｖ字状で、両端が銅回路板等
１２，１４の端縁部で開口するものとし、一定ピッチで
互いに平行に形成した。この溝１５の寸法については、
溝深さａを３０μｍ、溝幅ｂを１００μｍ、溝ピッチｃ
を２．０mmとした。
１２，１４の端縁部で開口するものとし、一定ピッチで
互いに平行に形成した。この溝１５の寸法については、
溝深さａを３０μｍ、溝幅ｂを１００μｍ、溝ピッチｃ
を２．０mmとした。
【００５０】なお、最終製品としてのモジュールの組立
てについては、図１に仮想線で示すように、銅回路板１
２の表面に、Ｓｉチップ１６を半田層１７を介して接合
するとともに、銅板１４をヒートシンク１８に半田層１
７を介して接合した。
てについては、図１に仮想線で示すように、銅回路板１
２の表面に、Ｓｉチップ１６を半田層１７を介して接合
するとともに、銅板１４をヒートシンク１８に半田層１
７を介して接合した。
【００５１】このような本実施例のセラミックス回路基
板について、接合層１３の化合物組成を調べたところ、
ＴｉＣは殆ど発生しておらず、ＴｉＮおよびＴｉＯの存
在のみ認められた。
板について、接合層１３の化合物組成を調べたところ、
ＴｉＣは殆ど発生しておらず、ＴｉＮおよびＴｉＯの存
在のみ認められた。
【００５２】また、接合強度を測定したところ、１５kg
f/cmであった。
f/cmであった。
【００５３】そして、同一構成のセラミックス回路基板
を多数製作した結果、接合層の組成および接合強度につ
いて、前記と略同様の結果が得られた。
を多数製作した結果、接合層の組成および接合強度につ
いて、前記と略同様の結果が得られた。
【００５４】また、溝寸法（溝深さａ、溝幅ｂ、溝ピッ
チｃ）を種々変化させて接合強度との関係を調べたとこ
ろ、図３〜図５に示す結果を得た。
チｃ）を種々変化させて接合強度との関係を調べたとこ
ろ、図３〜図５に示す結果を得た。
【００５５】すなわち、図３は溝深さａと接合強度との
関係、図４は溝幅ｂと接合強度との関係、図５は溝ピッ
チｃと接合強度との関係をそれぞれ示している。
関係、図４は溝幅ｂと接合強度との関係、図５は溝ピッ
チｃと接合強度との関係をそれぞれ示している。
【００５６】これらの図からも明らかなように、溝形成
についての好ましい設定範囲は、溝深さａが１０〜２０
０μｍ、溝幅ｂが３０〜５００μｍ、溝ピッチｃが０．
５〜１０mmである。
についての好ましい設定範囲は、溝深さａが１０〜２０
０μｍ、溝幅ｂが３０〜５００μｍ、溝ピッチｃが０．
５〜１０mmである。
【００５７】さらに好ましくは、溝深さａが３０〜６０
μｍ、溝幅ｂが５０〜１５０μｍ、溝ピッチｃが１．０
〜３．０mmの範囲である。
μｍ、溝幅ｂが５０〜１５０μｍ、溝ピッチｃが１．０
〜３．０mmの範囲である。
【００５８】＜実施例２ （図６〜図９）＞図６は本実
施例の構成を示す断面図、図７は同平面図、図８および
図９は本実施例による特性を示すグラフである。
施例の構成を示す断面図、図７は同平面図、図８および
図９は本実施例による特性を示すグラフである。
【００５９】図６および図７に示すように、本実施例が
前記の実施例１と異なる点は、実施例１における溝１５
に代え、銅回路板１２および銅板１４に厚さ方向に沿っ
て貫通する孔２５を穿設した点である。
前記の実施例１と異なる点は、実施例１における溝１５
に代え、銅回路板１２および銅板１４に厚さ方向に沿っ
て貫通する孔２５を穿設した点である。
【００６０】本実施例では、この孔２５を直径ｄが１０
０μｍの円形孔とし、格子状の配列で孔ピッチｅを２．
０mmに設定した。
０μｍの円形孔とし、格子状の配列で孔ピッチｅを２．
０mmに設定した。
【００６１】その他の構成は実施例１と略同様であるか
ら、図６および図７の対応部分について、図１および図
２と同一符号を付して説明を省略する。
ら、図６および図７の対応部分について、図１および図
２と同一符号を付して説明を省略する。
【００６２】このような本実施例のセラミックス回路基
板について、接合層１３の化合物組成を調べたところ、
ＴｉＣは殆ど発生しておらず、ＴｉＮおよびＴｉＯの存
在のみ認められた。
板について、接合層１３の化合物組成を調べたところ、
ＴｉＣは殆ど発生しておらず、ＴｉＮおよびＴｉＯの存
在のみ認められた。
【００６３】また、接合強度を測定したところ、１４kg
f/cmであった。
f/cmであった。
【００６４】そして、同一構成のセラミックス回路基板
を多数製作した結果、接合層の組成および接合強度につ
いて、前記と略同様の結果が得られた。
を多数製作した結果、接合層の組成および接合強度につ
いて、前記と略同様の結果が得られた。
【００６５】また、孔寸法（直径ｄ、孔ピッチｅ）を種
々変化させて接合強度との関係を調べたところ、図８お
よび図９に示す結果を得た。
々変化させて接合強度との関係を調べたところ、図８お
よび図９に示す結果を得た。
【００６６】すなわち、図８は孔の直径ｄと接合強度と
の関係、図９は孔ピッチｅと接合強度との関係をそれぞ
れ示している。
の関係、図９は孔ピッチｅと接合強度との関係をそれぞ
れ示している。
【００６７】これらの図からも明らかなように、孔形成
についての好ましい設定範囲は、直径ｄが３０〜５００
μｍ、配置が格子状で孔ピッチが０．５〜１０mmであ
る。
についての好ましい設定範囲は、直径ｄが３０〜５００
μｍ、配置が格子状で孔ピッチが０．５〜１０mmであ
る。
【００６８】さらに好ましくは、直径が５０〜１５０μ
ｍ、配置が格子状で、孔ピッチが１．０〜３．０mmの範
囲である。
ｍ、配置が格子状で、孔ピッチが１．０〜３．０mmの範
囲である。
【００６９】＜実施例３ （図１０〜図１４）＞図１０
は本実施例の構成を示す断面図、図１１〜図１４は本実
施例による特性を示すグラフである。
は本実施例の構成を示す断面図、図１１〜図１４は本実
施例による特性を示すグラフである。
【００７０】図１０に示すように、ＡｌＮからなるセラ
ミックス基板１１の一側面に銅回路板１２を活性金属法
による接合層１３を介して接合するとともに、そのセラ
ミックス基板１１の他側面に同法による接合層１３を介
して補助用の銅板４を接合した。
ミックス基板１１の一側面に銅回路板１２を活性金属法
による接合層１３を介して接合するとともに、そのセラ
ミックス基板１１の他側面に同法による接合層１３を介
して補助用の銅板４を接合した。
【００７１】なお、接合層１３の形成材料および接合方
法については、前記実施例１および２に示したものと同
様であり、また銅回路板等１２，１４の接合層１３に
は、図示しないが前記実施例２と同様の溝を形成した。
法については、前記実施例１および２に示したものと同
様であり、また銅回路板等１２，１４の接合層１３に
は、図示しないが前記実施例２と同様の溝を形成した。
【００７２】そして、本実施例では、モジュールの組立
てについて、銅回路板１２の表面に、Ｓｉチップ１６を
半田層１７を介して接合するとともに、銅板１４をヒー
トシンク１８に半田層１７を介して接合した。なお、銅
回路板の厚さは０．４mm、Ｓｉチップ１６の平面サイズ
は１０mm××１０mmとした。
てについて、銅回路板１２の表面に、Ｓｉチップ１６を
半田層１７を介して接合するとともに、銅板１４をヒー
トシンク１８に半田層１７を介して接合した。なお、銅
回路板の厚さは０．４mm、Ｓｉチップ１６の平面サイズ
は１０mm××１０mmとした。
【００７３】銅回路板等１２，１４には、それぞれその
半田層１７側の表面に、溝１９をプレス加工により予め
形成した。
半田層１７側の表面に、溝１９をプレス加工により予め
形成した。
【００７４】溝１９は断面Ｖ字状で、両端が銅回路板等
１２，１４の端縁部で開口するものとし、一定ピッチで
互いに平行に形成した。この溝１９の寸法については、
溝深さｆを１００μｍ、溝幅ｇを３００μｍ、溝ピッチ
ｈを２．０mmとした。
１２，１４の端縁部で開口するものとし、一定ピッチで
互いに平行に形成した。この溝１９の寸法については、
溝深さｆを１００μｍ、溝幅ｇを３００μｍ、溝ピッチ
ｈを２．０mmとした。
【００７５】これらの溝１９には、半田層１７の半田が
流入している。
流入している。
【００７６】このような本実施例のセラミックス回路基
板について、半田層１７の組成を調べたところ、半田巣
の発生率は４％と極めて少ないことが確認された。
板について、半田層１７の組成を調べたところ、半田巣
の発生率は４％と極めて少ないことが確認された。
【００７７】溝１９の深さｆを種々変化させて、半田巣
の発生率との関係を調べたところ、図１１に示す結果を
得た。
の発生率との関係を調べたところ、図１１に示す結果を
得た。
【００７８】また、本実施例のセラミックス回路基板に
ついて、半田層１７における電圧低下率を調べた。条件
は４５Ｖ、１Ａ、０．１sec である。この結果、図１２
に示す結果を得た。溝を有しない従来構成では規格外れ
のものが約２％あったのに比し、本実施例では溝１９の
形成により規格外れのものが０％であった。
ついて、半田層１７における電圧低下率を調べた。条件
は４５Ｖ、１Ａ、０．１sec である。この結果、図１２
に示す結果を得た。溝を有しない従来構成では規格外れ
のものが約２％あったのに比し、本実施例では溝１９の
形成により規格外れのものが０％であった。
【００７９】また、図１３は溝幅ｇとハンダ巣との関
係、図１４は溝ピッチｈとハンダ巣との関係をそれぞれ
示している。
係、図１４は溝ピッチｈとハンダ巣との関係をそれぞれ
示している。
【００８０】これらの図からも明らかなように、溝形成
についての好ましい設定範囲は、溝深さｆが１０〜３０
０μｍ、溝幅ｇが３０〜１０００μｍ、溝ピッチｈが
０．５〜１０mmである。
についての好ましい設定範囲は、溝深さｆが１０〜３０
０μｍ、溝幅ｇが３０〜１０００μｍ、溝ピッチｈが
０．５〜１０mmである。
【００８１】さらに好ましくは、溝深さｆが５０〜１５
０μｍ、溝幅ｇが１００〜２００μｍ、溝ピッチｈが
１．０〜３．０mmの範囲である。
０μｍ、溝幅ｇが１００〜２００μｍ、溝ピッチｈが
１．０〜３．０mmの範囲である。
【００８２】
【発明の効果】以上で詳述したように、本発明によれば
下記の効果が奏される。
下記の効果が奏される。
【００８３】（１）銅回路板等の活性金属法による接合
層側に、外部と連通する溝または孔を形成したことによ
り、活性金属法による加熱の際に銅回路板の溝または孔
からバインダが抜け易く、正常な安定した接合が得られ
る。これにより未接合または接合強度の弱いものは発生
せず、強度上のばらつきがなくなり、また製造歩留りの
向上および品質の安定化等が図れる。
層側に、外部と連通する溝または孔を形成したことによ
り、活性金属法による加熱の際に銅回路板の溝または孔
からバインダが抜け易く、正常な安定した接合が得られ
る。これにより未接合または接合強度の弱いものは発生
せず、強度上のばらつきがなくなり、また製造歩留りの
向上および品質の安定化等が図れる。
【００８４】（２）銅回路板等の半田付け面側に、外部
と連通する溝を形成したことにより、半導体チップ等と
の半田付けの際に銅回路板の溝から雰囲気ガスまたは空
気が抜け易く、半田巣がほとんど発生せず、未接合部分
が大幅に減少できる。これにより、接合強度の向上およ
び半導体チップの信頼性向上等が図れる
と連通する溝を形成したことにより、半導体チップ等と
の半田付けの際に銅回路板の溝から雰囲気ガスまたは空
気が抜け易く、半田巣がほとんど発生せず、未接合部分
が大幅に減少できる。これにより、接合強度の向上およ
び半導体チップの信頼性向上等が図れる
【図１】本発明における実施例１の構成を示す断面図。
【図２】図１の平面図。
【図３】同実施例による溝深さと接合強度との関係を示
す特性図。
す特性図。
【図４】同実施例による溝幅と接合強度との関係を示す
特性図。
特性図。
【図５】同実施例による溝ピッチと接合強度との関係を
示す特性図。
示す特性図。
【図６】本発明における実施例２の構成を示す断面図。
【図７】図７の平面図。
【図８】同実施例による孔の直径と接合強度との関係を
示す特性図。
示す特性図。
【図９】同実施例による孔ピッチと接合強度との関係を
示す特性図。
示す特性図。
【図１０】本発明における実施例３の構成を示す断面
図。
図。
【図１１】同実施例による溝深さと半田巣発生率との関
係を示す特性図。
係を示す特性図。
【図１２】同実施例による溝深さと電圧効果率との関係
を示す特性図。
を示す特性図。
【図１３】同実施例による溝幅と半田巣発生率との関係
を示す特性図。
を示す特性図。
【図１４】同実施例による溝ピッチと半田巣発生率との
関係を示す特性図。
関係を示す特性図。
【図１５】従来例を示す断面図。
１１ セラミックス基板 １２ 銅回路板 １３ 接合層 １４ 銅板 １５ 接合層の溝 １６ Ｓｉチップ（半導体チップ） １７ 半田層 １８ ヒートシンク １９ 半田層の溝 ２５ 接合層の孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/38 Ｄ 7011−4Ｅ (72)発明者 那波 隆之 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内
Claims (4)
- 【請求項１】 セラミックス基板に銅回路板を活性な金
属の接合層を介して一体的に接合するとともに、前記銅
回路板の表面に半導体チップを半田層を介して接合した
セラミックス回路基板において、前記銅回路板の接合層
側の表面に、当該表面を外部に連通する溝または孔を形
成したことを特徴とするセラミックス回路基板。 - 【請求項２】 セラミックス基板の一側面に銅回路板、
他側面に熱変形防止用の銅板を、それぞれ活性な金属の
接合層を介して一体的に接合するとともに、前記銅回路
板および前記銅板の表面に半導体チップおよびヒートシ
ンクをそれぞれ半田層を介して接合したセラミックス回
路基板において、前記銅回路板および前記銅板の接合層
側の表面に、それぞれ当該表面を外部に連通する溝また
は孔を形成したことを特徴とするセラミックス回路基
板。 - 【請求項３】 セラミックス基板に銅回路板を活性な金
属の接合層を介して一体的に接合するとともに、前記銅
回路板の表面に半導体チップを半田層を介して接合した
セラミックス回路基板において、前記銅回路板の半田層
側の表面に、当該表面を外部に連通する溝を形成したこ
とを特徴とするセラミックス回路基板。 - 【請求項４】 セラミックス基板の一側面に銅回路板、
他側面に熱変形防止用の銅板を、それぞれ活性な金属の
接合層を介して一体的に接合するとともに、前記銅回路
板および前記銅板の表面に半導体チップおよびヒートシ
ンクをそれぞれ半田層を介して接合したセラミックス回
路基板において、前記銅回路板および前記銅板の半田層
側の表面に、それぞれ当該表面を外部に連通する溝を形
成したことを特徴とするセラミックス回路基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29456891A JPH05136290A (ja) | 1991-11-11 | 1991-11-11 | セラミツクス回路基板 |
| US07/911,713 US5328751A (en) | 1991-07-12 | 1992-07-10 | Ceramic circuit board with a curved lead terminal |
| DE69217285T DE69217285T2 (de) | 1991-07-12 | 1992-07-13 | Keramische Leiterplatte |
| EP92111918A EP0523598B1 (en) | 1991-07-12 | 1992-07-13 | Ceramics circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29456891A JPH05136290A (ja) | 1991-11-11 | 1991-11-11 | セラミツクス回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136290A true JPH05136290A (ja) | 1993-06-01 |
Family
ID=17809470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29456891A Pending JPH05136290A (ja) | 1991-07-12 | 1991-11-11 | セラミツクス回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136290A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714945A (ja) * | 1993-06-16 | 1995-01-17 | Denki Kagaku Kogyo Kk | 酸化物セラミックス基板及びその用途 |
| JPH0794623A (ja) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | 回路基板 |
| JPH09283656A (ja) * | 1996-04-09 | 1997-10-31 | Toshiba Corp | セラミックス回路基板 |
| JPH10107174A (ja) * | 1996-09-26 | 1998-04-24 | Fuji Electric Co Ltd | 半導体装置用基板およびその製造方法 |
| JPH10163378A (ja) * | 1996-12-04 | 1998-06-19 | Toshiba Corp | 配線基板およびその製造方法 |
| JP2001267447A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | セラミックス回路基板及び半導体装置 |
| JP2003017627A (ja) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | セラミックス回路基板およびそれを用いた半導体モジュール |
| JP2007165588A (ja) * | 2005-12-14 | 2007-06-28 | Omron Corp | パワーモジュール構造及びこれを用いたソリッドステートリレー |
| JPWO2005071745A1 (ja) * | 2004-01-27 | 2007-07-26 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2007311527A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
| JP2009105456A (ja) * | 2009-02-12 | 2009-05-14 | Toshiba Corp | 半導体装置 |
| JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
| JP2013048294A (ja) * | 2006-03-08 | 2013-03-07 | Toshiba Corp | 電子部品モジュール |
| JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
| WO2015098825A1 (ja) * | 2013-12-25 | 2015-07-02 | 三菱マテリアル株式会社 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
| JP2015164167A (ja) * | 2013-11-27 | 2015-09-10 | 京セラ株式会社 | 回路基板、その製造方法、および電子装置 |
| JP2017120888A (ja) * | 2015-12-24 | 2017-07-06 | アイシン精機株式会社 | 絶縁基板 |
| CN110248465A (zh) * | 2019-06-20 | 2019-09-17 | 天津荣事顺发电子有限公司 | 一种厚膜和覆铜一体陶瓷电路板及其制备方法 |
| CN111755413A (zh) * | 2020-07-07 | 2020-10-09 | 深圳基本半导体有限公司 | 一种高导热率碳化硅器件封装结构及方法 |
| WO2021200801A1 (ja) * | 2020-03-30 | 2021-10-07 | デンカ株式会社 | セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法 |
| WO2023190253A1 (ja) * | 2022-03-31 | 2023-10-05 | デンカ株式会社 | 回路基板及びその製造方法、並びにパワーモジュール |
-
1991
- 1991-11-11 JP JP29456891A patent/JPH05136290A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714945A (ja) * | 1993-06-16 | 1995-01-17 | Denki Kagaku Kogyo Kk | 酸化物セラミックス基板及びその用途 |
| JPH0794623A (ja) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | 回路基板 |
| JPH09283656A (ja) * | 1996-04-09 | 1997-10-31 | Toshiba Corp | セラミックス回路基板 |
| JPH10107174A (ja) * | 1996-09-26 | 1998-04-24 | Fuji Electric Co Ltd | 半導体装置用基板およびその製造方法 |
| JPH10163378A (ja) * | 1996-12-04 | 1998-06-19 | Toshiba Corp | 配線基板およびその製造方法 |
| JP2001267447A (ja) * | 2000-03-14 | 2001-09-28 | Toshiba Corp | セラミックス回路基板及び半導体装置 |
| JP2003017627A (ja) * | 2001-06-28 | 2003-01-17 | Toshiba Corp | セラミックス回路基板およびそれを用いた半導体モジュール |
| JPWO2005071745A1 (ja) * | 2004-01-27 | 2007-07-26 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2007165588A (ja) * | 2005-12-14 | 2007-06-28 | Omron Corp | パワーモジュール構造及びこれを用いたソリッドステートリレー |
| JP2013048294A (ja) * | 2006-03-08 | 2013-03-07 | Toshiba Corp | 電子部品モジュール |
| JP2007311527A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
| JP2009105456A (ja) * | 2009-02-12 | 2009-05-14 | Toshiba Corp | 半導体装置 |
| JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
| JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
| JP2015164167A (ja) * | 2013-11-27 | 2015-09-10 | 京セラ株式会社 | 回路基板、その製造方法、および電子装置 |
| US9966353B2 (en) | 2013-12-25 | 2018-05-08 | Mitsubishi Materials Corporation | Power module substrate, method of producing same, and power module |
| WO2015098825A1 (ja) * | 2013-12-25 | 2015-07-02 | 三菱マテリアル株式会社 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
| JP2015144264A (ja) * | 2013-12-25 | 2015-08-06 | 三菱マテリアル株式会社 | パワーモジュール用基板、およびその製造方法、パワーモジュール |
| KR20160102416A (ko) * | 2013-12-25 | 2016-08-30 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판 및 그 제조 방법, 파워 모듈 |
| EP3089209A4 (en) * | 2013-12-25 | 2017-08-23 | Mitsubishi Materials Corporation | Substrate for power module, method for manufacturing same, and power module |
| JP2017120888A (ja) * | 2015-12-24 | 2017-07-06 | アイシン精機株式会社 | 絶縁基板 |
| CN110248465A (zh) * | 2019-06-20 | 2019-09-17 | 天津荣事顺发电子有限公司 | 一种厚膜和覆铜一体陶瓷电路板及其制备方法 |
| CN110248465B (zh) * | 2019-06-20 | 2024-03-19 | 上海铠琪科技有限公司 | 一种厚膜和覆铜一体陶瓷电路板及其制备方法 |
| WO2021200801A1 (ja) * | 2020-03-30 | 2021-10-07 | デンカ株式会社 | セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法 |
| JPWO2021200801A1 (ja) * | 2020-03-30 | 2021-10-07 | ||
| CN111755413A (zh) * | 2020-07-07 | 2020-10-09 | 深圳基本半导体有限公司 | 一种高导热率碳化硅器件封装结构及方法 |
| WO2023190253A1 (ja) * | 2022-03-31 | 2023-10-05 | デンカ株式会社 | 回路基板及びその製造方法、並びにパワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05136290A (ja) | セラミツクス回路基板 | |
| KR0147881B1 (ko) | 세라믹스 회로기판 | |
| KR910004923B1 (ko) | 세라믹-금속복합물 기판, 그것으로 구성된 회로기판 및 그 제조 방법 | |
| EP0755074B1 (en) | Submount | |
| US20090283309A1 (en) | Ceramic-metal bonded body, method for manufacturing the bonded body and semi-conductor device using the bonded body | |
| JP4334054B2 (ja) | セラミックス回路基板 | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JP2001332854A (ja) | セラミックス回路基板 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JP2501272B2 (ja) | 多層セラミックス回路基板 | |
| JP3531133B2 (ja) | パワーモジュール用基板及びその製造法 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP2001267447A (ja) | セラミックス回路基板及び半導体装置 | |
| JP3049948B2 (ja) | パッケージの製造方法 | |
| JPH0637414A (ja) | セラミックス回路基板 | |
| JP3070176B2 (ja) | 窒化アルミニウム基板と銅板の接合方法 | |
| US20070138240A1 (en) | Method for forming leadframe assemblies | |
| JP2005101415A (ja) | セラミックス回路基板およびその製造方法 | |
| JPH0585849A (ja) | 窒化アルミニウム基板と金属板の接合方法 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JPH0570256A (ja) | セラミツクス接合基板 | |
| JP3529055B2 (ja) | 絶縁放熱板 | |
| JPH0621263A (ja) | セラミックス−金属接合基板 | |
| JPH065763A (ja) | セラミックス回路基板 |