JPH0621263A - セラミックス−金属接合基板 - Google Patents

セラミックス−金属接合基板

Info

Publication number
JPH0621263A
JPH0621263A JP17692092A JP17692092A JPH0621263A JP H0621263 A JPH0621263 A JP H0621263A JP 17692092 A JP17692092 A JP 17692092A JP 17692092 A JP17692092 A JP 17692092A JP H0621263 A JPH0621263 A JP H0621263A
Authority
JP
Japan
Prior art keywords
substrate
metal
ceramic
ceramics
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17692092A
Other languages
English (en)
Inventor
Hironori Asai
博紀 浅井
Takayuki Naba
隆之 那波
Shunichiro Tanaka
俊一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17692092A priority Critical patent/JPH0621263A/ja
Publication of JPH0621263A publication Critical patent/JPH0621263A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit

Landscapes

  • Ceramic Products (AREA)

Abstract

(57)【要約】 【目的】 信頼性および製造歩留り等を低下させること
なく、基板サイズの大型化への対応を図ったセラミック
ス−金属接合基板を提供する。 【構成】 金属支持基板1と、この金属支持基板1上に
接合搭載され、金属支持基板1との接合面と反する面上
に金属回路部3が設けられた複数のセラミックス基板2
とを具備する。セラミックス基板2上への金属回路部3
の形成は、例えばDBC法によって行う。また、金属支
持基板1とセラミックス基板2との接合は、活性金属ろ
う材を用いて行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミックス−金属接
合基板に関する。
【0002】
【従来の技術】近年、電子部品の搭載基板やヒートシン
ク、あるいはハイブリッドIC用基板等として、高電気
絶縁性および高熱伝導性を有するセラミックス基板、特
に窒化アルミニウムや窒化ケイ素等の窒化物系セラミッ
クス基板が利用されている。セラミックス基板を上記し
たような電子部品用材料として用いる場合、回路形成や
素子搭載部の形成等を目的として、金属部材と接合する
ことが不可欠である。
【0003】上述したような電子部品用材料を製造する
際のセラミックス基板と金属部材との接合方法として
は、銅板とセラミックス基板とを直接接合させる、いわ
ゆるDBC法(ダイレクト・ボンディング・カッパー
法)や、4A族元素や5A族元素のような活性金属を用いる
方法等が知られている。また、これらの方法で接合した
セラミックス−金属接合基板に回路を形成する方法とし
ては、予めプレス加工やエッチング加工によりパターニ
ングした金属部材を用いたり、接合後にエッチング等の
手法によりパターニングする等の方法が知られている。
【0004】例えば、DBC法によりセラミックス−金
属接合基板を作製する場合、まず板状または所定形状に
打ち抜かれた銅板を、酸化アルミニウム焼結体や窒化ア
ルミニウム焼結体等からなるセラミックス基板上に接触
配置し、加熱することによって接合界面にCu- Cu2 O の
共晶液相を生成し、この液相によりセラミックス基板の
表面を濡らした後、液相を冷却固化することによってセ
ラミックス基板と銅部材とが接合される。また、活性金
属法は、Ti、Zr、Nb等の金属元素がセラミックス材料に
対して濡れやすく、反応しやすいことを利用した接合法
であり、具体的には活性金属を添加したろう材(例えば
Ag-Cu共晶ろう)を用いたろう付け法が一般的に多用さ
れている。
【0005】ところで、最近の電子部品搭載用基板等に
おいては、実装面積の増大を図ることが求められてお
り、上述したようなセラミックス−金属接合基板に対し
ては、支持板となるセラミックス基板を大型化すること
が要求されている。しかしながら、セラミックス基板の
大型化に伴って、セラミックス基板と金属部材とを接合
する際、特にDBC法により接合する際、セラミックス
基板に反りが生じやすくなってしまう。セラミックス基
板の反りは、接合を良否を決める上で重要であり、接合
不良の重要な発生要因となっている。また、セラミック
ス基板が大型化することによって、その製造歩留りが低
下しやすい等という問題も招いてしまう。
【0006】
【発明が解決しようとする課題】上述したように、従来
のセラミックス−金属接合基板においては、セラミック
ス基板に対する大型化の要求が強まるにつれて、加熱接
合時におけるセラミックス基板の反り、さらにはそれに
伴う接合不良、またセラミックス基板の製造工程自体に
おける歩留りの低下等という問題が生じている。
【0007】このようなことから、例えば 1つのモジュ
ール用基板としての実装面積等の増大を図った上で、セ
ラミックス基板の反りに伴う接合不良等の発生を抑制す
ることを可能にし、信頼性および製造歩留りの向上を図
ったセラミックス−金属接合基板が望まれている。
【0008】本発明は、このような課題に対処するため
になされたもので、信頼性および製造歩留り等を低下さ
せることなく、基板サイズの大型化への対応を図ったセ
ラミックス−金属接合基板を提供することを目的として
いる。
【0009】
【課題を解決するための手段】本発明のセラミックス−
金属接合基板は、金属支持基板と、この金属支持基板上
に接合搭載され、該金属支持基板との接合面と反対の面
上に金属回路部が設けられた複数のセラミックス基板と
を具備することを特徴としている。また、上記セラミッ
クス−金属接合基板において、前記金属支持基板は曲げ
加工により立体化されていることを特徴としている。
【0010】
【作用】本発明のセラミックス−金属接合基板において
は、支持板として金属支持基板を用いると共に、この金
属支持基板上に予め金属回路部を設けたセラミックス基
板を接合搭載しているため、セラミックス基板を絶縁性
が必要とされる部分のみに用いることができ、かつ金属
支持基板により基板サイズの大型化への対応を図ること
ができる。そして、セラミックス基板は、例えばDBC
法において反りが生じない程度の大きさとすることがで
きるため、基板サイズの大型化に伴うセラミックス基板
の反り等の問題、さらには反りによる接合不良等が解消
できる。
【0011】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0012】図1は、本発明の一実施例のセラミックス
−金属接合基板の構成を示す斜視図である。同図におい
て、1は支持板となる金属支持基板である。この金属支
持基板1の材質としては、種々の金属材料を使用するこ
とが可能であるが、熱伝導性等を考慮して、銅または銅
合金を用いることが好ましい。
【0013】上記金属支持基板1上には、複数のセラミ
ックス基板2がその一方の主面をそれぞれ介して接合搭
載されている。セラミックス基板2の材質は、特に限定
されるものではなく、酸化アルミニウム焼結体、ムライ
ト焼結体(3Al2 O 3 −2SiO2)等の酸化物系焼結体か
ら、窒化アルミニウム焼結体、窒化ケイ素焼結体、炭化
ケイ素焼結体等の非酸化物系焼結体まで、各種のセラミ
ックス材料を適用することができ、用途や要求特性に応
じて適宜選択して使用するものとする。ただし、熱伝導
性等の点から、窒化アルミニウム焼結体や窒化ケイ素焼
結体等の非酸化物系セラミックス基板を用いることが好
ましく、これにより大電力型半導体チップや高集積型半
導体チップ等への対応が図れる。
【0014】上記した各セラミックス基板2は、例えば
図2に示すように、金属支持基板1との接合面2aと反
対側の他方の主面2b上に、それぞれ金属回路部3が設
けられている。この金属回路部3は、例えばその構成材
料として銅板を用いて、DBC法により接合したもので
あり、セラミックス基板2と金属回路部3とによって、
それぞれDBC基板4が構成されている。
【0015】このようなDBC基板4は、セラミックス
基板2上に例えば所望形状に加工した銅板を接触配置し
た後、銅の融点(1083℃)以下で銅と酸化銅(Cu-Cu2 O)
の共晶温度(1065℃)以上の温度範囲で加熱することに
より得られる。加熱の際の雰囲気としては、銅板として
酸素を含有する銅を使用する場合には不活性ガス雰囲気
が好ましく、酸素を含有しない銅板を使用する場合には
80ppm〜3900ppm 程度の酸素含有雰囲気が好ましい。ま
た、回路の形成は接合後にエッチングによって行っても
よい。
【0016】なお、セラミックス基板2と金属回路部3
との接合は、活性金属を含むろう材を用いて行ってもよ
いが、金属支持基板1とセラミックス基板2との接合を
考慮して、予めDBC法により金属回路部3を形成して
おくことが好ましい。
【0017】この実施例のセラミックス−金属接合基板
5は、上記金属支持基板1と、この金属支持基板1上に
接合搭載された複数のDBC基板4とから構成されてお
り、これらにより 1つのモジュールが形成される。金属
支持基板1とDBC基板4(セラミックス基板2)との
接合方法としては、活性金属法を用いることが好まし
い。活性金属法としては、Ti、Zr、Hf、Nb等の活性金属
元素を添加したろう材、例えば Ag-Cu共晶ろう材やCu系
ろう材)を用いた通常のろう付け法を適用することがで
きる。例えば図3に示すように、予めDBC法によって
金属回路部3を形成したセラミックス基板2すなわちD
BC基板4を、金属支持基板1の所定の位置に、上記活
性金属ろう材6を介して配置し、ろう材に応じた温度で
加熱処理することにより、セラミックス−金属接合基板
5が得られる。
【0018】上述したように、この実施例のセラミック
ス−金属接合基板5においては、支持板として金属基板
1を用いると共に、この金属支持基板1上に予めDBC
法等によって金属回路部3を設けたセラミックス基板2
を接合搭載しているため、セラミックス基板2を絶縁性
が必要とされる部分のみに用いることができ、よってD
BC法等において反りが生じない程度の大きさのセラミ
ックス基板2を使用することが可能となる。これによっ
て、基板サイズの大型化に伴うセラミックス基板の反り
等の問題、さらには反りによる接合不良等が解消でき
る。また、モジュールとしての大きさは、金属支持基板
1により確保することができるため、基板サイズの大型
化に対応でき、またセラミックス基板2の搭載数によ
り、実装面積は種々選択することができる。このよう
に、上記実施例のセラミックス−金属接合基板5によれ
ば、信頼性および製造歩留り等を低下させることなく、
基板サイズの大型化への対応を図ることが可能となる。
【0019】また、上記実施例のセラミックス−金属接
合基板5は、支持板として金属基板1を用いているた
め、例えば図4に示すように、金属支持基板1に曲げ加
工を施すことができる。これにより、金属支持基板1を
立体化することができるため、セラミックス−金属接合
基板5を電子装置等に実装する際の面積の低減が図れ
る。このことは、電子装置の小型化等に大きく寄与す
る。
【0020】さらに、図5および図6に示すように、金
属支持基板1の一部をエッチングにより除去し、セラミ
ックス基板2上の金属回路部3と金属支持基板1の裏面
1aとの電気的な接続孔7を設けることによって、金属
支持基板1の裏面1aをも実装部として使用することが
可能となる。これにより、より一層電子部品の小型化を
図ることが可能となる。このようなセラミックス−金属
接合基板は、金属支持基板1に曲げ加工を施す以前にエ
ッチング処理を施し、その後に所望形状に加工すること
により得られる。なお、図5および図6においては、金
属支持基板1の表裏面間の電気的な接続孔の形成のみに
エッチングを行う例を示したが、セラミックス基板2の
裏面側に回路を形成することも可能である。
【0021】
【発明の効果】以上説明したように、本発明のセラミッ
クス−金属接合基板によれば、金属支持基板を用いて、
その上に絶縁を必要とする部分のみにセラミックス基板
を接合搭載しているため、セラミックス基板の反りやそ
れに伴う接合不良等による歩留りの低下や信頼性の低下
等を招くことなく、基板サイズの大型化への対応を図る
ことが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例によるセラミックス−金属接
合基板の構造を示す斜視図である。
【図2】図1に示すセラミックス−金属接合基板におけ
る金属回路部を有するセラミックス基板を示す斜視図で
ある。
【図3】図1に示すセラミックス−金属接合基板におけ
る各接合状態を説明するための断面図である。
【図4】本発明の他の実施例によるセラミックス−金属
接合基板の構造を示す斜視図である。
【図5】本発明のさらに他の実施例によるセラミックス
−金属接合基板の構造を示す斜視図である。
【図6】図5に示すセラミックス−金属接合基板の要部
断面図である。
【符号の説明】
1……金属支持基板 2……セラミックス基板 3……金属回路部 4……DBC基板 5……セラミックス−金属接合基板 6……活性金属ろう材層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9355−4M H01L 23/14 M

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 金属支持基板と、この金属支持基板上に
    接合搭載され、該金属支持基板との接合面と反対の面上
    に金属回路部が設けられた複数のセラミックス基板とを
    具備することを特徴とするセラミックス−金属接合基
    板。
  2. 【請求項2】 請求項1記載のセラミックス−金属接合
    基板において、 前記金属支持基板は、曲げ加工により立体化されている
    ことを特徴とするセラミックス−金属接合基板。
JP17692092A 1992-07-03 1992-07-03 セラミックス−金属接合基板 Pending JPH0621263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17692092A JPH0621263A (ja) 1992-07-03 1992-07-03 セラミックス−金属接合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17692092A JPH0621263A (ja) 1992-07-03 1992-07-03 セラミックス−金属接合基板

Publications (1)

Publication Number Publication Date
JPH0621263A true JPH0621263A (ja) 1994-01-28

Family

ID=16022079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17692092A Pending JPH0621263A (ja) 1992-07-03 1992-07-03 セラミックス−金属接合基板

Country Status (1)

Country Link
JP (1) JPH0621263A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008256A1 (en) * 1996-08-20 1998-02-26 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008256A1 (en) * 1996-08-20 1998-02-26 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
US6232657B1 (en) 1996-08-20 2001-05-15 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module

Similar Documents

Publication Publication Date Title
US4809135A (en) Chip carrier and method of fabrication
JPH07202063A (ja) セラミックス回路基板
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
JP3333409B2 (ja) 半導体モジュール
JP3338495B2 (ja) 半導体モジュール
JPH05136290A (ja) セラミツクス回路基板
JP3347279B2 (ja) 半導体装置およびその製造方法
JP2911644B2 (ja) 回路基板
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
JP2735912B2 (ja) インバータ装置
JPS6126231A (ja) 金属‐セラミツク複合素子およびその製法
JPH10144967A (ja) 冷却用熱電素子モジュール
JPH08102570A (ja) セラミックス回路基板
JP2003133662A (ja) セラミック回路基板
JPH04103150A (ja) Ic実装構造
JPH0621263A (ja) セラミックス−金属接合基板
JPH08274423A (ja) セラミックス回路基板
JP2001110953A (ja) 半導体モジュール用基板及びその製造方法
JP2000086368A (ja) 窒化物セラミックス基板
JP3588315B2 (ja) 半導体素子モジュール
JP3194791B2 (ja) セラミックス回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3070176B2 (ja) 窒化アルミニウム基板と銅板の接合方法
JP2521624Y2 (ja) 半導体装置
JP2005101415A (ja) セラミックス回路基板およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000808