JPWO2005071745A1 - 積層型電子部品およびその製造方法 - Google Patents

積層型電子部品およびその製造方法 Download PDF

Info

Publication number
JPWO2005071745A1
JPWO2005071745A1 JP2005517214A JP2005517214A JPWO2005071745A1 JP WO2005071745 A1 JPWO2005071745 A1 JP WO2005071745A1 JP 2005517214 A JP2005517214 A JP 2005517214A JP 2005517214 A JP2005517214 A JP 2005517214A JP WO2005071745 A1 JPWO2005071745 A1 JP WO2005071745A1
Authority
JP
Japan
Prior art keywords
main surface
ceramic substrate
groove
electronic component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005517214A
Other languages
English (en)
Other versions
JP4337822B2 (ja
Inventor
伸明 小川
伸明 小川
酒井　範夫
範夫 酒井
吉彦 西澤
吉彦 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2005071745A1 publication Critical patent/JPWO2005071745A1/ja
Application granted granted Critical
Publication of JP4337822B2 publication Critical patent/JP4337822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】セラミック基板と樹脂層との界面にエアーが噛み込むのを防止し、セラミック基板と樹脂層との剥離を防止できる積層型電子部品およびその製造方法を提供する。【解決手段】一方主面上に側面まで延びる第１の溝７ａが形成されたセラミック基板１Ａと、半硬化状態の熱硬化性樹脂を含有する樹脂シート１０Ａとを準備し、セラミック基板１Ａの一方主面上に樹脂シート１０Ａを第１の溝７ａを覆うように圧着し、樹脂シートを熱硬化させることにより、複合積層体を作製する。樹脂シート１０Ａを圧着する際、セラミック基板１Ａとの界面に閉じ込められるエアーを第１の溝７ａを介して外部へ排出する。複合積層体を第１の溝７ａに沿って個片に分割し、分割された個片の樹脂層１０の外面に外部端子電極１１を形成する。

Description

本発明は、セラミック基板と樹脂シートとを圧着積層してなる積層型電子部品およびその製造方法に関するものである。
携帯電話などの無線通信機器の小型化、高機能化の急速な進展に伴って、搭載部品は高い機能をより小さなスペースで実現することが求められている。このような要望に応えるため、セラミック多層基板を備えた積層型電子部品が用いられるようになってきた。
近年、セラミック多層基板は、低温焼成セラミック多層基板（ＬＴＣＣ）が主流となっている。これは、ＬＴＣＣが１０００℃以下の低温で焼成することが可能であり、銀や銅などの低抵抗金属を配線導体として用いることができるためである。
しかし、ＬＴＣＣは焼成温度を下げるためにガラスが相当量含有されていることが多く、純粋なセラミックに比べて脆弱である。例えば、純粋なアルミナの抗折強度が３００ＭＰａであるのに対して、アルミナとガラスとが体積比率で５０：５０のガラスセラミックの抗折強度は２００ＭＰａ程度である。
このため、セラミック多層基板をプリント配線板上に実装した状態で、落下試験を行った場合、セラミック多層基板とプリント配線板との接合部分に引張り応力が生じて、セラミック多層基板の実装面側にクラックが生じやすくなる。
そこで、特許文献１では、セラミック多層基板の実装面側に衝撃吸収用の樹脂層を設けた複合セラミック部品が提案されている。
このような複合セラミック部品を量産する際には、セラミック多層基板の親基板を分割して子基板と取り出すという方法が通常用いられる。このときの分割方法としては、ダイサーによる切断や、分割溝に沿ったブレイクによる分割が一般的である。
さて、特許文献１に記載されたセラミック多層基板を量産するためには、まずセラミック多層基板の親基板に、ほぼ同じ面積の樹脂シートを接合する必要がある。樹脂シートは、エポキシ樹脂などの熱硬化性樹脂に、ＳｉＯ２などの無機フィラーを添加したものにより構成されるのが主流である。
樹脂シートの接合方法としては、特許文献１に示されている通り、熱硬化性樹脂が半硬化状態（Ｂステージ状態またはプリプレグ状態）にある樹脂シートをセラミック多層基板に加熱圧着する方法がある。
特開２００３−７３６７号公報
しかし、親基板と同じ面積の樹脂シートを圧着しようとすると、面積が広いだけに、セラミック多層基板と樹脂シートの界面にエアーを閉じ込めやすくなり、所謂エアーの噛み込みが生じる。このエアーがはんだのリフロー時などの熱で膨張することにより、セラミック多層基板と樹脂層とが剥離するという問題が発生する。
また、エアーの残存位置がセラミック多層基板と樹脂シートの導通部（セラミック多層基板の電極と樹脂シートのビア導体の界面など）になると、導通不良を引き起こす可能性がある。
そこで、本発明の目的は、セラミック基板と樹脂層との界面にエアーが噛み込むのを防止し、セラミック基板と樹脂層との剥離を防止できる積層型電子部品およびその製造方法を提供することにある。
前記目的を達成するため、請求項１に記載の発明は、一方主面、他方主面および側面を有し、前記一方主面の周縁部に連続的に延びる切欠部が形成されたセラミック基板と、前記セラミック基板の前記一方主面上に圧着・熱硬化された樹脂層と、を備えた複合積層体よりなり、前記樹脂層の周縁部の一部は前記切欠部に入り込んでおり、前記樹脂層の外面に外部端子電極が形成されていることを特徴とする積層型電子部品を提供する。
請求項２に記載の発明は、一方主面、他方主面および側面を有し、前記側面に厚み方向に延びる複数の溝部が形成されたセラミック基板と、前記セラミック基板の前記一方主面上に圧着・熱硬化された樹脂層と、を備えた複合積層体よりなり、前記樹脂層の周縁部の一部は前記溝部に入り込んでおり、前記樹脂層の外面に外部端子電極が形成されていることを特徴とする積層型電子部品を提供する。
請求項１０に記載の発明は、一方主面、他方主面および側面を有し、前記一方主面上に前記側面まで延びる第１の溝が形成されたセラミック基板と、一方主面および他方主面を有し、半硬化状態の熱硬化性樹脂を含有する樹脂シートとを準備する第１工程と、前記セラミック基板の一方主面と前記樹脂シートの一方主面とを対面させ、前記セラミック基板の一方主面上に前記樹脂シートを前記第１の溝を覆うように圧着し、前記樹脂シートを熱硬化させることにより、複合積層体を作製する第２工程と、前記複合積層体を前記第１の溝に沿って個片に分割する第３工程と、を備えることを特徴とする積層型電子部品の製造方法である。
請求項１１に記載の発明は、一方主面および他方主面を有し、前記一方主面から他方主面へ貫通する複数の貫通穴が所定の配列で形成されたセラミック基板と、一方主面および他方主面を有し、半硬化状態の熱硬化性樹脂を含有する樹脂シートとを準備する第１工程と、前記セラミック基板の一方主面と前記樹脂シートの一方主面とを対面させ、前記セラミック基板の一方主面上に前記樹脂シートを前記貫通穴を覆うように圧着し、前記樹脂シートを熱硬化させることにより、複合積層体を作製する第２工程と、前記複合積層体を前記貫通穴に沿って個片に分割する第３工程と、を備えることを特徴とする積層型電子部品の製造方法である。
請求項１および請求項１０に係る発明について説明する。
まずセラミック基板と半硬化状態の熱硬化性樹脂を含有する樹脂シートとを対面させて圧着し、熱硬化させる。このとき、親基板状態のセラミック基板と樹脂シートとが広い面積で圧着するので、界面にエアーを閉じ込めやすく、エアーの噛み込みが生じる。しかし、セラミック基板の樹脂シートと対面する主面には側面まで延びる第１の溝が形成されているので、界面にエアーが閉じ込められても、このエアーは第１の溝を通って側面方向へ排出される。そのため、エアーの噛み込みが解消され、リフローなどの熱が加わっても、セラミック基板と樹脂層との剥離を未然に防止できる。また、エアーの噛み込みが防止されるので、セラミック基板と樹脂層の導通部における導通不良を解消できる。
さらに、本発明では、エアー抜き溝である第１の溝に沿ってセラミック基板と樹脂シートとの複合積層体は個片に分割される。つまり、第１の溝はエアー抜き溝であると同時に、分割溝ともなる。複合積層体を分割することにより、第１の溝は分断されて周縁部に連続的に延びる切欠部となる。樹脂シートをセラミック基板に圧着した際、樹脂シートの一部が第１の溝の中に入り込むので、第１の溝に沿って複合積層体を分割すると、樹脂層の周縁部がセラミック基板の周縁部に形成された切欠部に食い込んだ形となる。すなわち、切欠部に入り込んだ樹脂層の一部がアンカー効果を発揮して、樹脂層のセラミック基板からの剥離を防止する。なお、切欠部への樹脂層の入り込みは、切欠部に完全に充填される必要はなく、一部のみが入り込んでもよい。
切欠部の断面形状は、第１の溝の断面形状によって決定される。例えば、第１の溝の断面形状が四角形の場合、切欠部の断面形状は段差状になり、第１の溝の断面形状が半円形であれば、切欠部の断面形状は１／４円形になり、第１の溝の断面形状がＶ字形であれば、切欠部の断面形状はテーパ状になる。
本発明の積層型電子部品をプリント配線板上に実装した状態で、落下試験を行うと、セラミック基板とプリント配線板との接合部分に引張り応力が生じて、セラミック基板の実装面側にクラックが生じやすくなる。しかし、セラミック基板の実装面側に衝撃吸収用の樹脂層が存在するので、セラミック基板への応力が軽減され、セラミック基板がＬＴＣＣで構成されていても、クラックの発生を防止できる。
請求項２，請求項１１では、請求項１０における第１の溝に代えて、複数の貫通穴を用いたものである。すなわち、セラミック基板と半硬化状態の樹脂シートとを対面させて圧着するとき、セラミック基板と樹脂シートとの界面にエアーを閉じ込めやすくなるが、セラミック基板の樹脂シートと対面する主面には複数の貫通穴が開口しているので、界面にエアーが閉じ込められても、このエアーは貫通穴を通ってセラミック基板の他方主面へと排出される。そのため、エアーの噛み込みが解消され、リフローなどの熱が加わっても、セラミック基板と樹脂層との剥離を未然に防止できる。
また、樹脂シートをセラミック基板に圧着した際、樹脂シートの一部が貫通穴の中に入り込む。貫通穴に沿って複合積層体を分割すると、貫通穴はセラミック基板の周縁部の側面に厚み方向に延びる複数の溝部となる。樹脂層の外周部が溝部に入り込んでアンカー効果を発揮するので、樹脂層のセラミック基板からの剥離を防止できる。
樹脂シートは半硬化状態でセラミック基板と加熱圧着され、樹脂シートは熱硬化される。圧着と熱硬化は同時でなくてもよい。半硬化状態とは、硬化反応の中間状態を言い、Ｂステージ状態またはプリプレグ状態を指す。熱硬化性樹脂には、樹脂層の熱膨張係数の調整や樹脂層の流動性の調整を目的として、無機フィラーが必要に応じて添加される。
樹脂層の厚みは、例えば５０μｍ程度まで薄くできるが、回路素子を内蔵する場合には、素子の高さ以上の厚みが必要となる。例えば、高さ２００μｍの回路素子を内蔵する場合は、樹脂層の厚みを３００μｍ以上とするのがよい。素子を内蔵しない場合には１００μｍ以上、内蔵する場合は素子の高さ＋１００μｍ以上とするのがよい。
複合積層体の分割方法としては、請求項１５，１６のようなブレークによる分割や、請求項１７のようにダイサーによる切断を用いてもよい。第１の溝の幅以上のダイサーで切断する場合には、切断後の個片の側面には溝の痕跡が残らない。
第１の溝の断面形状は、台形、四角形、三角形、半円形など如何なる形状でもよい。また、複合積層体をブレークする場合には、第１の溝の断面形状を三角形などのようにブレークしやすい形状としてもよい。
貫通穴の断面形状は、四角形、円形、長円形など如何なる形状でもよい。
複合積層体の親基板をダイサーで切断する場合、摩擦熱により樹脂が溶ける等の影響を防ぐため、湿式のダイサーを使用することがある。この時の水分が、セラミック基板と樹脂層の剥き出しの接合端面から浸入し、リフロー等の熱により水分が膨張し、セラミック基板と樹脂層を引き剥がす場合があるが、この場合にも、樹脂の一部をセラミック基板の第１の溝または貫通穴に埋め込むことで、水分の浸入を防止するので、信頼性が向上する。
さらにブレークやダイシングによるカットがセラミック基板と樹脂シートとの界面に差しかかった時、互いの密度差からカットが真っ直ぐに進行せず、ずれやチッピングが発生しやすい。これは、内部電極の露出や寸法バラツキ、実装不良などの原因となる。これに対し、樹脂の一部をセラミック基板の第１の溝または貫通穴に埋め込むことで、上述の問題点を解消できる。
本発明のセラミック基板としては、請求項３のようなセラミック多層基板があるが、単層のセラミック基板でもよい。セラミック多層基板の場合、内部に積層コンデンサや積層インダクタを含むものでもよい。
請求項４のように、セラミック基板の内部に形成された第１の内部回路要素と、樹脂層の内部に形成され、第１の内部回路要素と電気的に接続された第２の内部回路要素とをさらに備え、外部端子電極は第２の内部回路要素と電気的に接続されている構造としてもよい。
第１の内部回路要素とは、セラミック基板の内部に層状に配置された内部電極や、セラミック基板の厚み方向に貫通するビア導体を総称したものである。
第２の内部回路要素とは、樹脂層の面方向に延びる内部導体と、樹脂層の厚み方向に貫通するビア導体とを総称したものである。グラウンド電極は、内部導体に含まれる。
また、請求項５のように、セラミック基板の他方主面上に形成され、第１の内部回路要素と電気的に接続された第１のパッド電極と、第１のパッド電極上に実装された第１の回路素子と、をさらに備えてもよい。これにより、積層型電子部品をさらに高機能化することができる。この場合の回路素子としては、ＩＣ、ＬＳＩなどの能動素子や、チップコンデンサ、チップ抵抗、チップサーミスタ、チップインダクタなどの受動素子を用いることができる。回路素子を搭載した後、Ａｕ、Ａｌ、Ｃｕ線でワイヤーボンドしてもよい。
請求項６のように、セラミック基板の他方主面上に、第１の回路素子を埋没させるようにモールド樹脂層を形成してもよい。この場合には、モールド樹脂層により回路素子が保護され、耐湿性、信頼性に優れた構造となる。また、モールド樹脂層の表面をマウンターで吸着できるので、表面実装が容易になる。
請求項７のように、セラミック基板の他方主面上に、第１の回路素子を覆うようにケースを被せてもよい。この場合も、ケースで回路素子が覆われるので、耐湿性、信頼性に優れた構造となると同時に、ケースの表面をマウンターで吸着できるので、表面実装が容易になる。
請求項８のように、ケースの一部が、セラミック基板の他方主面の周縁部に開口する溝部に差し込まれるようにしてもよい。この場合には、ケースとセラミック基板との位置ずれを防止できる。
請求項９のように、セラミック基板と樹脂層との界面に形成され、第１の内部回路要素または第２の内部回路要素と電気的に接続された第２のパッド電極と、第２のパッド電極上に実装され、樹脂層の内部に埋没するように固定された第２の回路素子と、を備えてもよい。この場合には、樹脂層が衝撃吸収用としてだけでなく、第２の回路素子の保護層としても機能する。
請求項１０，１１に係る積層型電子部品の製造方法においては、セラミック基板の一方主面に樹脂シートを圧着した際、第１の溝または貫通穴に対して樹脂シートが完全に充填されてもよいし、一部だけ充填されてもよいし、全く充填されなくてもよい。つまり、樹脂シートがセラミック基板の一方主面に密着しているだけでもよい。
請求項１に係る発明によれば、セラミック基板の周縁部に形成された切欠部に樹脂層の一部が入り込んでいるので、入り込んだ樹脂の一部がアンカー効果を発揮し、セラミック基板と樹脂層との剥離を防止できる。そのため、信頼性の高い積層型電子部品を得ることができる。
また、本発明の積層型電子部品は、セラミック基板の実装面側に衝撃吸収用の樹脂層が存在するので、落下衝撃などが加わってもセラミック基板への応力が軽減され、セラミック基板がＬＴＣＣで構成されていても、クラックの発生を防止できる。
請求項２に係る発明によれば、請求項１における切欠部に代えて厚み方向に延びる複数の溝部を設けたものであり、請求項１と同様にセラミック基板の周縁部に形成された溝部に樹脂層の一部が入り込んでいるので、入り込んだ樹脂の一部がアンカー効果を発揮し、セラミック基板と樹脂層との剥離を防止できる。また、本発明の積層型電子部品は、セラミック基板の実装面側に衝撃吸収用の樹脂層が存在するので、落下衝撃などが加わってもセラミック基板への応力が軽減され、セラミック基板のクラックの発生を防止できる。
請求項１０に係る発明によれば、セラミック基板と樹脂シートとの圧着時に界面に溜まるエアーは第１の溝を通って外部へ排出されるため、エアーの噛み込みが解消され、セラミック基板と樹脂シートとの界面にエアーが残留しない。そのため、複合積層体を個片に分割した後、リフローなどの熱が加わっても、セラミック基板と樹脂層との剥離を未然に防止できる。
また、第１の溝はエアー抜き用溝としてだけでなく、個片に分割する際の分割溝にもなるので、分割が容易になるという利点がある。
請求項１１に係る発明によれば、請求項１０における第１の溝に代えて複数の貫通穴を用いたものであり、請求項１０と同様にセラミック基板と樹脂シートとの界面に閉じ込められたエアーを貫通穴を介して外部へ排出でき、エアーの噛み込みを解消できる。
また、貫通穴は個片に分割する際の分割線上に配列されているので、エアー抜き用穴としてだけでなく、個片に分割する際の分割穴にもなり、分割が容易になるという利点がある。
［図１］本発明にかかる積層型電子部品の第１実施形態の断面図である。
［図２］樹脂シートとセラミック多層基板との接合部の周縁部の拡大断面図である。
［図３］本発明にかかる積層型電子部品の第２実施形態の断面図である。
［図４］本発明にかかる積層型電子部品の第３実施形態の断面図である。
［図５］本発明にかかる積層型電子部品の第４実施形態の断面図である。
［図６］積層型電子部品の製造工程を示す工程図である。
［図７］図６に示す製造工程で用いられるセラミック多層基板と樹脂シートとの斜視図である。
［図８］セラミック多層基板と樹脂シートとの他の実施例における斜視図である。
［図９］セラミック多層基板と樹脂層の上にケースを被せた状態の斜視図である。
以下に、本発明の実施の形態を図面を参照して説明する。
図１は本発明にかかる積層型電子部品の第１の実施形態を示す。
この積層型電子部品Ａは、複数のセラミック層からなるセラミック多層基板１と、このセラミック多層基板１の下面（一方主面）に固着された衝撃吸収用の樹脂層１０とで構成されている。
セラミック多層基板１は、例えばＬＴＣＣよりなり、複数のセラミック層を内部電極２を介して積層するとともに、セラミック層を厚み方向に貫通するビア導体３を設けたものであり、一体に焼成されている。セラミック多層基板１には、積層コンデンサや積層インダクタなどを一体に作り込むこともできる。セラミック多層基板１の表裏面には素子実装用パッド電極４，５が形成されている。
セラミック多層基板１のパッド電極４，５には、それぞれ回路素子１５，１６が実装されている。これら回路素子としては、ＩＣ、ＬＳＩなどの能動素子や、チップコンデンサ、チップ抵抗、チップサーミスタ、チップインダクタ、フィルタなどの受動素子を用いることができる。実装方法としては、はんだ又は導電性接着剤によって実装してもよいし、バンプを用いて接続してもよく、あるいはワイヤボンディングで接続してもよい。
樹脂層１０は熱硬化性樹脂（エポキシ、フェノール、シアネート等）中に無機フィラー（Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２等）を混合したものであり、セラミック多層基板１の下面に実装された回路素子１６を包み込むように固着され、硬化されている。樹脂層１０の周縁部１０ａは、図１に示すようにセラミック多層基板１の下面の周縁部に形成された段差状切欠部７に埋め込まれている。そのため、セラミック多層基板１と樹脂層１０との界面への水分の浸入や、剥離が防止されている。樹脂層１０の下面には複数の外部端子電極１１が銅箔で形成されている。外部端子電極１１を厚膜電極ではなく銅箔にするのは、それが樹脂層１０側にあり、導電性ペーストの焼成によって形成することができないことと、銅箔と樹脂とはプリント配線板の製法を応用することによって強固に貼り合わせることができるからである。これら外部端子電極１１とセラミック多層基板１の下面に形成された接続電極６とが、樹脂層１０を厚み方向に貫通するビア導体１２を介して導通している。なお、接続電極６はセラミック多層基板１の下面に個別に形成したものに限らず、セラミック多層基板１の下面に露出したビア導体３の端部で兼用することもできる。
本実施形態にかかる積層型電子部品では、図２の（ａ）に示すように樹脂層１０の一部１０ａがセラミック基板１の周縁部に形成された段差状切欠部７に完全に充填されている場合、図２の（ｂ）に示すように一部だけ入り込んでいる場合、さらには図２の（ｃ）に示すように殆ど入り込んでいない場合のいずれの場合でも、樹脂層１０の剥離防止効果を発揮する。
図２の（ａ）のように樹脂層１０の一部１０ａが切欠部７に完全に充填されている場合、および一部だけ入り込んでいる場合には、セラミック基板１と樹脂層１０との界面への水分の侵入経路を長くできるので、界面からの水分侵入防止効果を有する。そのため、侵入した水分がリフロー等の熱により膨張し、接合界面が剥離するという問題を解消できる。
また、図２の（ｃ）のように樹脂層１０が切欠部７に殆ど入り込んでいない場合には、界面からの水分侵入の防止効果はないが、樹脂層１０に引き剥がし方向の力が作用したとき、樹脂部分が撓むことで力を緩和するので、接合信頼性が向上する。
図３，図４は積層型電子部品の第２，第３の実施形態を示す。
図１に示す積層型電子部品の場合、セラミック多層基板１の表面（上面）に実装された回路素子１５が剥き出しになるため、耐湿性の点で不利であるとともに、マウンタによる吸着が行いにくい。そこで、図３ではセラミック多層基板１の表面に樹脂２０をモールドしたものであり、図４ではセラミック多層基板１の表面に回路素子１５を覆うケース２１を被せたものである。ケース２１としては、樹脂ケースあるいは金属ケースを用いることができる。金属ケース２１の場合には、加工のしやすさとコスト面で、洋白やリン青銅等が好ましい。
セラミック多層基板１の表面に樹脂２０をモールドする場合には、セラミック多層基板１の表裏の樹脂層１０および２０の熱膨張係数が異なると、熱履歴で基板１が反ったり、割れる恐れがある。そのため、両方の樹脂１０，２０は同一組成のものか、あるいは熱膨張係数が近い材料を使用するのがよい。
図５は、セラミック多層基板１と樹脂層１０との界面にグラウンド電極１７を設けた第４の実施形態を示す。
高周波用部品では、特性向上のため、部品とそれが実装されるプリント配線板のグラウンド電極とを極力近づける必要がある。理想的には、グラウンド電極を樹脂層１０の裏面に設けるのがよいが、高密度実装でプリント配線板側に他の配線が配置されていたり、実装後の測定用穴（プローブ挿入穴）等が空いていることがあり、実用上困難である。そこで、セラミック多層基板１の裏面、つまり樹脂層１０との界面にグラウンド電極１７を設けたものである。
グラウンド電極１７は銅箔ではなく、焼結による厚膜電極がよい。すなわち、表面粗さＲｍａｘが銅箔では数μｍであるのに対し、厚膜電極では数十μｍと１オーダー粗いので、樹脂層１０との接合にアンカー効果を発揮し、接合強度を高めてくれるからである。
なお、グラウンド電極１７が必要でない場合も、接合強度向上用としてダミー電極（基板内部の電極と接続されていない）をセラミック多層基板１の裏面に形成することもできる。ＬＴＣＣのようなガラスセラミックスの表面粗さＲｍａｘは数μｍであり、銅箔と同程度のため、ダミーの焼結金属電極によって樹脂層１０との接合強度が飛躍的に高められる。
次に、図１に示す積層型電子部品Ａの製造方法の一例を図６，図７を参照して説明する。
まず、親基板状態のセラミック多層基板１Ａを準備する。セラミック多層基板１Ａは次のようにして作製される。
ＰＥＴ等の樹脂フィルム上にセラミックスラリーを塗布し、乾燥し、厚み１０〜２００μｍ程度のセラミックグリーンシートを得る。セラミックスラリーに含まれるセラミック粉末として、例えばＢａＯ、ＳｉＯ２、Ａｌ２Ｏ３、Ｂ２Ｏ３、ＣａＯなどを混合したものを用いることができる。
前記グリーンシートに金型、レーザー等でφ０．１ｍｍ程度の貫通穴（ビアホール）をあけ、ＡｇまたはＣｕを主成分とする金属粉、樹脂、有機溶剤を混練した導電ペーストをビアホール内に充填し、乾燥させる。これがビア導体３となる。
グリーンシート上にスクリーン印刷等で前記と同様の導電ペーストを所望のパターンに印刷し、乾燥させる。これが内部電極２となる。
適数枚のグリーンシートを積み重ねて、圧力１００〜１５００ｋｇ／ｃｍ２、温度４０〜１００℃程度で圧着する。
圧着した積層体の表裏面に、素子実装用パッド電極４，５や接続電極６を、前記と同様の導電ペーストを用いて形成する。
圧着後、樹脂シート１０Ａとの接合面側に接合時のエアー抜き用の溝７ａを格子状に形成し、逆面にブレイク用の溝８を格子状に形成する（図７参照）。これら溝７ａ，８は対向する位置に形成されている。溝７ａ，８の加工方法としては、圧着時のプレス金型によって加工してもよいし、積層体の表面にダイサーやレーザによって加工してもよい。
次に、導電ペーストがＡｇ系であればエアー中で８５０℃前後、Ｃｕ系であればＮ２中で９５０℃前後で積層体を焼成する。積層体の厚みは、例えば１ｍｍ程度である。
焼成後、必要に応じて表裏面に露出した電極上にＮｉ／ＳｎまたはＮｉ／Ａｕ等をメッキ等で成膜する。
以上のようにしてセラミック多層基板１Ａは作製される。
その後、セラミック多層基板１Ａの裏面のパッド電極５に、回路素子１６を実装する。
次に、金属板や粘着シートなどの支持体２２上に厚み１０〜４０μｍ程度の銅箔をメッキあるいは貼り付け、フォトレジスト塗布、露光、現像エッチング、レジスト剥離の各工程を経て、パターニングする。これが外部端子電極１１となる。
次に、半硬化状態で親基板状態の樹脂シート１０Ａを準備する。樹脂シート１０Ａは、熱硬化性樹脂（エポキシ、フェノール、シアネート等）中に無機フィラー（Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２等）を混合したものであり、これにレーザー等で導通用ビアホール１３をあける（図７参照）。半硬化状態とは、Ｂステージ状態またはプリプレグ状態をさす。ビアホール１３内に、導電性樹脂（Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属粒子とエポキシ、フェノール、シアネート等の熱硬化性樹脂の混合物）を充填する。なお、ビアホール１３内にはんだを充填する場合には、セラミック多層基板１Ａとの圧着後にリフロー等によって充填してもよい。
セラミック多層基板１Ａの厚みが１ｍｍの場合、樹脂シート１０Ａの厚みは、その中に回路素子１６を内蔵しないときは１００μｍ程度、内蔵するときは４００μｍ程度がよい。したがって、部品内蔵しない場合の厚みの比は、セラミック：樹脂＝１０：１程度、内蔵する場合はセラミック：樹脂＝１０：４程度となる。
前記のように準備された支持体２２と、樹脂シート１０Ａと、セラミック多層基板１Ａとを位置決めし、加熱圧着する（図６の（ａ）参照）。
加熱圧着によって、半硬化状態の樹脂シート１０Ａはセラミック多層基板１Ａの裏面（下面）に圧着し、同時に回路素子１６の隙間にも充填される。この時、セラミック多層基板１Ａと樹脂シート１０Ａとは親基板状態で圧着されるので、両者の間にエアーが閉じ込められる可能性があるが、セラミック多層基板１Ａの下面に形成されたエアー抜き用の溝７ａを介して閉じ込められたエアーが逃がされるので、樹脂シート１０Ａとセラミック多層基板１Ａとの界面にエアーが閉じ込められるのが防止される。そして、樹脂シート１０Ａを強く圧着することで、樹脂シート１０Ａの一部が溝７ａに充填される。なお、溝７ａが樹脂シート１０Ａによって完全に埋められる必要はなく、一部だけ埋められてもよい。
なお、樹脂シートの圧着時に真空引きしながら圧着すれば、エアーを抜きやすくなる利点がある。
加熱圧着により、樹脂シート１０Ａに設けられたビア導体１２はセラミック多層基板１Ａの裏面の接続電極６と導通する。
樹脂シート１０Ａから支持体２２を剥離すると、支持体２２に貼り付けられていた銅箔は樹脂シート１０Ａに転写され、外部端子電極１１となる。
次に、図６の（ｂ）のように圧着された複合積層体に対し、樹脂シート１０Ａの下面にブレーク用の溝１４を加工する。この溝１４も、セラミック多層基板１Ａの表面に形成されたブレーク用の溝８と対向する位置に格子状に形成される。
次に、図６の（ｃ）のように複合積層体の上面、つまりセラミック多層基板１Ａの表面に設けたパッド電極４に回路素子１５を実装する。
そして、破線Ｃで示す分割線にそって、複合積層体を個片にブレークすることで、図６の（ｄ）のような積層型電子部品Ａとなる。ブレーク時、複合積層体の表裏面の対向位置にブレーク用の溝８，１４が形成され、内部にも対向位置に溝７ａが形成されているので、容易にブレークすることができる。個片にブレークすることで、溝７ａは切欠部７となる。
なお、ブレークに代えてダイサーによるカットを用いる場合には、複合積層体の表裏面のブレーク溝８，１４は不要である。この場合には、エアー抜き用の溝７ａに沿ってカットされる。この場合も、切欠部７はセラミック多層基板の下側端部に残る。
なお、分割された電子部品Ａに対して、ケース２１を被せることで、図４のようなケース付きの積層型電子部品としてもよい。また、図６の（ｃ）の段階で、セラミック多層基板１Ａの表面に樹脂２０をモールドし、その後でブレークあるいはダイシングすることで、図３のような積層型電子部品としてもよい。
図７ではセラミック多層基板１Ａにエアー抜き用の溝７ａを設けた例を示したが、図８では溝７ａに代えて厚み方向に貫通する穴９を設けた実施例を示す。
この場合も、セラミック多層基板１Ａと半硬化状態の樹脂シート１０Ａとを加熱圧着したとき、その界面にエアーが閉じ込められる可能性があるが、セラミック多層基板１Ａに形成されたエアー抜き用の貫通穴９を介して閉じ込められたエアーが裏面側へ逃がされるので、樹脂シート１０Ａとセラミック多層基板１Ａとの界面にエアーが閉じ込められるのが防止される。そして、樹脂シート１０Ａを強く圧着することで、樹脂シート１０Ａの一部が穴９に埋め込まれる。
この実施例の場合も、セラミック多層基板１Ａの表面側に樹脂モールド２０を施してもよいし、ケース２１を被せてもよい。ケース２１を被せる際、図９に示すようにケース２１の一部２１ａを分割後の貫通穴（溝部）９に挿入することで、ケース２１の位置決めを行うことも可能である。
前記実施例では、エアー抜き用の溝７ａおよび貫通穴９を、親基板状態のセラミック多層基板１Ａに対して格子状に形成したが、子基板（個片）の寸法に応じて任意の形状に形成することができる。
図８の実施例では、セラミック多層基板１Ａに貫通穴９のみを形成したが、貫通穴９と対応する箇所にブレーク用の溝を形成してもよい。

Claims (17)

  1. 一方主面、他方主面および側面を有し、前記一方主面の周縁部に連続的に延びる切欠部が形成されたセラミック基板と、
    前記セラミック基板の前記一方主面上に圧着・熱硬化された樹脂層と、を備えた複合積層体よりなり、
    前記樹脂層の周縁部の一部は前記切欠部に入り込んでおり、
    前記樹脂層の外面に外部端子電極が形成されていることを特徴とする積層型電子部品。
  2. 一方主面、他方主面および側面を有し、前記側面に厚み方向に延びる複数の溝部が形成されたセラミック基板と、
    前記セラミック基板の前記一方主面上に圧着・熱硬化された樹脂層と、を備えた複合積層体よりなり、
    前記樹脂層の周縁部の一部は前記溝部に入り込んでおり、
    前記樹脂層の外面に外部端子電極が形成されていることを特徴とする積層型電子部品。
  3. 前記セラミック基板は、複数のセラミック層が積層されたセラミック多層基板であることを特徴とする請求項１または２に記載の積層型電子部品。
  4. 前記セラミック基板の内部に形成された第１の内部回路要素と、
    前記樹脂層の内部に形成され、前記第１の内部回路要素と電気的に接続された第２の内部回路要素とをさらに備え、
    前記外部端子電極は前記第２の内部回路要素と電気的に接続されていることを特徴とする請求項１ないし３のいずれかに記載の積層型電子部品。
  5. 前記セラミック基板の前記他方主面上に形成され、前記第１の内部回路要素と電気的に接続された第１のパッド電極と、
    前記第１のパッド電極上に実装された第１の回路素子と、をさらに備えることを特徴とする請求項４に記載の積層型電子部品。
  6. 前記セラミック基板の前記他方主面上に、前記第１の回路素子を埋没させるようにモールド樹脂層が形成されていることを特徴とする請求項５に記載の積層型電子部品。
  7. 前記セラミック基板の前記他方主面上に、前記第１の回路素子を覆うようにケースが被せられていることを特徴とする請求項５に記載の積層型電子部品。
  8. 前記セラミック基板の前記他方主面上に、前記第１の回路素子を覆うようにケースが被せられ、前記ケースの一部が、前記セラミック基板の前記他方主面の周縁部に開口する前記溝部に差し込まれていることを特徴とする請求項２に記載の積層型電子部品。
  9. 前記セラミック基板と前記樹脂層との界面に形成され、前記第１の内部回路要素または第２の内部回路要素と電気的に接続された第２のパッド電極と、
    前記第２のパッド電極上に実装され、前記樹脂層の内部に埋没するように固定された第２の回路素子と、を備えることを特徴とする請求項４ないし８のいずれかに記載の積層型電子部品。
  10. 一方主面、他方主面および側面を有し、前記一方主面上に前記側面まで延びる第１の溝が形成されたセラミック基板と、一方主面および他方主面を有し、半硬化状態の熱硬化性樹脂を含有する樹脂シートとを準備する第１工程と、
    前記セラミック基板の一方主面と前記樹脂シートの一方主面とを対面させ、前記セラミック基板の一方主面上に前記樹脂シートを前記第１の溝を覆うように圧着し、前記樹脂シートを熱硬化させることにより、複合積層体を作製する第２工程と、
    前記複合積層体を前記第１の溝に沿って個片に分割する第３工程と、を備えることを特徴とする積層型電子部品の製造方法。
  11. 一方主面および他方主面を有し、前記一方主面から他方主面へ貫通する複数の貫通穴が所定の配列で形成されたセラミック基板と、一方主面および他方主面を有し、半硬化状態の熱硬化性樹脂を含有する樹脂シートとを準備する第１工程と、
    前記セラミック基板の一方主面と前記樹脂シートの一方主面とを対面させ、前記セラミック基板の一方主面上に前記樹脂シートを前記貫通穴を覆うように圧着し、前記樹脂シートを熱硬化させることにより、複合積層体を作製する第２工程と、
    前記複合積層体を前記貫通穴に沿って個片に分割する第３工程と、を備えることを特徴とする積層型電子部品の製造方法。
  12. 前記第１の溝は前記セラミック基板の一方主面上に縦横に格子状に形成されていることを特徴とする請求項１０に記載の積層型電子部品の製造方法。
  13. 前記貫通穴は前記セラミック基板の一方主面上に縦横に格子状に配列されていることを特徴とする請求項１１に記載の積層型電子部品の製造方法。
  14. 前記第２工程において、前記樹脂シートの一部が前記第１の溝内または前記貫通穴内に入り込むように前記樹脂シートは前記セラミック基板に対して圧着されることを特徴とする請求項１０ないし１３のいずれかに記載の積層型電子部品の製造方法。
  15. 前記セラミック基板の他方主面上において、前記第１の溝または前記貫通穴と対向する位置に第２の溝が形成されており、
    前記第３工程において、前記第１の溝または貫通穴と第２の溝とに沿って前記複合積層体をブレークすることで分割することを特徴とする請求項１０ないし１４のいずれかに記載の積層型電子部品の製造方法。
  16. 前記樹脂シートの他方主面上において、前記第１の溝または貫通穴と対向する位置に第３の溝が形成されており、
    前記第３工程において、前記第１の溝または貫通穴と第３の溝とに沿って前記複合積層体をブレークすることで分割することを特徴とする請求項１０ないし１５のいずれかに記載の積層型電子部品の製造方法。
  17. 前記第３工程において、ダイサーによる切断により前記第１の溝または貫通穴に沿って前記複合積層体を分割することを特徴とする請求項１０ないし１４のいずれかに記載の積層型電子部品の製造方法。
JP2005517214A 2004-01-27 2005-01-06 積層型電子部品の製造方法 Expired - Fee Related JP4337822B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004018285 2004-01-27
JP2004018285 2004-01-27
PCT/JP2005/000051 WO2005071745A1 (ja) 2004-01-27 2005-01-06 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005071745A1 true JPWO2005071745A1 (ja) 2007-07-26
JP4337822B2 JP4337822B2 (ja) 2009-09-30

Family

ID=34805558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517214A Expired - Fee Related JP4337822B2 (ja) 2004-01-27 2005-01-06 積層型電子部品の製造方法

Country Status (6)

Country Link
US (1) US7446262B2 (ja)
JP (1) JP4337822B2 (ja)
CN (1) CN100411155C (ja)
GB (1) GB2415294B (ja)
TW (1) TWI269492B (ja)
WO (1) WO2005071745A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007000815A (ja) * 2005-06-24 2007-01-11 Miyako Roller Industry Co 基板への塗膜形成方法及び基板への塗膜形成装置
JP4404139B2 (ja) * 2005-10-26 2010-01-27 株式会社村田製作所 積層型基板、電子装置および積層型基板の製造方法
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP4903014B2 (ja) * 2006-05-18 2012-03-21 ローム株式会社 半導体装置
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP4748180B2 (ja) * 2008-04-28 2011-08-17 Ｔｄｋ株式会社 電子機器
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
DE102009012139B4 (de) * 2009-03-06 2012-02-23 Epcos Ag Modulsubstrat und Verfahren zur Herstellung
CN101877947A (zh) * 2009-04-29 2010-11-03 康准电子科技（昆山）有限公司 壳体
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
JP5617574B2 (ja) * 2010-12-01 2014-11-05 株式会社村田製作所 セラミック多層基板
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
JP5790392B2 (ja) * 2011-10-12 2015-10-07 旭硝子株式会社 電子デバイスの製造方法
JPWO2013145622A1 (ja) * 2012-03-28 2015-12-10 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
KR20150025129A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101983168B1 (ko) * 2014-04-08 2019-05-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10356911B2 (en) * 2014-07-04 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
JP5869631B2 (ja) * 2014-07-24 2016-02-24 浜松ホトニクス株式会社 電子部品の製造方法
JP6428059B2 (ja) * 2014-08-29 2018-11-28 株式会社デンソー 内燃機関用点火コイル
CN204632754U (zh) 2015-03-18 2015-09-09 新科实业有限公司 电子部件模块
JP6482399B2 (ja) * 2015-06-17 2019-03-13 ニチコン株式会社 金属化フィルムコンデンサ
JP6729790B2 (ja) * 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
WO2019111547A1 (ja) * 2017-12-04 2019-06-13 株式会社村田製作所 電子部品及び電子部品の製造方法
JP6835261B2 (ja) * 2018-01-15 2021-02-24 株式会社村田製作所 電子部品パッケージおよびその製造方法
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
WO2020153331A1 (ja) 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
WO2021029307A1 (ja) 2019-08-09 2021-02-18 積水ポリマテック株式会社 接続部品及び接続構造

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JPH11265964A (ja) * 1998-03-17 1999-09-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2002232099A (ja) * 2001-01-31 2002-08-16 Kyocera Corp セラミック回路基板
JP2002359474A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 表面実装型多層回路基板
JP2003007367A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP2003124435A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2004007051A (ja) * 2002-05-30 2004-01-08 Mitsubishi Electric Corp 封止用部材およびこれを用いた表面弾性波装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5384681A (en) * 1976-12-29 1978-07-26 Mitsumi Electric Co Ltd Method of producing leadless package
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JPH10264130A (ja) 1997-03-27 1998-10-06 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof
JP2000299561A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
US6570469B2 (en) * 2000-06-27 2003-05-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips
JP2002110716A (ja) 2000-09-29 2002-04-12 Kyocera Corp 半導体装置の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136290A (ja) * 1991-11-11 1993-06-01 Toshiba Corp セラミツクス回路基板
JPH11265964A (ja) * 1998-03-17 1999-09-28 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2002232099A (ja) * 2001-01-31 2002-08-16 Kyocera Corp セラミック回路基板
JP2002359474A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 表面実装型多層回路基板
JP2003007367A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP2003124435A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 高周波半導体装置
JP2004007051A (ja) * 2002-05-30 2004-01-08 Mitsubishi Electric Corp 封止用部材およびこれを用いた表面弾性波装置の製造方法

Also Published As

Publication number Publication date
GB2415294A (en) 2005-12-21
TWI269492B (en) 2006-12-21
JP4337822B2 (ja) 2009-09-30
CN1765016A (zh) 2006-04-26
US20070026196A1 (en) 2007-02-01
TW200536189A (en) 2005-11-01
GB2415294B (en) 2007-10-10
GB0518230D0 (en) 2005-10-19
WO2005071745A1 (ja) 2005-08-04
CN100411155C (zh) 2008-08-13
US7446262B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
JP4337822B2 (ja) 積層型電子部品の製造方法
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
KR100753499B1 (ko) 전자 부품 및 그 제조 방법
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP4725817B2 (ja) 複合基板の製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
WO2005071742A1 (ja) 積層型電子部品の製造方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2005243990A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Ref document number: 4337822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees