JP5617574B2 - セラミック多層基板 - Google Patents
セラミック多層基板 Download PDFInfo
- Publication number
- JP5617574B2 JP5617574B2 JP2010268725A JP2010268725A JP5617574B2 JP 5617574 B2 JP5617574 B2 JP 5617574B2 JP 2010268725 A JP2010268725 A JP 2010268725A JP 2010268725 A JP2010268725 A JP 2010268725A JP 5617574 B2 JP5617574 B2 JP 5617574B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate body
- ceramic multilayer
- ceramic
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
11a 層間接続導体
11b 内部導体パターン
12,12s,12t,12u,12x 基板本体
12a 上面
12b,12c,12d,12k 下面
13p,13q,13r,13s 辺
14 外部電極
15 コイルパターン
15a,15b 端子電極
16,16b,16c,16p,16q,16r,16s,16t 切欠部
16x 第1の傾斜部
16y 平坦部
16z 第2の傾斜部
17,17b,17q 凹部
18,18b,18c 樹脂
19,19b 樹脂
Claims (6)
- 積層されたセラミック層を含み、該セラミック層が積層された方向の片側に矩形の主面を有する基板本体と、
前記基板本体の前記主面に形成された外部電極と、
を備えたセラミック多層基板において、
前記主面の互いに対向する一対の辺のそれぞれの少なくとも一部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した切欠部が形成され、
すべての前記外部電極が前記切欠部に隣接して配置され、
前記主面のうち前記外部電極に囲まれた内側部分を含む前記基板本体の一部分が除去されて、前記基板本体に前記主面から後退した凹部が形成されていることを特徴とするセラミック多層基板。 - 前記主面の互いに対向する二対の辺の全部を含む前記基板本体の一部分が切り欠かれて、前記基板に前記主面から後退した前記切欠部が形成されていることを特徴とする、請求項1に記載のセラミック多層基板。
- 前記切欠部は、前記基板本体の内側から外側に、第1の傾斜部、平坦部、第2の傾斜部の順に、前記第1の傾斜部、前記平坦部及び前記第2の傾斜部を含み、
前記第1の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加し、
前記平坦部は、前記主面との前記積層方向の距離が一定であり、
前記第2の傾斜部は、前記基板本体の内側から外側に、前記主面との前記積層方向の距離が次第に増加することを特徴とする、請求項1又は2に記載のセラミック多層基板。 - 前記切欠部に樹脂が埋め込まれていることを特徴とする、請求項1乃至3のいずれか一つに記載のセラミック多層基板。
- 前記凹部に樹脂が埋め込まれていることを特徴とする、請求項3又は4に記載のセラミック多層基板。
- 前記セラミック層は、フェライトセラミックからなることを特徴とする、請求項1乃至5のいずれか一つに記載のセラミック多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268725A JP5617574B2 (ja) | 2010-12-01 | 2010-12-01 | セラミック多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010268725A JP5617574B2 (ja) | 2010-12-01 | 2010-12-01 | セラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119533A JP2012119533A (ja) | 2012-06-21 |
JP5617574B2 true JP5617574B2 (ja) | 2014-11-05 |
Family
ID=46502043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010268725A Active JP5617574B2 (ja) | 2010-12-01 | 2010-12-01 | セラミック多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5617574B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101969994B1 (ko) * | 2017-06-16 | 2019-04-19 | 주식회사 경신 | 양방향 dc-dc 컨버터의 인쇄회로기판 및 그 제어방법 |
WO2023084943A1 (ja) * | 2021-11-11 | 2023-05-19 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451485Y2 (ja) * | 1988-05-16 | 1992-12-03 | ||
JPH0731549Y2 (ja) * | 1988-11-11 | 1995-07-19 | 京セラ株式会社 | 半導体パッケージ用セラミック基板 |
JP2565303Y2 (ja) * | 1990-12-28 | 1998-03-18 | 京セラ株式会社 | 半導体パッケージ用セラミック基板 |
JPH0955445A (ja) * | 1995-08-11 | 1997-02-25 | Sony Corp | 半導体装置およびその製造方法 |
JP2003046241A (ja) * | 2001-07-31 | 2003-02-14 | Kyocera Corp | 回路基板 |
WO2005071745A1 (ja) * | 2004-01-27 | 2005-08-04 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
JP2007048844A (ja) * | 2005-08-08 | 2007-02-22 | Murata Mfg Co Ltd | セラミック電子部品の製造方法およびセラミック電子部品 |
-
2010
- 2010-12-01 JP JP2010268725A patent/JP5617574B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012119533A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8188828B2 (en) | Multilayer electronic component and electronic component module including the same | |
JP6238487B2 (ja) | インダクタ及びその製造方法 | |
US8760256B2 (en) | Electronic component and manufacturing method thereof | |
KR101105653B1 (ko) | 적층 코일 부품 | |
KR101219006B1 (ko) | 칩형 코일 부품 | |
WO2012172939A1 (ja) | 電子部品及びその製造方法 | |
US8742881B2 (en) | Electronic component | |
WO2012002133A1 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP6458904B2 (ja) | 受動素子アレイおよびプリント配線板 | |
JP2017216288A (ja) | 積層コイル部品 | |
KR20110072397A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
US8207810B2 (en) | Multilayer electronic component | |
JP5617574B2 (ja) | セラミック多層基板 | |
JP6128209B2 (ja) | 多層配線基板及びその製造方法並びにプローブカード用基板 | |
US10468183B2 (en) | Inductor and manufacturing method of the same | |
JP2012064779A (ja) | 電子部品 | |
JP2017216290A (ja) | 積層コイル部品 | |
KR101659212B1 (ko) | 인덕터 부품의 제조방법 | |
JP2006294927A (ja) | 積層コイル | |
JP2012114345A (ja) | セラミック多層基板 | |
JP2012151243A (ja) | 多層セラミック基板 | |
WO2006051821A1 (ja) | セラミック多層基板およびその製造方法 | |
WO2016199629A1 (ja) | セラミック多層基板の製造方法、dc-dcコンバータの製造方法、セラミック多層基板、及びdc-dcコンバータ | |
JP7247818B2 (ja) | 積層型インダクタ | |
JP2006041320A (ja) | 積層型インダクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5617574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |