JP2007048844A - セラミック電子部品の製造方法およびセラミック電子部品 - Google Patents
セラミック電子部品の製造方法およびセラミック電子部品 Download PDFInfo
- Publication number
- JP2007048844A JP2007048844A JP2005229974A JP2005229974A JP2007048844A JP 2007048844 A JP2007048844 A JP 2007048844A JP 2005229974 A JP2005229974 A JP 2005229974A JP 2005229974 A JP2005229974 A JP 2005229974A JP 2007048844 A JP2007048844 A JP 2007048844A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- ceramic
- thick film
- ceramic body
- film electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】セラミック基板と、セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品において、セラミック基板の一方主面には、凹部が形成されており、かつ、外部電極は、セラミック基板の一方主面から凹部内に至るように、セラミック基板の表面に沿って配設された連続する一体の厚膜電極により形成された構成とする。
【選択図】図1
Description
このような電子部品の1つに、図14に示すように、基板状の電子部品本体(焼成後のセラミック基板)51の、実装対象(例えば、マザーボードなど)に接合される面である、一方主面(底面)52に凹部53が配設され、かつ、複数の外部電極54が該一方主面52から凹部53の内側面55にまで至るように配設された、ランドグリッドアレイ(LGA)構造を有する電子部品50がある(特許文献1参照)。
(a)例えば、リフローはんだ付けなどの方法により、電子部品50を図15に示すようにマザーボード61の接続用ランド63上に、はんだ付けにより搭載した場合、凹部53の内側にはんだフィレット62が形成されるため、実装強度(機械的強度)が向上し、例えば、マザーボード61が落下したときに電子部品50が脱落したりすることを抑制することができる、
(b)電子部品50の外側領域に、はんだフィレット62が形成されないため、実装領域を小さくすることが可能になり、該電子部品50のマザーボード61への高密度実装が可能になる
などの効果を得ることができるとされている。
(1)図16(b)に示すように、電子部品本体51の外側の側面に外部電極を形成する場合に、図16 (a)に示すように、基材71に外部電極形成用の導電ペースト54aを塗布し、この導電ペースト54aに電子部品本体51の側面を押し付けて導電ペースト54aを転写させた後、導電ペースト54aが付与された電子部品本体51を所定の条件で熱処理して、導電ペースト54aを焼き付けることにより、外部電極54(図16(b))を形成する方法が知られており、
(2)また、上記特許文献1の電子部品のように、電子部品本体51の一方主面(底面)52に形成された凹部53の内側面55に外部電極54を形成する方法として、例えば、
(2−1)図17 (a)に示すように、セラミックグリーンシート81に形成したビアホール82にビアホール導体(導電ペースト)83を充填しておき、図17(b)に示すように、セラミックグリーンシート81の所定の領域56を打ち抜いて、凹部53を与えるための貫通孔53a(図17(c))を形成する際に、貫通孔53aの内周面にビアホール導体83の一部を露出させて外部電極54とする方法や、
(2−2)図18 (a)に示すように、セラミックグリーンシート81に、凹部53となる貫通孔53aを形成した後、所定の位置に開口部84が形成されたマスク85を用い、スルーホール印刷により、外部電極54が形成されるべき領域(セラミックグリーンシート81の主面86から貫通孔53aの内側面(内周面)57に至る領域)に導電ペースト54a(図18(b))を付与する方法
などの方法が知られている。
セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の、前記厚膜電極が印刷された一方主面にプレス部材を押し当てることにより、前記厚膜電極付き未焼成セラミック体の前記一方主面に凹部が形成されるとともに、前記厚膜電極が前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記厚膜電極付き未焼成セラミック体を変形させる工程と、
(c)前記厚膜電極付き未焼成セラミック体を焼成して、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記一方主面から前記凹部内に至る領域に曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴としている。
セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の両主面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料からなる補助層を配設するとともに、前記厚膜電極付き未焼成セラミック体の両主面に配設された前記補助層の少なくとも一方を、前記厚膜電極付き未焼成セラミック体に対向する面に、該補助層と同一材料からなる凸部を備えた、補助層とプレス用型の両方の機能を果たす型・補助層とした補助層付き未焼成セラミック体を形成する工程と、
(c)前記厚膜電極付きセラミック体の、前記一方主面側に凹部が形成されるように、前記補助層付き未焼成セラミック体をプレスすることにより、前記一方主面側に凹部が形成され、他方主面側に凸部が形成されるとともに、前記厚膜電極が、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記補助層付き未焼成セラミック体を変形させる工程と、
(d)前記補助層付き未焼成セラミック体を、前記未焼成セラミック体が焼結し、前記補助層および前記型・補助層が実質的に焼結しない温度で焼成する工程と、
(e)焼成後の補助層付きセラミック体から前記補助層および前記型・補助層を取り除くことにより、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記セラミック基板の、一方主面から前記凹部内に至る領域の形状に対応する曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴としている。
セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の両主面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料からなる補助層が配設された補助層付き未焼成セラミック体を形成する工程と、
(c)前記厚膜電極が印刷された一方主面側から、前記補助層を介して、前記補助層付き未焼成セラミック体にプレス部材を押し当てることにより、前記補助層付き未焼成セラミック体のプレス部材を押し当てた面および前記厚膜電極付きセラミック体の、前記一方主面に凹部が形成されるとともに、前記厚膜電極が前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記補助層付き未焼成セラミック体を変形させる工程と、
(d)前記補助層付き未焼成セラミック体を、前記未焼成セラミック体が焼結し、前記補助層が実質的に焼結しない温度で焼成する工程と、
(e)焼成後の補助層付きセラミック体から前記補助層を取り除くことにより、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記セラミック基板の、一方主面から前記凹部内に至る領域の形状に対応する曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴としている。
セラミック基板と、セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品であって、
前記セラミック基板の前記一方主面には、凹部が形成されており、かつ、
前記外部電極は、前記セラミック基板の前記一方主面から前記凹部内に至るように、前記セラミック基板の表面に沿って配設された連続する一体の厚膜電極によって形成されていること
を特徴としている。
なお、未焼成セラミック体の表面に補助層が配設されているので、曲げ加工時に補助層付き未焼成セラミック体の補助層に表面割れが発生した場合にも、未焼成セラミック体には影響がなく、所望の特性を備えたセラミック基板を得ることが可能になる。
また、一方主面に形成された凹部と、他方主面に形成された段差部とを有する形状を利用して、表面実装部品を種々の態様で搭載することが可能になり、構成の自由度の高いセラミック電子部品を提供することが可能になる。
さらに、セラミック基板1の上面側は、表面実装部品14a,14bが配設された他方主面F1aを封止するための金属ケース(シールドケース)18が配設されている。
(1)まず、セラミックグリーンシートにビアホールを形成し、ビアホールに導電ペーストを充填する。
(2)上記グリーンシート上に導電ペーストを用いて配線パターン(内部電極)を印刷する。
(3)上記グリーンシートを所定の順序で積層し、セラミック積層体(未焼成セラミック体)を形成する。
(4)それから、図2(a)に示すように、未焼成セラミック体11の一方主面F2の所定の位置に、焼成後に外部電極5(図1)となる厚膜電極5aを印刷して、厚膜電極付き未焼成セラミック体12を形成する。
(5)それから、図2(a),(b)に示すように、厚膜電極付き未焼成セラミック体12の、厚膜電極5aが印刷された一方主面(電極印刷面)F2に、凸部23aを備えた金型(プレス部材)23(図2(a))を配置し、プレスすることにより、厚膜電極付き未焼成セラミック体12の一方主面F2に凹部C2を形成するとともに、厚膜電極5aが厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2の内側に至る所定の領域に位置し、かつ、厚膜電極5aに、厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2内に至る領域の形状に対応する段差部6が形成されるように、厚膜電極付き未焼成セラミック体12を変形させる(図2(b))。
上述のような金型23を用い、金型23の形状を調整することにより、セラミック基板1に、深さが100μm以下程度、好ましくは20〜100μm程度の凹部C1を効率よく形成することができる。
なお、マザー基板を分割して、一度に多数個のセラミック電子部品を得る、いわゆる多数個取りの方法の場合には、厚膜電極付き未焼成セラミック体12のブレイクライン上にブレイク用の溝を形成する。
(6)次に、厚膜電極付き未焼成セラミック体12を焼成して、図3(a),(b)に示すように、一方主面F1に凹部C1が形成され、かつ、一方主面F1から凹部C1の側壁部分3に至る領域に、外部電極5を備えたセラミック基板1を得る。なお、本願発明のセラミック電子部品においては、外部電極5は凹部C1の側壁部分3を超えて、凹部C1の底部にまで達していてもよい。
また、必要に応じて、はんだ喰われを防止したり、はんだ付け性を向上させるために、外部電極5(厚膜電極5a)にめっきを施すことができる。
(7)それから、例えば、図4(a)に示すように、回路要素部品や半導体などの表面実装部品14a,14bをセラミック基板1の他方主面F1aに実装する。
(8)次に、セラミック基板1の上面側を覆うように金属ケース(シールドケース)18を取り付ける。これにより、図1,図4(b)に示すような構造を有するセラミック電子部品10が得られる。
なお、多数個取りの場合には、マザー基板を分割して個々のセラミック基板に分割した後、金属ケースを取り付けたり、あるいは、金属ケースを取り付けた後、マザー基板を分割したりすることにより、一度に多数個のセラミック電子部品が得られるようにすることができる。
また、はんだフィレット13がセラミック電子部品10の外側領域にまではみ出すことが抑制、防止されるため、高密度実装を行うことが可能になる。
(1)まず、セラミックグリーンシートにビアホールを形成し、ビアホールに導電ペーストを充填する。
(2)上記グリーンシート上に導電ペーストを用いて配線パターン(内部電極)を印刷する。
(3)上記グリーンシートを所定の順序で積層し、セラミック積層体(未焼成セラミック体)を形成する。
(4)それから、未焼成セラミック体の一方主面の所定の位置に、焼成後に外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する。
(5)次に、図5(a)に示すように、厚膜電極付き未焼成セラミック体12の両主面(一方主面F2および他方主面F2a)に、未焼成セラミック体11が焼結する温度では実質的に焼結しない材料からなる補助層20が配設された補助層付き未焼成セラミック体15を形成する。
(7)そして、プレス後の補助層付き未焼成セラミック積層体15を、補助層20がその両主面に密着した状態のまま、未焼成セラミック体11が焼結し、補助層20が実質的に焼結しない温度で焼成する。
(8)その後、補助層20を取り除くことにより、上記実施例1の場合と同様に(図3(a),(b)参照)、一方主面F1に凹部C1が形成され、かつ、一方主面F1から凹部C1内に至る領域に外部電極5が配設された構造を有するセラミック基板1を得る。
また、補助層付き未焼成セラミック体15を、補助層20が密着した状態のまま、未焼成セラミック体11が焼結し、補助層20が実質的に焼結しない温度で焼成するようにしているので、補助層20の、セラミック体の焼結時の収縮や変形を抑制する力(拘束力)により、焼成工程でセラミック体に収縮や変形が生じることを抑制、防止して、形状精度の高いセラミック基板を得ることが可能になる。
このセラミック電子部品10においては、セラミック基板1の凹部C1に樹脂8が充填され、樹脂8により、外部電極5の、凹部C1の側壁部分3と凹部C1の底面との境界部に位置する端部5xが樹脂8により被覆されている。その他の構成は、上記実施例1および2のセラミック電子部品10の場合と同じである。
このセラミック電子部品10においては、外部電極5の、セラミック基板1の中央側に位置する端部5x(セラミック基板1の端縁側の端部5yと逆側の端部)が入り込むように、セラミック基板1の一方主面F1の、中央部と端縁部を除く領域に凹部C1が設けられており、外部電極5の端部5xは凹部C1内に位置している。
この実施例3のセラミック電子部品10aは、図8に示すように、セラミック基板1の一方主面F1に凹部C1が形成され、かつ、セラミック基板1の他方主面F1aに、一方主面F1の凹部C1に対応する凸部D1(段差部16)が形成された構造を有している。そして、その他の点を除いては、上記実施例1のセラミック電子部品10の構成と同じ構成を備えている。
(1)まず、セラミックグリーンシートにビアホールを形成し、ビアホールに導電ペーストを充填する。
(2)上記グリーンシート上に導電ペーストを用いて配線パターン(内部電極)を印刷する。
(3)上記グリーンシートを所定の順序で積層し、セラミック積層体(未焼成セラミック体)を形成する。
(4)それから、図9(a)に示すように、未焼成セラミック体11の一方主面F2の所定の位置に、焼成後に外部電極5(図8)となる厚膜電極5aを印刷して、厚膜電極付き未焼成セラミック体12を形成する。
(5)それから、図9(a),(b)に示すように、厚膜電極付き未焼成セラミック体12の、厚膜電極5aが印刷された一方主面(電極印刷面)F2に、中央部に凸部23aが形成された金型(プレス部材)23を配置するとともに、厚膜電極付き未焼成セラミック体12の他方主面F2aに、周辺部に凸部24aが形成された金型24を配置し、プレスすることにより、図9(b)に示すように、厚膜電極付き未焼成セラミック体12の一方主面F2に凹部C2を形成し、他方主面F2aに、凹部C2の形状に対応する凸部D2を形成するとともに、厚膜電極5aが厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2内に至る所定の領域に位置し、かつ、厚膜電極5aに、厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2内に至る領域の形状に対応する段差部6が形成されるように、厚膜電極付き未焼成セラミック体12を変形させる(図9(b))。
必要に応じて、はんだ喰われを防止したり、はんだ付け性を向上させるために、外部電極5(厚膜電極5a)にめっきを施すことができる。
(7)それから、例えば、回路要素部品や半導体などの表面実装部品14a,14b,14cをセラミック基板1の表面に実装する(図10(a))。
(8)次に、図10(b)に示すように、セラミック基板1の上面側を覆うように金属ケース(シールドケース)18を取り付ける。これにより、図8,図10(b)に示すような構造を有するセラミック電子部品10aが得られる。
なお、多数個取りの場合には、マザー基板を分割して個々のセラミック基板に分割した後、金属ケースを取り付けたり、金属ケースを取り付けた後、分割したりすることにより、一度の多数個のセラミック電子部品が得られるようにすることができる。
また、その他の点においても、上記実施例1のセラミック電子部品において得ることが可能な作用効果と同様の作用効果を得ることができる。
(1)まず、セラミックグリーンシートにビアホールを形成し、ビアホールに導電ペーストを充填する。
(2)上記グリーンシート上に導電ペーストを用いて配線パターン(内部電極)を印刷する。
(3)上記グリーンシートを所定の順序で積層し、セラミック積層体(未焼成セラミック体)を形成する。
(4)それから、未焼成セラミック体11の一方主面F2の所定の位置に、焼成後に外部電極5(図8)となる厚膜電極5aを印刷して、厚膜電極付き未焼成セラミック体12(図11(a)参照)を形成する。
(5)一方、基板用グリーンシートの焼成温度では焼結しないセラミックを含む、補助層(補助層用グリーンシート)20(図11(a),(b)参照)を作製する。
補助層用グリーンシートは、たとえば、有機ビヒクル中にアルミナ粉末を分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することにより得ることができる。このようにして得られた補助層用グリーンシートの焼結温度は、1500〜1600℃であるため、未焼成セラミック体が焼結する温度(例えば、800〜1000℃)では焼結せず、この補助層用グリーンシートからなる補助層を接合させた状態で未焼成セラミック体を焼成することにより、未焼成セラミック体の平面方向に関する収縮を抑制しつつ焼結させることが可能になる。
なお、この補助層用グリーンシートは、プレス時に未焼成セラミック体を傷めることなく加工することができるように、基板用グリーンシートよりも、硬くなるように物性を調整したものを用いる。
(6)また、上記(5)の工程で作製した補助層(補助層用グリーンシート)を、所定の形状に打ち抜き加工した、型を形成するために用いられるグリーンシート(型形成用グリーンシート)を、補助層(補助層用グリーンシート)20に圧着することにより、周辺部に凸部30aを備えた、補助層とプレス(変形)用型の両方の機能を備えた型・補助層30(図11(a))を作製する。
(7)それから、図11(a),(b)に示すように、厚膜電極付き未焼成セラミック体12の、厚膜電極5aが印刷された一方主面(電極印刷面)F2に、未焼成セラミック体が焼結する温度では実質的に焼結しない材料からなる平坦な補助層20を配設するとともに、厚膜電極付き未焼成セラミック体12の他方主面F2aに、周辺部に凸部30aが形成された型・補助層30を配置する。
そして、この補助層付き未焼成セラミック積層体(型・補助層付き未焼成セラミック体)15を、補助層20上に配置した弾性体層(シリコーンラバー層)31を介してプレスすることにより、厚膜電極付き未焼成セラミック体12の一方主面F2に凹部C2を形成し、他方主面F2aに、凹部C2の形状に対応する凸部D2を形成するとともに、厚膜電極5aが、厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2の側壁部分3に至る所定の領域に位置し、かつ、厚膜電極5aに、厚膜電極付き未焼成セラミック体12の一方主面F2から凹部C2の側壁部分3に至る領域の形状に対応するなだらかな形状の段差部6が形成されるように、厚膜電極付き未焼成セラミック体12を変形させる(図11(b))。
なお、その他の工程は、上記実施例4の場合に準じる。
このセラミック電子部品10aは、セラミック基板1の凹部C1に樹脂8が充填され、樹脂8により、外部電極5の、凹部C1の側壁部分3と凹部C1の底面との境界部に位置する端部5xが樹脂8により被覆されている。その他の構成は、上記実施例3〜5のセラミック電子部品10aの場合と同じである。
したがって、本願発明は、セラミック基板と、セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック多層基板や、該セラミック多層基板に各種の電子部品を搭載したモジュール基板などの分野に広く適用することができる。
3 凹部の側壁部分
5 外部電極
5a 厚膜電極
5x 外部電極の凹部内に位置する方の端部
5y 外部電極の端縁側の端部
6 段差部
8 樹脂
10 セラミック電子部品
10a セラミック電子部品
11 未焼成セラミック体
12 厚膜電極付き未焼成セラミック体
13 はんだフィレット
14a,14b,14c 表面実装部品
15 補助層付き未焼成セラミック体
16 段差部
18 金属ケース(シールドケース)
20 補助層
21 マザーボード
22 接続用ランド
23 金型(プレス部材)
23a 金型の凸部
24 金型
24a 金型の凸部
30 型・補助層
30a 凸部
31 弾性体層(シリコーンラバー層)
32a 凸部
32 型(金型)
43 はんだ
C1,C2 凹部
D1,D2 一方主面の凹部に対応する凸部
F1 セラミック基板の一方主面
F1a セラミック基板の他方主面
F2 未焼成セラミック体の一方主面
F2a 未焼成セラミック体の他方主面
F3 補助層付き未焼成セラミック体の一方主面
Claims (9)
- セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の、前記厚膜電極が印刷された一方主面にプレス部材を押し当てることにより、前記厚膜電極付き未焼成セラミック体の前記一方主面に凹部が形成されるとともに、前記厚膜電極が前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記厚膜電極付き未焼成セラミック体を変形させる工程と、
(c)前記厚膜電極付き未焼成セラミック体を焼成して、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記一方主面から前記凹部内に至る領域に曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴とする、セラミック電子部品の製造方法。 - セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の両主面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料からなる補助層を配設するとともに、前記厚膜電極付き未焼成セラミック体の両主面に配設された前記補助層の少なくとも一方を、前記厚膜電極付き未焼成セラミック体に対向する面に、該補助層と同一材料からなる凸部を備えた、補助層とプレス用型の両方の機能を果たす型・補助層とした補助層付き未焼成セラミック体を形成する工程と、
(c)前記厚膜電極付きセラミック体の、前記一方主面側に凹部が形成されるように、前記補助層付き未焼成セラミック体をプレスすることにより、前記一方主面側に凹部が形成され、他方主面側に凸部が形成されるとともに、前記厚膜電極が、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記補助層付き未焼成セラミック体を変形させる工程と、
(d)前記補助層付き未焼成セラミック体を、前記未焼成セラミック体が焼結し、前記補助層および前記型・補助層が実質的に焼結しない温度で焼成する工程と、
(e)焼成後の補助層付きセラミック体から前記補助層および前記型・補助層を取り除くことにより、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記セラミック基板の、一方主面から前記凹部内に至る領域の形状に対応する曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴とする、セラミック電子部品の製造方法。 - セラミック基板と、前記セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品の製造方法であって、
(a)焼成後に前記セラミック基板となる未焼成セラミック体の一方主面の所定の位置に、焼成後に前記外部電極となる厚膜電極を印刷して、厚膜電極付き未焼成セラミック体を形成する工程と、
(b)前記厚膜電極付き未焼成セラミック体の両主面に、前記未焼成セラミック体が焼結する温度では実質的に焼結しない材料からなる補助層が配設された補助層付き未焼成セラミック体を形成する工程と、
(c)前記厚膜電極が印刷された一方主面側から、前記補助層を介して、前記補助層付き未焼成セラミック体にプレス部材を押し当てることにより、前記補助層付き未焼成セラミック体のプレス部材を押し当てた面および前記厚膜電極付きセラミック体の、前記一方主面に凹部が形成されるとともに、前記厚膜電極が前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る所定の領域に位置し、かつ、前記厚膜電極に、前記厚膜電極付き未焼成セラミック体の前記一方主面から前記凹部内に至る領域の形状に対応する段差部が形成されるように、前記補助層付き未焼成セラミック体を変形させる工程と、
(d)前記補助層付き未焼成セラミック体を、前記未焼成セラミック体が焼結し、前記補助層が実質的に焼結しない温度で焼成する工程と、
(e)焼成後の補助層付きセラミック体から前記補助層を取り除くことにより、一方主面に凹部が形成された前記セラミック基板と、前記セラミック基板の一方主面から前記凹部内に至り、かつ、前記セラミック基板の、一方主面から前記凹部内に至る領域の形状に対応する曲折部を有する前記外部電極とを備えたセラミック電子部品を得る工程と
を具備することを特徴とする、セラミック電子部品の製造方法。 - セラミック基板と、セラミック基板の一方主面に配設された、実装対象との接続のための外部電極とを備えたセラミック電子部品であって、
前記セラミック基板の前記一方主面には、凹部が形成されており、かつ、
前記外部電極は、前記セラミック基板の前記一方主面から前記凹部内に至るように、前記セラミック基板の表面に沿って配設された連続する一体の厚膜電極によって形成されていること
を特徴とするセラミック電子部品。 - 前記セラミック基板の一方主面に形成された凹部は、その側壁部分が、なだらかな傾斜を有していることを特徴とする請求項4記載のセラミック電子部品。
- 前記凹部内に、表面実装部品が搭載されていることを特徴とする、請求項4または5記載のセラミック電子部品。
- 前記セラミック基板の他方主面が略平坦であることを特徴とする、請求項4〜6のいずれかに記載のセラミック電子部品。
- 前記セラミック基板の他方主面には、前記一方主面の前記凹部に対応する段差部が設けられていることを特徴とする、請求項4〜6のいずれかに記載のセラミック電子部品。
- 前記セラミック基板が、複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項4〜8のいずれかに記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229974A JP2007048844A (ja) | 2005-08-08 | 2005-08-08 | セラミック電子部品の製造方法およびセラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229974A JP2007048844A (ja) | 2005-08-08 | 2005-08-08 | セラミック電子部品の製造方法およびセラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007048844A true JP2007048844A (ja) | 2007-02-22 |
Family
ID=37851444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005229974A Pending JP2007048844A (ja) | 2005-08-08 | 2005-08-08 | セラミック電子部品の製造方法およびセラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007048844A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119533A (ja) * | 2010-12-01 | 2012-06-21 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2016134593A (ja) * | 2015-01-22 | 2016-07-25 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子部品収納用パッケージの製造方法 |
JP2016152279A (ja) * | 2015-02-16 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック配線基板およびその製造方法 |
WO2018180178A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
JPWO2020202941A1 (ja) * | 2019-03-29 | 2021-10-14 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
US11450483B2 (en) * | 2017-05-23 | 2022-09-20 | Murata Manufacturing Co., Ltd. | Electronic component with baked electrodes and having a continuously curved recess |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243978A (ja) * | 1990-10-04 | 1992-09-01 | E I Du Pont De Nemours & Co | セラミック体の焼成の間の収縮を減少させる方法 |
JPH0955445A (ja) * | 1995-08-11 | 1997-02-25 | Sony Corp | 半導体装置およびその製造方法 |
JP2002100697A (ja) * | 2000-09-26 | 2002-04-05 | Murata Mfg Co Ltd | 電子部品およびそれを備える電子装置 |
JP2002329803A (ja) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | 電子回路モジュールおよびその製造方法 |
JP2005032787A (ja) * | 2003-07-08 | 2005-02-03 | Murata Mfg Co Ltd | セラミック配線基板及びその製造方法 |
-
2005
- 2005-08-08 JP JP2005229974A patent/JP2007048844A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243978A (ja) * | 1990-10-04 | 1992-09-01 | E I Du Pont De Nemours & Co | セラミック体の焼成の間の収縮を減少させる方法 |
JPH0955445A (ja) * | 1995-08-11 | 1997-02-25 | Sony Corp | 半導体装置およびその製造方法 |
JP2002100697A (ja) * | 2000-09-26 | 2002-04-05 | Murata Mfg Co Ltd | 電子部品およびそれを備える電子装置 |
JP2002329803A (ja) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | 電子回路モジュールおよびその製造方法 |
JP2005032787A (ja) * | 2003-07-08 | 2005-02-03 | Murata Mfg Co Ltd | セラミック配線基板及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119533A (ja) * | 2010-12-01 | 2012-06-21 | Murata Mfg Co Ltd | セラミック多層基板 |
JP2016134593A (ja) * | 2015-01-22 | 2016-07-25 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子部品収納用パッケージの製造方法 |
JP2016152279A (ja) * | 2015-02-16 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック配線基板およびその製造方法 |
WO2018180178A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社村田製作所 | 電子部品 |
US11450483B2 (en) * | 2017-05-23 | 2022-09-20 | Murata Manufacturing Co., Ltd. | Electronic component with baked electrodes and having a continuously curved recess |
JPWO2020202941A1 (ja) * | 2019-03-29 | 2021-10-14 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
JP7173298B2 (ja) | 2019-03-29 | 2022-11-16 | 株式会社村田製作所 | セラミック基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969458B2 (ja) | セラミック基板の製造方法およびセラミック基板 | |
JP4337950B2 (ja) | 回路基板の製造方法 | |
US7703198B2 (en) | Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate | |
KR20060110331A (ko) | 복합 세라믹 기판 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP2007048844A (ja) | セラミック電子部品の製造方法およびセラミック電子部品 | |
JP2009064909A (ja) | 多層セラミック配線板およびその製造方法 | |
JP6495740B2 (ja) | 電子素子実装用基板および電子装置 | |
JP5236371B2 (ja) | セラミック部品の製造方法 | |
US9883589B2 (en) | Wiring board, and electronic device | |
JP4765468B2 (ja) | セラミック基板の製造方法およびセラミック基板 | |
JP4581903B2 (ja) | セラミック電子部品の製造方法 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
EP2278864A1 (en) | Substrate, structure for mounting surface mounting component, and electronic device | |
JP6290666B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP6121860B2 (ja) | 配線基板および電子装置 | |
JP2013077739A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
KR100946017B1 (ko) | 세라믹 기판의 제조 방법 | |
JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 | |
JP2003198129A (ja) | 積層型セラミック電子部品の製造方法 | |
JP4285751B2 (ja) | 配線基板、及びその製造方法 | |
KR101046142B1 (ko) | 무수축 세라믹 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |