WO2023084943A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2023084943A1
WO2023084943A1 PCT/JP2022/036924 JP2022036924W WO2023084943A1 WO 2023084943 A1 WO2023084943 A1 WO 2023084943A1 JP 2022036924 W JP2022036924 W JP 2022036924W WO 2023084943 A1 WO2023084943 A1 WO 2023084943A1
Authority
WO
WIPO (PCT)
Prior art keywords
recess
electronic component
electrode
component according
main body
Prior art date
Application number
PCT/JP2022/036924
Other languages
English (en)
French (fr)
Inventor
洋介 松下
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023084943A1 publication Critical patent/WO2023084943A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to electronic components.
  • Patent Document 1 describes a laminated electronic component.
  • a low-pass filter as an example of a laminated filter is constructed by laminating a plurality of dielectric layers.
  • An input/output terminal and a ground electrode are formed as electrodes on the lower surface of the electronic component.
  • a plating film may be applied to the surface of these electrodes.
  • a base electrode is first prepared on the surface of a dielectric layer, and the base electrode is plated.
  • the plating process results in a convex shape from the surface of the dielectric by the thickness of the plating film.
  • the "extra space” here means a gap existing outside the electronic component.
  • the design area within a product is greatly reduced as the demand for lower profile products increases. As the thickness of the product itself is becoming smaller these days, the volume of extra space generated around the electrodes after mounting cannot be ignored.
  • the present invention provides an electronic component that can increase the volume of the part that can be used for design inside the electronic component by eliminating as much space as possible around the electrodes used for mounting after the electronic component is mounted. intended to provide
  • an electronic component includes a main body having a first surface, an underlying electrode disposed on the first surface, a plating film covering the underlying electrode, and comprising: has a reference surface and a recess recessed from the reference surface, the base electrode is arranged inside the recess so as not to protrude from the reference surface, and the surface of the plating film farthest from the main body is , which is in the same plane as the reference plane or protrudes from the reference plane, and when viewed in a direction perpendicular to the first plane, the base electrode is spaced apart from the outer circumference of the concave portion and the It is arranged inside the recess.
  • the present invention it is possible to minimize the extra space around the electrodes used for mounting after mounting, and increase the volume of the portion that can be used for design inside the electronic component.
  • FIG. 1 is a first perspective view of an electronic component according to Embodiment 1 of the present invention; FIG. It is the 2nd perspective view of the electronic component in Embodiment 1 based on this invention.
  • FIG. 2 is an explanatory diagram of how an electronic component is mounted on a substrate according to Embodiment 1 of the present invention; 1 is a partially enlarged cross-sectional view of an electronic component according to Embodiment 1 of the present invention; FIG. 1 is a partially enlarged bottom view of an electronic component according to Embodiment 1 of the present invention; FIG. FIG.
  • FIG. 2 is an explanatory diagram of a concave portion of the electronic component and its surroundings in Embodiment 1 based on the present invention
  • 1 is an explanatory diagram of a state in which an electronic component is mounted on a substrate according to Embodiment 1 of the present invention
  • FIG. FIG. 4 is a partially enlarged cross-sectional view of a first modification of the electronic component according to Embodiment 1 of the present invention
  • FIG. 4 is a partially enlarged cross-sectional view of a second modification of the electronic component according to Embodiment 1 of the present invention
  • It is a partial sectional view of the electronic component in Embodiment 2 based on this invention.
  • It is a partial sectional view of the electronic component in Embodiment 3 based on this invention.
  • FIG. 10 is a first explanatory view of a method of forming a structure in which electrodes are arranged inside recesses
  • FIG. 11 is a second explanatory diagram of a method of forming a structure in which electrodes are arranged inside recesses
  • FIG. 11 is a third explanatory diagram of a method of forming a structure in which electrodes are arranged inside recesses
  • FIG. 10 is a fourth explanatory view of a method of forming a structure in which electrodes are arranged inside recesses
  • FIG. 11 is a fifth explanatory diagram of a method of forming a structure in which electrodes are arranged inside recesses
  • FIG. 1 shows a perspective view of electronic component 101 in the present embodiment.
  • FIG. 2 shows the electronic component 101 viewed obliquely from below.
  • Electronic component 101 has a first surface 1 and a second surface.
  • the first surface 1 is the bottom surface and the second surface 2 is the top surface.
  • a plurality of electrodes 3 are arranged on the first surface 1 .
  • a plurality of recesses 8 are provided on the first surface 1 .
  • Each of the plurality of electrodes 3 is arranged inside the recess 8 .
  • FIG. 3 shows how the electronic component 101 is to be mounted on the board 301 .
  • Substrate 301 has a surface 301a.
  • An electrode 310 is arranged on the surface 301a.
  • Electrode 310 includes a base electrode 311 and a plated film 312 formed to cover base electrode 311 .
  • FIG. 4 shows an enlarged view of one electrode 3 and its vicinity in FIG.
  • FIG. 5 shows the electrode 3 shown in FIG. 4 and the vicinity thereof viewed from directly below.
  • the electrode 3 is completely contained within the region A corresponding to the recess 8. As shown in FIG. Region A corresponds to the region shown as recess 8 in FIG.
  • An electronic component 101 includes a main body 10 having a first surface 1 , a base electrode 6 arranged on the first surface 1 , and a plating film 7 covering the base electrode 6 .
  • the first surface 1 has a reference surface 11 and a recess 8 recessed from the reference surface 11 .
  • the base electrode 6 is arranged inside the recess 8 so as not to protrude from the reference plane 11 .
  • the surface of the plated film 7 farthest from the main body 10 is in the same plane as the reference plane 11 or at a position protruding from the reference plane 11 .
  • the base electrode 6 When viewed in a direction perpendicular to the first surface 1 , the base electrode 6 is arranged inside the recess 8 while being separated from the outer circumference of the recess 8 .
  • the recesses 8 are formed around the electrodes 3, but there is a non-recessed region between the electrodes 3, in which part of the main body 10 is located. Since it is relatively protruding, this relatively protruding portion can also be used in the design as the interior of the main body 10 . That is, in this electronic component, it is possible to eliminate as much space as possible around the electrodes used for mounting after mounting, and to increase the volume of the portion that can be used for design inside the electronic component.
  • the electrode 3, including the plating film 7, be completely contained within the recess 8 when viewed in plan.
  • the plating film 7 is arranged inside the recess 8 while being separated from the outer periphery of the recess 8 .
  • the surface of the base electrode 6 on the far side from the main body 10 is preferably flat or convex.
  • the surface of the plating film 7 on the far side from the main body 10 is flat or convex. can be avoided from becoming concave. If the surface of the plated film 7 is concave, when an electronic component is mounted, the plated film 7 and the electrode on the other side may not be in perfect contact with each other, creating a gap and reducing the bonding strength. Such a situation can be avoided because the surface of the membrane 7 can be prevented from becoming concave.
  • the recesses 8 are provided at positions near the left and right ends of the first surface 1, respectively.
  • the recess 8 is provided at a position near the end of the first surface 1, in the region between the recess 8 and the end of the first surface 1, the remaining portion that does not correspond to the recess 8 rises with a narrow width. . Cracks tend to occur when the main body 10 is barrel-polished at locations where the residual portion protrudes only over a width narrower than a certain level.
  • the inner surface of the recess 8 when viewed in a cross-sectional view, if the cross-sectional curve of the inner surface of the recess 8 overlaps the arc-shaped cross-sectional curve generated by barrel polishing applied to the main body 10, the inner surface of the recess 8 Since a sharp shape is formed with the vertex at the intersection of the cross-sectional curve and the arc-shaped cross-sectional curve generated by barrel polishing, cracks are particularly likely to occur.
  • the recess may be formed so as to extend to the end of the first surface 1 .
  • FIG. 8 as a result of extending the recess 8 to the end of the first surface 1 , no raised portion is provided as a remaining portion between the recess 8 and the end of the first surface 1 . By doing so, it is possible to avoid the occurrence of local protrusions with narrow widths, and as a result, it is possible to reduce the probability of cracks.
  • areas 51 and 52 are displayed. Area 51 is the area where recess 8 would have been if recess 8 had not been extended.
  • Region 52 is the region where the radius shape would have been formed by barrel polishing had recess 8 not been extended. In the example shown here, the regions 51 and 52 are in contact with each other without separation. As shown in FIG. 8 , as a result of extending the recess 8 to the end of the first surface 1 , the recess 8 continues inside the region 52 .
  • the concave portion 8 is dug down in two steps instead of one step.
  • the concave portion 8 has a two-step digging shape.
  • recess 8 includes portion 81 and portion 82 .
  • a portion 81 is a portion dug down from the first surface 1 to form a first stage recess.
  • a portion 82 is a portion that is further dug down from the bottom of the portion 81 to form a second stage recess. By doing so, the edge of the concave portion 8 can be avoided from being sharply dug down, and as a result, the probability of crack generation can be reduced.
  • areas 53 and 54 are displayed.
  • a region 53 is a region where the recess 8 exists.
  • a region 54 is a region where a rounded shape is formed by barrel polishing. In the example shown here, the regions 53 and 54 are in contact with each other without being separated from each other.
  • FIG. 10 shows a partial cross-sectional view of the electronic component in this embodiment. In FIG. 10, the electrode 3 and its vicinity are displayed.
  • the first internal electrode 41 and the second internal electrode 42 are arranged inside the main body 10 . At least part of the first internal electrode 41 is arranged within the projection area of the recess 8 .
  • the second internal electrode 42 is arranged outside the projected area of the concave portion 8 .
  • the second internal electrode 42 is arranged closer to the reference plane 11 than the first internal electrode 41 is. Specifically, the distance between the first internal electrode 41 and the reference surface 11 is H1, whereas the distance between the second internal electrode 42 and the reference surface 11 is H2, where H1> H2.
  • the first internal electrode 41 and the second internal electrode 42 are illustrated as not electrically connected to each other, they may be electrically connected to each other.
  • the second internal electrodes 42 are arranged closer to the reference surface 11 than the first internal electrodes 41, so that a larger portion of the interior of the main body 10 can be effectively used for design. is made.
  • FIG. 11 shows a partial cross-sectional view of the electronic component in this embodiment. In FIG. 11, the electrode 3 and its vicinity are displayed.
  • the outer edge of recess 8 is inclined with respect to reference plane 11 .
  • a straight line B indicates the inclination of the outer edge of the recess 8 when viewed in cross section.
  • Straight line B is inclined with respect to reference plane 11 .
  • the outer edge of the recess 8 is inclined with respect to the reference plane 11, even if a foreign substance enters the gap between the outer edge of the recess 8 and the electrode 3, it can be removed smoothly. Therefore, it is possible to prevent foreign matter from getting caught in the outer edge of the recess 8 . Further, in the present embodiment, since there is no sharp step on the edge of the recess 8, chipping of the edge of the recess 8 can be avoided.
  • FIG. 12 shows a cross-sectional view of electronic component 102 in this embodiment.
  • the electronic component 102 has internal electrodes 45 and 46 inside the main body 10 .
  • a small number of internal electrodes 45 are arranged so as to overlap each other while being separated from each other in the left portion of the inside of the main body 10 in the figure.
  • Inside the main body 10 a large number of internal electrodes 46 are arranged so as to overlap each other while being separated from each other in the right part of the drawing. Due to the difference in the number of internal electrodes that overlap each other in the same region, the lower surface of electronic component 102 is not flat. That is, in the projection area of the electrodes 46 , the lower surface of the electronic component 102 itself protrudes from the reference plane 11 . In this area the electrode 3 is arranged inside the recess 8 .
  • the first surface 1 has a first height area and a second height area protruding from the first height area, and the recess 8 is arranged in the second height area.
  • the area with two electrodes on the left in FIG. 12 is the first height area, and the area with one electrode on the right is the second height area.
  • the second height region protrudes from the first height region and the first surface 1 is not flat, but the recess 8 is provided in the second height region. Therefore, the height of the lower surface of the electrode 3 including the plated film 7 can be substantially the same in both the first region and the second region. By aligning the heights of the lower surfaces of the electrodes 3 in this way, it is possible to suppress the occurrence of poor connection that may occur when the electronic component 102 is mounted.
  • the concept of the first region and the second region described in the present embodiment applies not only to the height difference appearing on the first surface 1 due to the difference in the number of overlapping internal electrodes as described above, but also to the main body 10. It is also effective when there is warpage.
  • the central electrode 3 region in FIG. 13 recedes, and this region is the first height region.
  • the regions where the electrodes 3 on the left and right ends are relatively projected, and these regions are the second regions.
  • the electrodes 3 at the left and right ends in the second area are arranged inside the recess 8 .
  • the areas where the electrodes 3 are located at both the left and right ends in FIG. are relatively protruding and these areas are the second areas.
  • the central electrode 3 in the second area is arranged inside the recess 8 .
  • the height can be adjusted to some extent.
  • the base electrode 6 is formed by printing a conductive paste on the flat surface of the main body 10 .
  • the conductive paste used here may be, for example, Cu paste.
  • a resin paste is printed so as to cover the underlying electrodes 6 .
  • the resin paste layer 13 is formed.
  • press working is performed. In this way, the base electrode 6 and the resin paste layer 13 are pushed into the surface of the main body 10, and the surface of the resin paste layer 13 is positioned substantially on the same plane as the reference surface of the main body 10.
  • FIG. By firing in this state, the resin paste layer 13 is burnt out, resulting in the state shown in FIG.
  • the recess 8 is formed and the base electrode 6 is arranged inside the recess 8 .
  • plating is performed.
  • the plated film 7 grows on the base electrode 6 .
  • the plated film 7 grows sufficiently in the thickness direction, it protrudes from the concave portion 8 in the thickness direction.
  • plating may be performed from the state where the base electrode 6 is pushed into the surface of the main body 10 by press working.

Abstract

電子部品（１０１）は、第１面（１）を有する本体（１０）と、第１面（１）に配置された下地電極（６）と、下地電極（６）を覆うめっき膜（７）とを備える。第１面（１）は、基準面（１１）と基準面（１１）より凹んだ凹部（８）とを有する。下地電極（６）は、基準面（１１）より突出しないように凹部（８）の内部に配置されている。めっき膜（７）の本体（１０）から最も遠い表面は、基準面（１１）と同一平面内にあるかまたは基準面（１１）よりも突出した位置にある。第１面（１）に垂直な方向から見たとき、下地電極（６）は、凹部（８）の外周から離隔して凹部（８）の内側に配置されている。

Description

電子部品
　本発明は、電子部品に関するものである。
　国際公開ＷＯ２０１７／１９９７３４Ａ１（特許文献１）に、積層型の電子部品が記載されている。特許文献１では、複数の誘電体層を積層することによって積層フィルタの一例としてのローパスフィルタが構成されている。この電子部品の下面には、電極として入出力端子および接地電極が形成されている。これらの電極の表面には、めっき膜が付される場合がある。
国際公開ＷＯ２０１７／１９９７３４Ａ１
　めっき膜が付された電極を得るには、まず誘電体層の表面に下地電極が配置されたものを用意し、この下地電極にめっき処理が行なわれる。下地電極の表面が誘電体の表面と同一面内にある場合、めっき処理を施すことによって、めっき膜の厚み分だけ誘電体の表面から凸状となる。この電極をはんだ付けしてこの電子部品を実装した場合、電極が凸状であるとすると電極の周囲に余分なスペースが余ってしまう。ここでいう「余分なスペース」とは、電子部品の外に存在する隙間のことである。一般的に、製品への低背化要求が進む中、製品内の設計エリアは大きく削減されている。製品自体の厚みが小さくなってきている昨今、実装後の電極の周囲に生じる余分なスペースの体積は、無視できないものとなっている。
　そこで、本発明は、電子部品を実装した後の状態で実装に用いた電極の周囲に余るスペースをなるべく無くし、電子部品の内部で設計に利用できる部分の体積を増すことができるような電子部品を提供することを目的とする。
　上記目的を達成するため、本発明に基づく電子部品は、第１面を有する本体と、上記第１面に配置された下地電極と、上記下地電極を覆うめっき膜とを備え、上記第１面は、基準面と上記基準面より凹んだ凹部とを有し、上記下地電極は上記基準面より突出しないように上記凹部の内部に配置されており、上記めっき膜の上記本体から最も遠い表面は、上記基準面と同一平面内にあるかまたは上記基準面よりも突出した位置にあり、上記第１面に垂直な方向から見たとき、上記下地電極は、上記凹部の外周から離隔して上記凹部の内側に配置されている。
　本発明によれば、実装後の状態で実装に用いた電極の周囲に余るスペースをなるべく無くし、電子部品の内部で設計に利用できる部分の体積を増すことができる。
本発明に基づく実施の形態１における電子部品の第１の斜視図である。 本発明に基づく実施の形態１における電子部品の第２の斜視図である。 本発明に基づく実施の形態１における電子部品を基板に実装しようとする様子の説明図である。 本発明に基づく実施の形態１における電子部品の部分拡大断面図である。 本発明に基づく実施の形態１における電子部品の部分拡大下面図である。 本発明に基づく実施の形態１における電子部品の凹部およびその周辺の説明図である。 本発明に基づく実施の形態１における電子部品を基板に実装した状態の説明図である。 本発明に基づく実施の形態１における電子部品の第１の変形例の部分拡大断面図である。 本発明に基づく実施の形態１における電子部品の第２の変形例の部分拡大断面図である。 本発明に基づく実施の形態２における電子部品の部分断面図である。 本発明に基づく実施の形態３における電子部品の部分断面図である。 本発明に基づく実施の形態４における電子部品の断面図である。 本発明に基づく実施の形態４における電子部品の第１の変形例の断面図である。 本発明に基づく実施の形態４における電子部品の第２の変形例の断面図である。 凹部の内部に電極が配置された構成を形成する方法の第１の説明図である。 凹部の内部に電極が配置された構成を形成する方法の第２の説明図である。 凹部の内部に電極が配置された構成を形成する方法の第３の説明図である。 凹部の内部に電極が配置された構成を形成する方法の第４の説明図である。 凹部の内部に電極が配置された構成を形成する方法の第５の説明図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図７を参照して、本発明に基づく実施の形態１における電子部品について説明する。本実施の形態における電子部品１０１の斜視図を図１に示す。電子部品１０１を斜め下から見たところを図２に示す。電子部品１０１は、第１面１と第２面とを有する。図１においては、第１面１が下面であり、第２面２が上面である。第１面１には複数の電極３が配置されている。第１面１には複数の凹部８が設けられている。複数の電極３の各々は、それぞれ凹部８内に配置されている。電子部品１０１を基板３０１に実装しようとする様子を図３に示す。基板３０１は表面３０１ａを有する。表面３０１ａには電極３１０が配置されている。電極３１０は、下地電極３１１と、下地電極３１１を覆うように形成されためっき膜３１２とを含む。図３における１つの電極３およびその近傍を拡大したところを図４に示す。図４に示した電極３およびその近傍を真下から見たところを図５に示す。本実施の形態では、図６に示すように、凹部８に対応する領域Ａの中に電極３が完全に収まっている。領域Ａは、図５において凹部８として示されている領域に相当する。
　電子部品１０１は、第１面１を有する本体１０と、第１面１に配置された下地電極６と、下地電極６を覆うめっき膜７とを備える。第１面１は、基準面１１と基準面１１より凹んだ凹部８とを有する。下地電極６は基準面１１より突出しないように凹部８の内部に配置されている。めっき膜７の本体１０から最も遠い表面は、基準面１１と同一平面内にあるかまたは基準面１１よりも突出した位置にある。第１面１に垂直な方向から見たとき、下地電極６は、凹部８の外周から離隔して凹部８の内側に配置されている。
　電子部品１０１を基板３０１の表面３０１ａに実装した後の状態を図７に示す。電極３と電極３１０との間ははんだ付けされている。図７においては、はんだは図示省略されている。
　本実施の形態では、図３に示されるように、電極３の周囲は凹部８となっているが、電極３同士の間に凹んでいない領域が存在し、ここには本体１０の一部が相対的に突出しているので、この相対的に突出した部分も本体１０の内部として設計に利用することができる。すなわち、この電子部品では、実装後の状態で実装に用いた電極の周囲に余るスペースをなるべく無くし、電子部品の内部で設計に利用できる部分の体積を増すことができる。
　図５および図６に示したように、平面的に見たとき、電極３はめっき膜７も含めて凹部８の内部に完全に収まっていることが好ましい。特に、第１面１に垂直な方向から見たとき、めっき膜７は、凹部８の外周から離隔して凹部８の内側に配置されていることが好ましい。
　なお、本実施の形態で示したように、下地電極６の本体１０から遠い側の表面は、平坦または凸となっていることが好ましい。この構成を採用することにより、下地電極６を覆うようにめっき膜７を成長させた後の状態でもめっき膜７の本体１０から遠い側の表面は平坦または凸となるので、めっき膜７の表面が凹状態になることを避けることができる。めっき膜７の表面が凹状態であると、電子部品を実装した際にめっき膜７と相手側の電極とが完全に密着せずに空隙が生じて接合強度が低下するおそれがあるが、めっき膜７の表面が凹状態になることを避けることができるので、そのような事態を避けることができる。
　なお、たとえば図３に示される例では、凹部８は、第１面１の左右の端に近い位置にそれぞれ設けられている。凹部８が第１面１の端に近い位置に設けられる場合、凹部８と第１面１の端との間の領域では、凹部８に該当しない残存部は、狭い幅で隆起することとなる。残存部がある程度以上狭い幅にわたってのみ隆起しているような箇所では、本体１０に対するバレル研磨が施された際にクラックが発生しがちとなる。たとえば断面図で見たときに、凹部８の内面の断面曲線と本体１０に対して施されるバレル研磨によって生じるアール形状の断面曲線とが重なり合う位置関係にある場合には、凹部８の内面の断面曲線と、バレル研磨によって生じるアール形状の断面曲線とが交わる点を頂点として尖った形状が形成されてしまうので、特にクラックが発生しやすくなる。
　そこで、そのようなクラック発生を避けるために、図８に示すように、凹部８が第１面１の端に近い位置にあるときには、凹部８を第１面１の端まで延長した構造を採用してもよい。すなわち、凹部は、第１面１の端にまで延在するように形成されていてもよい。図８では、凹部８を第１面１の端まで延長した結果、凹部８と第１面１の端との間には残存部としての隆起部が設けられていない。このようにすることで、狭い幅での局所的な隆起部が生じることを避けることができ、その結果、クラック発生の確率を低減することができる。図８では、領域５１，５２が表示されている。領域５１は、凹部８を延長しなかった場合に凹部８が存在したであろう領域である。領域５２は、凹部８を延長しなかった場合にバレル研磨によってアール形状が形成されたであろう領域である。ここで示す例では、領域５１と領域５２とが互いに離隔することなく接している。図８に示したように、凹部８を第１面１の端まで延在させた結果、領域５２の内部にまで、凹部８は続いている。
　なお、凹部８の深さがある程度大きい場合には、凹部８の端は急峻に掘り下げられた形状となるので、凹部８に該当する領域と凹部８に該当しない領域との境目に、尖った形状が形成されてしまうので、本体１０に対するバレル研磨が施された際にクラックが発生しがちとなる。そこで、そのようなクラック発生を避けるために、図９に示すように、凹部８の掘下げ形状を１段階ではなく２段階とすることが考えられる。図９に示した例では、凹部８は、２段階の掘下げ形状を有する。言い換えれば、凹部８は、部分８１と部分８２とを含む。部分８１は、第１面１から掘り下げされて第１段階の凹部となっている部分である。部分８２は、部分８１の底からさらに掘り下げられて第２段階の凹部となっている部分である。このようにすることで、凹部８の端は急峻に掘り下げられた形状を回避することができ、その結果、クラック発生の確率を低減することができる。図９では、領域５３，５４が表示されている。領域５３は、凹部８が存在する領域である。領域５４は、バレル研磨によってアール形状が形成された領域である。ここで示す例では、領域５３と領域５４とが互いに離隔することなく接している。
　（実施の形態２）
　図１０を参照して、本発明に基づく実施の形態２における電子部品について説明する。本実施の形態における電子部品の基本的な構成は、実施の形態１で説明した電子部品１０１と共通するが、細部が異なる。本実施の形態における電子部品の部分断面図を図１０に示す。図１０では、電極３およびその近傍が表示されている。
　本実施の形態における電子部品では、本体１０の内部に、第１内部電極４１および第２内部電極４２が配置されている。第１内部電極４１の少なくとも一部は、凹部８の投影領域内に配置されている。第２内部電極４２は、凹部８の投影領域外に配置されている。第１内部電極４１に比べて第２内部電極４２は、基準面１１に近い位置に配置されている。具体的には、第１内部電極４１と基準面１１との間の距離はＨ１であるのに対して、第２内部電極４２と基準面１１との間の距離はＨ２であって、Ｈ１＞Ｈ２である。第１内部電極４１と第２内部電極４２とは、互いに電気的に接続されていないものとして例示しているが、これらは互いに電気的に接続されていてもよい。
　本実施の形態では、第１内部電極４１に比べて第２内部電極４２は、基準面１１に近い位置に配置されているので、本体１０の内部のより多くの部分を設計に有効利用することができている。
　（実施の形態３）
　図１１を参照して、本発明に基づく実施の形態３における電子部品について説明する。本実施の形態における電子部品の基本的な構成は、実施の形態１で説明した電子部品１０１と共通する。電子部品１０１において既に備わっていた可能性がある特徴についても、より明確にするために改めて説明する。本実施の形態における電子部品の部分断面図を図１１に示す。図１１では、電極３およびその近傍が表示されている。
　本実施の形態における電子部品では、凹部８の外縁部は基準面１１に対して傾斜している。断面図で見たときの凹部８の外縁部の傾きは、直線Ｂで示される。直線Ｂは、基準面１１に対して傾斜している。
　本実施の形態では、凹部８の外縁部が基準面１１に対して傾斜しているので、凹部８の外縁と電極３との間の隙間に異物が入り込んでも円滑に出ていくようになる。したがって、凹部８の外縁部における異物の噛込みを防止することができる。また、本実施の形態では、凹部８のエッジに急激な段差がないので、凹部８のエッジの欠けなどを回避することができる。
　（実施の形態４）
　図１２を参照して、本発明に基づく実施の形態４における電子部品について説明する。本実施の形態における電子部品１０２の断面図を図１２に示す。電子部品１０２は、本体１０内部に内部電極４５，４６を備える。本体１０の内部のうち図中左側の部分では、少ない枚数の内部電極４５が互いに離隔しつつ重なり合うように配置されている。本体１０の内部のうち図中右側の部分では、多い枚数の内部電極４６が互いに離隔しつつ重なり合うように配置されている。このように同じ領域において重なり合うような位置関係にある内部電極の枚数の違いから、電子部品１０２の下面は平坦ではなくなっている。すなわち、電極４６の投影領域においては、電子部品１０２の下面自体が基準面１１に比べて突出した状態となっている。この領域においては、電極３は凹部８の内部に配置されている。
　言い換えれば、第１面１は、第１高さ領域および前記第１高さ領域より突出している第２高さ領域を有し、凹部８は、前記第２高さ領域に配置されている。図１２における左の２つの電極がある領域は、第１高さ領域であり、右の１つの電極がある領域は、第２高さ領域である。
　本実施の形態では、第２高さ領域は第１高さ領域より突出しており、第１面１が平坦でない状態となっているが、第２高さ領域では、凹部８が設けられているので、めっき膜７を含めた電極３の下面の高さとしては、第１領域、第２領域ともほぼ同じ高さに揃えることができている。このように電極３の下面の高さを揃えることによって、電子部品１０２を実装する際に生じうる接続不良の発生を抑制することができる。
　本実施の形態で述べた第１領域および第２領域に関する考え方は、上述のような内部電極の重なり合う数の違いに起因して第１面１に表れる高さの違いだけでなく、本体１０に反りが生じている場合にも有効である。たとえば図１３に示すように、本体１０が上に凸となるように反っている場合には、図１３における中央の電極３がある領域が後退し、この領域は第１高さ領域である。一方、左右両端の電極３がある領域は相対的に突出しており、これらの領域は第２領域である。図１３に示す例では、第２領域にある左右端の電極３は、凹部８の内部に配置されている。こうすることによって、電極３の下面の高さとしては、第１領域、第２領域ともほぼ同じ高さに揃えることができている。
　たとえば図１４に示すように、本体１０が下に凸となるように反っている場合には、図１４における左右両端の電極３がある領域が後退し、この領域は第１高さ領域である。一方、中央の電極３がある領域は相対的に突出しており、これらの領域は第２領域である。図１４に示す例では、第２領域にある中央の電極３は、凹部８の内部に配置されている。こうすることによって、電極３の下面の高さとしては、第１領域、第２領域ともほぼ同じ高さに揃えることができている。
　以上のように、何らかの理由によって、第１面１に表れる電極３の配置領域の高さの違いが生じている場合には、同様の考え方を適用して凹部８を設けるか否かを選択することによって、ある程度は高さを揃えることができる。
　（製造方法）
　図１５～図１９を参照して、凹部８の内部に電極３が配置された構成を形成する方法について説明する。
　まず、図１５に示すように、本体１０の平坦な面に、導電性ペーストを印刷することにより、下地電極６を形成する。ここで用いる導電性ペーストは、たとえばＣｕペーストであってよい。次に、図１６に示すように、下地電極６を覆うように、樹脂ペーストを印刷する。こうして、樹脂ペースト層１３が形成される。図１７に示すように、プレス加工を行なう。こうして、下地電極６および樹脂ペースト層１３は本体１０の表面に押し込まれた状態となり、樹脂ペースト層１３の表面は、本体１０の基準面とほぼ同一平面上に位置するようになる。この状態で、焼成を行なうことにより、樹脂ペースト層１３が焼失し、図１８に示すようになる。すなわち、凹部８が形成され、凹部８の内部に下地電極６が配置された状態となる。次に、めっき処理を行なう。こうして、図１９に示すように、下地電極６を基にめっき膜７が成長する。めっき膜７は、厚み方向に十分に成長することによって、凹部８から厚み方向にはみ出した状態となる。
　凹部８を形成しない予定の領域においては、下地電極６がプレス加工によって本体１０の表面に押し込まれた状態のところからめっき処理を行なえばよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　第１面、２　第２面、３　電極、６　下地電極、７　めっき膜、８　凹部、１０　本体、１１　基準面、１３　樹脂ペースト層、４１　第１内部電極、４２　第２内部電極、４５，４６　内部電極、５１，５２，５３，５４　領域、８１，８２　部分、１０１，１０２，１０３，１０４　電子部品、３０１　基板、３０１ａ　表面、３１０　電極、３１１　下地電極、３１２　めっき膜。

Claims (7)

  1. 　第１面を有する本体と、
    　前記第１面に配置された下地電極と、
    　前記下地電極を覆うめっき膜とを備え、
    　前記第１面は、基準面と前記基準面より凹んだ凹部とを有し、前記下地電極は前記基準面より突出しないように前記凹部の内部に配置されており、前記めっき膜の前記本体から最も遠い表面は、前記基準面と同一平面内にあるかまたは前記基準面よりも突出した位置にあり、
    　前記第１面に垂直な方向から見たとき、前記下地電極は、前記凹部の外周から離隔して前記凹部の内側に配置されている、電子部品。
  2. 　前記第１面に垂直な方向から見たとき、前記めっき膜は、前記凹部の外周から離隔して前記凹部の内側に配置されている、請求項１に記載の電子部品。
  3. 　前記本体の内部に、第１内部電極および第２内部電極が配置されており、
    　前記第１内部電極の少なくとも一部は、前記凹部の投影領域内に配置されており、
    　前記第２内部電極は、前記凹部の投影領域外に配置されており、
    　前記第１内部電極に比べて前記第２内部電極は、前記基準面に近い位置に配置されている、請求項１または２に記載の電子部品。
  4. 　前記凹部の外縁部は前記基準面に対して傾斜している、請求項１から３のいずれか１項に記載の電子部品。
  5. 　前記下地電極の前記本体から遠い側の表面は、平坦または凸となっている、請求項１から４のいずれか１項に記載の電子部品。
  6. 　前記第１面は、第１高さ領域および前記第１高さ領域より突出している第２高さ領域を有し、前記凹部は、前記第２高さ領域に配置されている、請求項１から５のいずれか１項に記載の電子部品。
  7. 　前記凹部は、前記第１面の端にまで延在するように形成されている、請求項１に記載の電子部品。
PCT/JP2022/036924 2021-11-11 2022-10-03 電子部品 WO2023084943A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021184314 2021-11-11
JP2021-184314 2021-11-11

Publications (1)

Publication Number Publication Date
WO2023084943A1 true WO2023084943A1 (ja) 2023-05-19

Family

ID=86335527

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/036924 WO2023084943A1 (ja) 2021-11-11 2022-10-03 電子部品

Country Status (1)

Country Link
WO (1) WO2023084943A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093770A (ja) * 1999-09-24 2001-04-06 Matsushita Electric Ind Co Ltd 面実装型電子部品
JP2012119533A (ja) * 2010-12-01 2012-06-21 Murata Mfg Co Ltd セラミック多層基板
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2015129600A1 (ja) * 2014-02-26 2015-09-03 株式会社村田製作所 多層基板の製造方法、及び多層基板
JP2015201514A (ja) * 2014-04-07 2015-11-12 株式会社村田製作所 配線基板およびその製造方法
WO2016117203A1 (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法
WO2018216452A1 (ja) * 2017-05-23 2018-11-29 株式会社村田製作所 電子部品、及び、電子部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093770A (ja) * 1999-09-24 2001-04-06 Matsushita Electric Ind Co Ltd 面実装型電子部品
JP2012119533A (ja) * 2010-12-01 2012-06-21 Murata Mfg Co Ltd セラミック多層基板
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2015129600A1 (ja) * 2014-02-26 2015-09-03 株式会社村田製作所 多層基板の製造方法、及び多層基板
JP2015201514A (ja) * 2014-04-07 2015-11-12 株式会社村田製作所 配線基板およびその製造方法
WO2016117203A1 (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法
WO2018216452A1 (ja) * 2017-05-23 2018-11-29 株式会社村田製作所 電子部品、及び、電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4862900B2 (ja) 積層コンデンサ及び積層コンデンサの製造方法
US10834821B2 (en) Electronic circuit module
CN104206037A (zh) 用于制造包括至少两个电路板区域的电路板的方法以及电路板
WO2023084943A1 (ja) 電子部品
US20120007254A1 (en) Multi-layer via structure
CN209930597U (zh) 树脂多层基板、传输线路以及模块
JP2008153441A (ja) 配線基板およびその製造方法
US9936575B2 (en) Resin multilayer substrate and component module
US7440256B2 (en) Laminated ceramic substrate and manufacturing method therefor
US20180141321A1 (en) Resin multilayer substrate and method of manufacturing the same
WO2023084942A1 (ja) 電子部品
JP6521186B2 (ja) 樹脂多層基板
WO2020261678A1 (ja) アンテナ
KR102605794B1 (ko) 배선 회로 기판, 및 촬상 장치
JP2000049038A (ja) 積層セラミックコンデンサ
JP4457739B2 (ja) 電子部品およびその製造方法
WO2021251160A1 (ja) モジュールおよび部品
WO2023195451A1 (ja) セラミック電子部品
WO2022163040A1 (ja) セラミック基板およびその製造方法
JP2013165149A (ja) 多層セラミック基板、およびその製造方法
JP7320341B2 (ja) 配線基板
WO2022030178A1 (ja) 構造体およびその製造方法
JP4484080B2 (ja) 積層電子部品の製造方法
WO2021192739A1 (ja) モジュールおよびその製造方法
US20220061156A1 (en) Multilayer resin substrate and method of manufacturing multilayer resin substrate

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22892443

Country of ref document: EP

Kind code of ref document: A1