JP4484080B2 - 積層電子部品の製造方法 - Google Patents

積層電子部品の製造方法 Download PDF

Info

Publication number
JP4484080B2
JP4484080B2 JP2006263781A JP2006263781A JP4484080B2 JP 4484080 B2 JP4484080 B2 JP 4484080B2 JP 2006263781 A JP2006263781 A JP 2006263781A JP 2006263781 A JP2006263781 A JP 2006263781A JP 4484080 B2 JP4484080 B2 JP 4484080B2
Authority
JP
Japan
Prior art keywords
protective layer
group
internal electrodes
manufacturing
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006263781A
Other languages
English (en)
Other versions
JP2008085093A (ja
Inventor
達也 小島
弘 八木
重彦 白井
和治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006263781A priority Critical patent/JP4484080B2/ja
Publication of JP2008085093A publication Critical patent/JP2008085093A/ja
Application granted granted Critical
Publication of JP4484080B2 publication Critical patent/JP4484080B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層電子部品の製造方法に関する。
積層セラミックコンデンサ等で代表される積層電子部品の製造にあたっては、支持体上に、セラミック塗料を塗布して、セラミック塗膜層を形成し、このセラミック塗膜層の表面に、内部電極の群と、点状の位置あわせマークとを形成しておく。
位置合わせマークは、通常、同一電極ペースト材料を用いて、内部電極と同時に、例えばスクリーン印刷などの手段によって形成される。従って、位置合わせマークは、点状ではあっても、内部電極と同じ厚みとなる。
次に、セラミック塗膜層を、切断領域に従って切断して、支持体から剥離し、剥離して得られたグリーンシートの複数枚を、位置合わせマークを利用して位置合わせし、積層する。位置合わせ、及び、積層の工程では、CCDカメラなどの撮像装置を用いて位置合わせマークを捉え、得られた位置情報に基づいて、先に位置合わせ及び積層の済んだグリーンシートに付された位置合わせマークに、今回位置合わせするグリーンシートに付された位置合わせマークを一致させ、グリーンシートを積層してゆく。
ところで、この種の積層電子部品においては、例えば、積層セラミックコンデンサに見られるように、極めて小さいものが要求されており、内部電極の群に含まれる個々の内部電極の平面形状も微細化されなければならない。このような条件下では、極微小の位置合わせ不良を生じただけで、上下の内部電極相互間の適正位置関係が損なわれてしまい、歩留まりの低下を招いてしまう。
位置合わせ精度を高めるという観点からすれば、位置合わせマークの平面形状が小さいほどよいが、そうすると、位置合わせマークを検出することが困難になる。また、位置合わせマークは、点状で、内部電極と同じ厚みを有するため、グリーンシートを積層してゆくときに、グリーンシートの周辺支持が不充分、不完全になり、グリーンシートの位置ずれや、周辺における弛みなどを招き、特性不良などを招き易くなる。位置合わせマークの平面形状を大きくすれば、この問題点は緩和できるが、今度は、位置合わせ精度が低下してしまう。
即ち、微小化の進展した積層電子部品には、位置合わせ精度の向上と、グリーンシートの位置ずれ、弛み防止とを同時に満たすこととの間に、二律背反の関係が存在し、一方を満たそうとする他方が犠牲になるという、解決しがたい問題点がある。
CCDカメラなどの撮像装置を用いて位置合わせマークを捉え、得られた位置情報に基づいて、グリーンシートを位置あわせする画像処理技術は、例えば、特許文献1などで既に知られている。しかし、この先行技術文献は、点状の位置合わせマークをグリーンシートに形成することを開示するにとどまり、微小化された積層電子部品の位置合わせ、及び、積層に付随する上記問題点を解決する手段は開示していない。
特開2003−133167号公報
本発明の課題は、位置合わせ精度の向上と、グリーンシートの位置ずれ及び弛み防止とを同時に満たし得る積層電子部品の製造方法を提供することである。
上述した課題を解決するため、本発明に係る製造方法では、支持体上に形成されたセラミック塗膜層の表面に、内部電極の群と、保護層とを形成する。前記保護層は、塗膜部と抜き部を有し、前記内部電極の群を包囲する切断領域内に設けられる。
次に、前記セラミック塗膜層を前記切断領域に従って切断して、前記支持体から剥離し、剥離して得られたグリーンシートの複数枚を、前記塗膜部と前記抜き部のコントラストを利用して位置合わせし、積層する。
上述したように、保護層は、内部電極の群を包囲する切断領域内に設けられるから、セラミック塗膜層を切断領域に従って切断して、支持体から剥離した場合、剥離して得られたグリーンシートには、内部電極の群のみならず、保護層も存在する。従って、保護層を位置合わせのためのターゲットとして用いることができる。
保護層が、塗膜部と抜き部を有しているから、保護層に付与された抜き部が、塗膜部を構成する電極材料色に対して、鮮明な色彩的コントラストをなす。このため、グリーンシートの複数枚を、塗膜部と抜き部のコントラストを利用して位置合わせし、積層することができる。従って、明瞭な色彩的コントラストのもとに、抜き部又は塗膜部をCCDカメラなどによって確実に検出し、その画像信号に基づいて、グリーンシートの位置合わせ及び積層を実行することができる。
位置合わせ精度を高めるためには、抜き部とコントラストをなす塗膜部、または、抜き部自体を小さくすればよいから、位置あわせ精度を向上させることも容易である。
更に、抜き部とコントラストをなす塗膜部の一部、または、抜き部自体を小さくしても、保護層の全体として、大きな平面積に保つことができる。従って、グリーンシートを積層してゆくときに、グリーンシートの周辺を確実に支持し、グリーンシートの位置ずれ、周辺における弛みなど回避することができる。
1つの態様として、内部電極の群と、保護層とを同時に形成することも有効である。この場合には、保護層と内部電極の群との間の関係を、その形成手段、例えばスクリーン印刷の精度によって定まる高い精度に保つことができる。
また、抜き部の領域内に微小塗膜部を有することもできる。この微小塗膜部は、内部電極の群及び保護層の塗膜部と、同一の電極ペースト材料を用いて同時に形成することができる。この場合には、塗膜部と抜き部との間のコントラストの他に、抜き部と微小塗膜部との間のコントラストも生じるので、位置合わせ精度を、更に向上させることができる。
更に、抜き部はセラミック塗膜によって埋められていてもよい。この場合には、抜き部が存在するにも関わらず、保護層の平面積が、セラミック塗膜による抜き部の平面化によって実質的に拡大された状態になるので、グリーンシートの周辺支持が安定し、グリーンシートの位置ずれ、周辺における弛みなどがより効果的に防止される。
以上述べたように、本発明によれば、位置合わせ精度の向上と、グリーンシートの位置ずれ、弛み防止とを同時に満たし得る積層電子部品の製造方法を提供することができる。
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施の形態によって更に詳しく説明する。
図1〜図8は本発明に係る積層電子部品の製造方法を説明する図である。まず、図1に図示するように、可撓性を有する支持体1の上にセラミック塗膜層2を形成する。セラミック塗膜層2は、得ようとする電子部品に応じた組成のセラミック誘電体塗料又はセラミック磁性塗料を、ドクターブレード、ノズルなどの塗布装置を用いて、支持体1の表面に塗布することによって形成される。セラミック塗膜層2は、乾燥を受けた後、印刷工程に送り込まれる。このような工程は、周知であり、特に説明を要しない。
印刷工程では、図2に図示するように、支持体1上に形成されたセラミック塗膜層2の表面に、内部電極3の群と、保護層4とを同時に形成する。但し、内部電極3及び保護膜4をそれぞれ異なる時間的タイミングで形成してもよい。内部電極3を構成する電極ペーストは、従来より周知のものを用いることができる。積層セラミックコンデンサを得ようとする場合は、内部電極3は、通常、Niによって構成される。
図示実施例において、内部電極3の群は、多数の内部電極3を、縦横に微小間隔をおいて配置したもので、全体の配置パターンが四角形状となっている。この四角形状の電極配置では、内部電極3の群のパターンを包囲する切断領域Qも4角形状であり、保護層4は、四角形状の4隅部に形成する。もっとも、保護層4は、内部電極3の群の側部などに、微小間隔をおいて、一列に設けてもよい。
図3は保護層4の位置する部分を拡大して示す一部拡大平面図、図4は図3の4ー4線断面図である。図示するように、保護層4は、主塗膜部42及び抜き部43を有し、内部電極3の群の占める領域の外側であって、内部電極3の群を包囲する切断領域Qの内部に設けられる。保護層4は、内部電極3と同時に、同一電極ペースト材料を用いて、例えばスクリーン印刷などの手段によって形成される。従って、内部電極3と同じ厚みとなる。
図示実施例の保護層4は、抜き部43の外側に、広い面積を持つ主塗膜部42を有するとともに、抜き部43の領域内に微小塗膜部41を有する。微小塗膜部41は、内部電極3の群及び保護層4の主塗膜部42とは、同一の電極ペースト材料を用いて同時に形成することができる。この場合には、主塗膜部42と抜き部43との間のコントラストの他に、抜き部43と微小塗膜部41との間のコントラストも生じる。
次に、乾燥工程、巻き取り工程、引出工程等、周知の工程を経た後、セラミック塗膜層2を切断領域Qに従って切断して、支持体1から剥離する。図5は剥離して得られたグリーンシートの平面図、図6は図5の6−6線断面図である。
次に、図7及び図8に図示するように、剥離して得られたグリーンシートQ1、Q2の複数枚を、抜き部43を利用して位置合わせし、積層する。図示実施例において、保護層4は、抜き部43の外側に、広い面積を持つ主塗膜部42を有するとともに、抜き部43の領域内に微小塗膜部41を有するパターンとなっているので、グリーンシートQ1、Q2の位置合わせに当たっては、微小塗膜部41をターゲットとして利用する。微小塗膜部41をCCDカメラなどの撮像装置によって撮像し、その位置情報を、コンピュータシステムで解析、解読し、その結果に基づいて、自動的に位置あわせFを行う。このような自動位置合わせ及び積層技術は、例えば、特許文献1に既に開示されている。積層工程は、熱圧着などの工程を含んでおり、この工程の後、個品化のための切断工程、焼成工程、端子電極付与工程等の周知の工程が実行され、積層電子部品の完成品が得られる。
上述したように、保護層4は、内部電極3の群を包囲する切断領域Qの内部に設けられるから、セラミック塗膜層2を切断領域Qに従って切断して、支持体1から剥離した場合、剥離して得られたグリーンシートには、内部電極3の群のみならず、保護層4も存在する。従って、保護層4を位置合わせのためのターゲットとして用いることができる。
ここで、内部電極3の群と同時に形成される保護層4が、抜き部43を有しているから、保護層4に付与された抜き部43が、内部電極3の群及び保護層4を構成する電極材料色に対して、鮮明な色彩的コントラストを生じさせる。このため、グリーンシートQ1、Q2を、抜き部43を利用して位置合わせし、積層する場合、明瞭な色彩的コントラストのもとに、抜き部43をCCDカメラなどによって確実に検出し、その画像信号に基づいて、グリーンシートの位置合わせ及び積層を実行することができる。
位置合わせ精度を高めるためには、抜き部43とコントラストをなす保護層4の一部、または、抜き部43自体を小さくすればよい。これにより、位置あわせ精度を向上させることが可能になる。
しかも、抜き部43とコントラストをなす保護層4の一部、または、抜き部43自体を小さくしても、保護層4の全体として、大きな平面積に保つことができる。従って、グリーンシートQ1、Q2を積層してゆくときに、グリーンシートQ1、Q2の周辺を確実に支持し、グリーンシートQ1、Q2の位置ずれ、周辺における弛みなどを回避することができる。
また、保護層4は、支持体1上に形成されたセラミック塗膜層2の表面に、内部電極3の群と同時に形成する場合は、保護層4と内部電極3の群との間の関係を、その形成手段、例えばスクリーン印刷精度によって定まる高い精度に保つことができる。
抜き部43の領域内に微小塗膜部41を有する場合には、塗膜部42と抜き部43との間のコントラストの他に、抜き部43と微小塗膜部41との間のコントラストも生じるので、位置合わせ精度を、更に向上させることができる。
保護膜4の構成に関しては、種々の変形例が存在する。例えば、図9に示すように、抜き部43を、主塗膜部42の面内に小さく形成し、抜き部43をターゲットとして用いる構成であってもよい。或いは、図10に図示するように、抜き部43を、閉じた形状ではなく、開いた形状としてもよい。
更には、図11、図12に図示するように、抜き部43はセラミック塗膜44によって埋められていてもよい。この場合には、抜き部43が存在するにも関わらず、保護層4の平面積が、セラミック塗膜44による平面化によって実質的に拡大された状態になるので、グリーンシートの周辺支持が安定し、グリーンシートの位置ずれ、周辺における弛みなどがより効果的に防止される。セラミック塗膜44を形成する場合、内部電極3の相互間の間隔を埋めるいわゆる余白印刷を利用してもよい。図示はされていないが、保護膜4は、例えば微小間隔を隔てて、一列に配置してあってもよい。
また、保護膜4の形状、その形成位置、及び、個数なども任意である。要は、位置決めターゲット及びグリーンシートの処理、操作に適したものであればよい。
以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の改変態様を採り得ることは自明である。
本発明に係る積層電子部品の製造方法を説明する図である。 図1に示した工程の後の工程を示す図である。 図2において、保護層の位置する部分を拡大して示す一部拡大平面図である。 図3の4−4線断面図である。 剥離して得られたグリーンシートの平面図である。 図5の6−6線断面図である。 図5、図6に示した工程の後の工程を示す図である。 図5、図6に示した工程の後の工程を側面から見た図である。 保護層の別の例を示す一部拡大平面図である。 保護層の更に別の例を示す一部拡大平面図である。 保護層の更に別の例を示す一部拡大平面図である。 図11の12−12線断面図である。
符号の説明
1 支持体
2 セラミック塗膜層
3 内部電極
4 保護層
41 微小塗膜部
42 主塗膜部
43 抜き部

Claims (4)

  1. 積層セラミックコンデンサの製造方法であって、
    支持体上に形成されたセラミック塗膜層の表面に、内部電極の群と、保護層とを形成し、
    前記内部電極の群は、多数の内部電極を、互いに微小間隔をおいて縦横に配置して構成され、
    前記保護層は、複数であって、それぞれは、主塗膜部と、抜き部を有し、前記内部電極の群の占める領域の外側であって、前記内部電極の群を包囲する切断領域内の隅部に設けられ
    前記抜き部は、前記主塗膜部によって囲まれていて、その領域内に、それよりも小面積の微小塗膜部を有し、前記主塗膜部及び前記微小塗膜部と、前記抜き部との間のコントラストを生じさせており、
    次に、前記セラミック塗膜層を前記切断領域に従って切断して、前記支持体から剥離し、
    剥離して得られたグリーンシートの複数枚を、前記塗膜部と前記抜き部のコントラストを利用して位置合わせし、積層する工程を含む、
    製造方法。
  2. 請求項1に記載された製造方法であって、前記内部電極の群と、保護層とを同時に形成する、製造方法。
  3. 請求項1に記載された製造方法であって、前記微小塗膜部は、前記内部電極の群及び前記保護層と同時に形成される、積層電子部品の製造方法。
  4. 請求項1に記載された製造方法であって、前記抜き部はセラミック塗膜によって埋められている、製造方法。
JP2006263781A 2006-09-28 2006-09-28 積層電子部品の製造方法 Expired - Fee Related JP4484080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006263781A JP4484080B2 (ja) 2006-09-28 2006-09-28 積層電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006263781A JP4484080B2 (ja) 2006-09-28 2006-09-28 積層電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2008085093A JP2008085093A (ja) 2008-04-10
JP4484080B2 true JP4484080B2 (ja) 2010-06-16

Family

ID=39355630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263781A Expired - Fee Related JP4484080B2 (ja) 2006-09-28 2006-09-28 積層電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4484080B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5316356B2 (ja) * 2009-10-15 2013-10-16 株式会社村田製作所 電子部品の製造方法

Also Published As

Publication number Publication date
JP2008085093A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5488015B2 (ja) スクリーン印刷方法
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
EP1737284A3 (en) Circuit pattern forming method, circuit pattern forming device and printed circuit board
JP2008258481A (ja) 積層セラミック電子部品およびその製造方法
JP4484080B2 (ja) 積層電子部品の製造方法
US6912761B2 (en) Method of producing multilayer piezoelectric resonator
JPH0878273A (ja) 積層型電子部品の製造方法
JP7269341B2 (ja) 多層回路基板及びその製造方法
JP4623305B2 (ja) 積層電子部品の製造方法
US20200092995A1 (en) Multilayer ceramic substrate and method for manufacturing same
JP2006319031A (ja) プリント基板およびプリント基板の製造方法
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
JP3988250B2 (ja) 多層回路基板の製造方法
KR101877957B1 (ko) 연성 인쇄 회로 기판 제조 방법
JP3105790U (ja) プリント回路基板
JP2007048867A (ja) 電子部品用セラミックパッケージおよび電子部品用セラミックパッケージの製造方法、電子部品の製造方法
JPH03151615A (ja) 積層電子部品の製造方法
JP2005259964A (ja) セラミック積層体の製造方法
JPH06283381A (ja) 積層電子部品の積層ずれ検出用チェックマーク
TWI785814B (zh) 多層電路板的盲孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
JP5121338B2 (ja) プリント配線板
WO2023084943A1 (ja) 電子部品
JP2003094613A (ja) 半田印刷装置
JP4919026B2 (ja) グリーンシート積層体の切断装置及びグリーンシート積層体の切断方法
JP2005101471A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees