WO2016199629A1 - セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ - Google Patents

セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ Download PDF

Info

Publication number
WO2016199629A1
WO2016199629A1 PCT/JP2016/066124 JP2016066124W WO2016199629A1 WO 2016199629 A1 WO2016199629 A1 WO 2016199629A1 JP 2016066124 W JP2016066124 W JP 2016066124W WO 2016199629 A1 WO2016199629 A1 WO 2016199629A1
Authority
WO
WIPO (PCT)
Prior art keywords
multilayer substrate
base material
ceramic
ceramic multilayer
cavity
Prior art date
Application number
PCT/JP2016/066124
Other languages
English (en)
French (fr)
Inventor
小林　憲史
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2016199629A1 publication Critical patent/WO2016199629A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a ceramic multilayer substrate and a DC-DC converter, and more particularly to a technique for suppressing a decrease in mechanical strength while improving various characteristics of a ceramic multilayer substrate having a built-in coil.
  • a technique incorporated in a multilayer substrate is known. Further, by providing a cavity in the ceramic multilayer substrate, the magnetic saturation of the coil is reduced, the mechanical strength of the ceramic multilayer substrate is improved by releasing the stress of the coil, and the shape of the ceramic multilayer substrate is improved (mainly It is also well known that various effects such as improvement of surface flatness can be obtained (see, for example, Patent Documents 1 and 2).
  • a ceramic multilayer substrate is manufactured by laminating an unfired base material layer coated with a conductive paste at a desired position, pressing to produce an unfired laminate block, and firing the unfired laminate block Is done.
  • a cavity in the ceramic multilayer substrate is formed by arranging a base material layer coated with a heat-dissipating paste that disappears after firing at a desired position in the unfired laminate block.
  • the present invention provides a novel manufacturing method for providing a cavity in a ceramic multilayer substrate, a ceramic multilayer substrate manufactured by the manufacturing method, and a DC-DC converter using the ceramic multilayer substrate. With the goal.
  • a manufacturing method includes stacking and pressing a plurality of ceramic green sheets to produce an unfired laminate block, and firing the unfired laminate block at once.
  • the loop-shaped surface By disposing the second ceramic green sheet having a through hole having a shape corresponding to the loop-shaped in-plane conductor when viewed in the stacking direction, in the adjacent layer of the first ceramic green sheet on which the inner conductor is formed, When the green laminate block having a cavity at the position of the hole is produced, and the green laminate block is collectively fired, the cavity It is intended to leaving.
  • the cavity is formed by the through hole provided in the base material layer (the ceramic green sheet), compared with the cavity formation by the heat-dissipating paste that is generally performed conventionally, Such an effect is obtained. That is, the flatness of the main surface of the ceramic multilayer substrate is further improved, and the effect of reducing poor connection with components and the mother substrate is enhanced. Further, since the height at the end of the cavity is secured, the cavity is unlikely to become a starting point of a crack. Since the through hole can be formed in the same process as the formation of the via hole for the interlayer conductor by, for example, laser processing, the heat-dissipating paste material and the cost for coating can be reduced.
  • the thickness of the base material layer and the shape of the through hole are relatively easy to manage the dimensional accuracy as compared with the thickness and range of applying the heat-dissipating paste. Therefore, the above-described manufacturing method forms the cavity with a more accurate shape, reduces the magnetic saturation of the coil, and improves the mechanical strength of the ceramic multilayer substrate by releasing the coil stress. It can be demonstrated more reliably.
  • the second ceramic green sheet may be arranged in contact with one main surface of the first ceramic green sheet on which the loop-shaped in-plane conductor is formed.
  • the protrusion of the main surface of the ceramic multilayer substrate due to the thickness of the loop-shaped in-plane conductor is eliminated by accommodating the loop-shaped in-plane conductor in the through hole.
  • the flatness of the main surface of the ceramic multilayer substrate is improved.
  • a loop-shaped in-plane conductor having a shape corresponding to the through hole when viewed in the laminating direction is formed in contact with the other main surface of the second ceramic green sheet.
  • Three ceramic green sheets may be arranged.
  • a method for manufacturing a DC-DC converter according to one embodiment of the present invention is a method in which a ceramic multilayer substrate including a coil is manufactured according to the above-described manufacturing method, and a switching IC is mounted on the manufactured ceramic multilayer substrate. .
  • a DC-DC converter having excellent electrical characteristics and mechanical strength can be obtained by using the ceramic multilayer substrate.
  • a ceramic multilayer substrate includes a plurality of base material layers formed with loop-shaped in-plane conductors and interlayer conductors, and a coil formed by connecting the plurality of loop-shaped in-plane conductors with the interlayer conductors. And the second base material layer adjacent to the first base material layer on which the loop-shaped in-plane conductor is formed among the plurality of base material layers in the thickness direction and seen in the stacking direction. A cavity having a shape corresponding to the in-plane conductor.
  • the protrusion of the main surface of the ceramic multilayer substrate due to the thickness of the loop-shaped in-plane conductor formed on the first base material layer is alleviated by the reduction deformation of the cavity.
  • the flatness of the main surface of the ceramic multilayer substrate is improved.
  • the loop-shaped in-plane conductor formed in the first base material layer, and a third base material layer adjacent to the opposite side of the second base material layer from the first base material layer, May be exposed.
  • the height at the center of the cavity may be lower than the height at the peripheral edge of the cavity.
  • a DC-DC converter according to an aspect of the present invention is obtained by mounting a switching IC on the above-described ceramic multilayer substrate.
  • a DC-DC converter having excellent electrical characteristics and mechanical strength can be obtained by using the ceramic multilayer substrate.
  • a cavity is formed by a through-hole provided in a base material layer (ceramic green sheet), compared with the conventional cavity formation by a heat-dissipating paste generally performed.
  • the flatness of the main surface of the ceramic multilayer substrate is further improved, and the effect of reducing poor connection with components and the mother substrate is enhanced. Further, since the height at the end of the cavity is secured, the cavity is unlikely to become a starting point of a crack. Since the through hole can be formed in the same process as the formation of the via hole for the interlayer conductor by, for example, laser processing, the heat-dissipating paste material and the cost for coating can be reduced.
  • the thickness of the base material layer and the shape of the through hole are relatively easy to manage the dimensional accuracy as compared with the thickness and range of applying the heat-dissipating paste. Therefore, the above-described manufacturing method forms the cavity with a more accurate shape, reduces the magnetic saturation of the coil, and improves the mechanical strength of the ceramic multilayer substrate by releasing the coil stress. It can be demonstrated more reliably.
  • FIG. 1 is a diagram conceptually illustrating an example of a cross-sectional structure of the DC-DC converter according to the first embodiment.
  • FIG. 2 is a top view showing an example of the arrangement of conductors provided in each layer constituting the multilayer substrate according to the first embodiment.
  • FIG. 3 is an exploded view showing an example of the multilayer substrate according to the first embodiment.
  • FIG. 4 is a perspective view showing an example of the appearance of the DC-DC converter according to Embodiment 1.
  • FIG. FIG. 5 is a circuit diagram showing an example of the DC-DC converter circuit according to the first embodiment.
  • FIG. 6 is a process diagram illustrating an example of a method for manufacturing a multilayer substrate according to a comparative example.
  • FIG. 1 is a diagram conceptually illustrating an example of a cross-sectional structure of the DC-DC converter according to the first embodiment.
  • FIG. 2 is a top view showing an example of the arrangement of conductors provided in each layer constituting the multilayer substrate according to the first embodiment.
  • FIG. 7 is a process diagram illustrating an example of a method for manufacturing a multilayer substrate according to the first embodiment.
  • FIG. 8 is a process diagram showing an example of a method for manufacturing a multilayer substrate according to a modification.
  • FIG. 9 is a process diagram illustrating an example of a method for manufacturing a multilayer substrate according to a modification.
  • the DC-DC converter according to Embodiment 1 is a DC-DC converter in which a switching IC and a capacitor connected to the coil are mounted on one main surface of a multilayer substrate having a coil formed therein.
  • FIG. 1 is a diagram conceptually illustrating an example of a cross-sectional structure of the DC-DC converter 1.
  • the same type of components are shown in the same pattern, the reference numerals are omitted as appropriate, and strictly speaking, components in different cross sections may be shown in the same drawing and described.
  • the DC-DC converter 1 is formed by forming a coil 31 in a multilayer substrate 10 and mounting a switching IC 32 and a capacitor (not shown) on one main surface of the multilayer substrate 10.
  • the multilayer substrate 10 is configured by laminating a nonmagnetic layer 11, a magnetic layer 12, a nonmagnetic layer 13, a magnetic layer 14, and a nonmagnetic layer 15 in this order.
  • the nonmagnetic layers 11 and 15 are formed as a surface layer on one main surface and a surface layer on the other main surface of the multilayer substrate 10, respectively, and are exposed on the multilayer substrate 10.
  • the nonmagnetic layer 11 is formed by stacking nonmagnetic layers 111 to 113
  • the magnetic layer 12 is formed by stacking magnetic layers 121 to 124
  • the nonmagnetic layer 13 is The nonmagnetic layers 131 and 132 are laminated.
  • the magnetic layer 14 is formed by stacking magnetic layers 141 to 145
  • the nonmagnetic layer 15 is formed by stacking nonmagnetic layers 151 to 153.
  • the multilayer substrate 10 is provided with a cavity 21.
  • the cavity 21 is provided in a shape corresponding to a loop-shaped in-plane conductor described later.
  • the shape of the cavity 21 is preferably a shape that overlaps with the shape of the in-plane conductor. However, there may be a deviation of the inner diameter dimension and the outer diameter dimension from the in-plane conductor, and the deviation in that case is preferably within ⁇ 10%. .
  • the multilayer substrate 10 is provided with various conductors for forming a DC-DC converter circuit including the coil 31.
  • the conductor includes a surface electrode 17 for mounting the DC-DC converter 1 on a mother substrate such as a printed wiring board, a surface electrode 18 for mounting the switching IC 32 and a capacitor on the multilayer substrate 10, various magnetic layers, An in-plane conductor 19 formed along the main surface of the nonmagnetic layer, and an interlayer conductor 20 formed through each magnetic layer and each nonmagnetic layer in the thickness direction are included.
  • the nonmagnetic layers 11, 13, and 15 are made of, for example, a low magnetic permeability or nonmagnetic ceramic substrate.
  • the magnetic layers 12 and 14 are made of, for example, a magnetic ceramic base material having a higher magnetic permeability than the nonmagnetic layers 11, 13, and 15.
  • the nonmagnetic layers constituting the nonmagnetic layers 11, 13, and 15 and the magnetic layers constituting the magnetic layers 12 and 14 are collectively referred to as a base material layer.
  • magnetic ferrite ceramics are used as the magnetic ceramics.
  • ferrite containing iron oxide as a main component and containing at least one of zinc, nickel, and copper can be used.
  • nonmagnetic ceramic for example, nonmagnetic ferrite ceramics or alumina ceramics mainly composed of alumina can be used.
  • the surface electrodes 17 and 18 may be plated with, for example, nickel, palladium, or gold.
  • Magnetic ferrite ceramics and non-magnetic ferrite ceramics constituting each layer of the multilayer substrate 10 are so-called LTCC ceramics (Low Temperature Co-fired Ceramics), and the firing temperature of the multilayer substrate 10 is not higher than the melting point of silver, and the conductor is silver. Can be used.
  • LTCC ceramics Low Temperature Co-fired Ceramics
  • the in-plane conductor 19 and the interlayer conductor 20 By configuring the in-plane conductor 19 and the interlayer conductor 20 using silver having a low resistivity, a DC-DC converter circuit with low loss and excellent circuit characteristics such as power efficiency is formed.
  • the multilayer substrate 10 can be fired in an oxidizing atmosphere such as air.
  • FIG. 2 is a top view showing an example of the arrangement of conductors provided in each layer constituting the multilayer substrate 10.
  • the conductors in the non-magnetic layers 111 to 113, the magnetic layers 121 to 124, the non-magnetic layers 131 and 132, the magnetic layers 141 to 145, and the non-magnetic layers 151 to 153 are stacked.
  • the arrangement and arrangement of conductors transferred from the transfer sheet 161 to the nonmagnetic material layer 153 are shown.
  • the arrangement of the conductor shown in FIG. 2 corresponds to a circuit (see FIG. 5) of the DC-DC converter 1 described later.
  • FIG. 3 is an exploded view showing the layers constituting the multilayer substrate 10 in the order of lamination.
  • the multilayer substrate 10 has a plurality of nonmagnetic or magnetic ceramic green sheets in which a conductor paste is arranged at a position where a conductor is to be formed, and a position where the through hole S1 is to be formed.
  • a magnetic ceramic green sheet is prepared, stacked in the order shown in FIG. 3 and integrated into the unfired laminate block, and further, the conductor to be the surface electrode 18 is transferred from the transfer sheet 161 to the unfired laminate block. It is formed by firing the fired laminate block at once.
  • the lower side may be expressed as the back side and the upper side as the front side in the order of lamination.
  • a ground terminal P GND an input terminal P in , an output terminal P out , an enable terminal P EN and a mode terminal P Mode are provided.
  • Each of these terminals is connected to a corresponding terminal of the mother board via a conductive bonding material such as solder.
  • a ground terminal GND an input terminal Vin, an output terminal Vout, a feedback terminal FB, an enable terminal EN, a mode terminal Mode, and a capacitor terminal Ca , Cb, Cc, Cd are provided.
  • Each of these terminals is connected to a corresponding terminal of the switching IC 32 or a corresponding terminal of the capacitor via a conductive bonding material such as solder.
  • in-plane conductors A1, B1, C1, D1, and E1 for routing are formed on the back side of the non-magnetic layer 113.
  • the in-plane conductors A1, B1, C1, D1, and E1 are located at the interface between the nonmagnetic layer 112 and the nonmagnetic layer 113 in the multilayer substrate 10 after lamination.
  • in-plane conductors A2, B2, C2, and E2 for routing are formed on the back side of the nonmagnetic layer 151.
  • the in-plane conductors A2, B2, C2, and E2 are located at the interface between the nonmagnetic layer 151 and the magnetic layer 145 in the multilayer substrate 10 after lamination.
  • in-plane conductors A3, B3, C3, C4, D2, E3, and F1 for routing are formed on the back side of the nonmagnetic layer 153.
  • the in-plane conductors A3, B3, C3, C4, D2, E3, and F1 are located at the interface between the nonmagnetic layer 153 and the nonmagnetic layer 152 in the multilayer substrate 10 after lamination.
  • loop-shaped in-plane conductors W1 to W7 for forming the coil 31 are formed.
  • the in-plane conductors W1 to W6 are connected to adjacent in-plane conductors W2 to W7 through interlayer conductors, respectively.
  • the respective end portions of the in-plane conductors W1 and W7 constitute both ends of the coil 31.
  • the end of the in-plane conductor W1 is connected to the feedback terminal FB via the interlayer conductor and the in-plane conductor C4.
  • the end portion of the in-plane conductor W7 is connected to the output terminal Vout via the interlayer conductor and the in-plane conductor F1.
  • the feedback terminal FB is connected to the output terminal Pout via the interlayer conductor and the in-plane conductors C2 and C1.
  • the feedback terminal FB is connected to the capacitor terminal Cd via the interlayer conductor and the in-plane conductor C3.
  • the ground terminal GND is connected to the ground terminal P GND via interlayer conductors and in-plane conductors A3, A2, and A1.
  • the ground terminal GND is connected to the capacitor terminals Cb and Cc via the interlayer conductor and the in-plane conductor A3.
  • Input terminal Vin is connected to the input terminal P in through the interlayer conductors and in-plane conductors B3, B2, B1.
  • the input terminal Vin is connected to the capacitor terminal Ca via an interlayer conductor and an in-plane conductor B3.
  • the mode terminal Mode is connected to the mode terminal P Mode via an interlayer conductor and in-plane conductors D2 and D1.
  • Enable terminal EN is connected to the enable terminal P EN via an interlayer conductor and in-plane conductors E3, E2, E1.
  • the arrangement of the conductors in each layer constituting the multilayer substrate 10 is not limited to the example of FIG.
  • an appropriate change can be made, for example, the in-plane conductor 19 is disposed on the opposing main surfaces of the adjacent layers.
  • FIG. 4 is a perspective view showing an example of the appearance of the DC-DC converter 1.
  • the DC-DC converter 1 is configured by mounting a switching IC 32 and capacitors 33 and 34 on a nonmagnetic material layer 153 of the multilayer substrate 10.
  • the DC-DC converter 1 receives input DC power via the surface electrode 17 (not shown) provided in the nonmagnetic layer 111, converts it to stabilized output DC power, and supplies it to an external circuit.
  • FIG. 5 is a circuit diagram showing an example of the circuit of the DC-DC converter 1.
  • the circuit of the DC-DC converter 1 shown in FIG. 5 is formed by mounting the switching IC 32 and the capacitors 33 and 34 on the multilayer substrate 10 incorporating the coil 31. That is, the circuit of the DC-DC converter 1 shown in FIG. 5 includes a switching IC 32, a coil 31, an input-side smoothing capacitor 33, and an output-side smoothing capacitor.
  • the DC-DC converter as the module component may be a composite component in which the switching IC 32, the coil 31, the smoothing capacitor 33 on the input side, and the smoothing capacitor 34 on the output side are all integrated as shown in FIG. Alternatively, a composite component in which the smoothing capacitor 34 is externally provided separately may be used.
  • the switching IC 32 is an IC for controlling switching of a switching type converter circuit, and has a switching element such as a MOS type FET inside.
  • an input voltage is applied to the terminal Vin of the switching IC, and an output voltage is output from the terminal Vout of the switching IC via an inductor by the coil 31.
  • One end Ca of the capacitor 33 is connected to the input voltage supply line between the terminal P in and the terminal Vin, the other end Cb of the capacitor 33 is connected to the ground terminal P GND.
  • One end Cd of the capacitor 34 is connected to the output voltage power supply line between the terminal P out and the terminal P1, the other end Cc of the capacitor 34 is connected to the ground terminal P GND.
  • Feedback terminal FB of the switching IC is connected to the output voltage power supply line between the coil 31 and the terminal P out, a ground terminal GND of the switching IC is connected to the ground terminal P GND.
  • Enable terminal EN of the switching IC is connected to the enable terminal P EN, mode pin Mode switching IC is connected to the mode terminal P Mode.
  • the DC-DC converter circuit the input voltage supplied to the terminal P in, the switching device built into the switching IC32 is switched at a predetermined frequency, by smoothed by an inductor and a capacitor 34 by the coil 31
  • the desired output voltage is output.
  • the switching IC 32 stabilizes the output voltage at the set voltage by, for example, PWM (Pulse Width Modulation) control that varies the pulse width while keeping the switching frequency constant, based on the output voltage input to the feedback terminal FB. To control.
  • PWM Pulse Width Modulation
  • a ceramic green sheet to be a base layer of the multilayer substrate 10 is prepared.
  • a ceramic green sheet for a magnetic layer is prepared by sheet-forming a slurry containing magnetic ceramic powder, and for a non-magnetic layer by forming a slurry containing non-magnetic ceramic powder.
  • the through holes include via holes for interlayer conductors and through holes S1 of the magnetic layer 142.
  • a conductor paste is filled into the through hole as a via hole to form an interlayer conductor (via hole conductor), and the conductor paste is printed at a specific position on the main surface to form an in-plane conductor pattern or a surface electrode pattern.
  • the through hole is formed by, for example, laser processing, and the in-plane conductor pattern and the surface electrode pattern can be patterned by screen printing of a conductor paste containing Ag powder, for example.
  • the plurality of ceramic green sheets on which the conductive paste is arranged are aligned, laminated and pressure-bonded, integrated into an unfired laminate, and then fired collectively.
  • the magnetic ceramic powder and the non-magnetic ceramic powder in each ceramic green sheet are sintered, and the Ag powder in the conductor paste is sintered.
  • stacking a some base material layer is produced.
  • the surface electrode 18 exposed on the nonmagnetic layer 153 and the surface electrode 17 exposed on the nonmagnetic layer 111 of the fired laminate (multilayer substrate 10) are plated. Specifically, a nickel / gold plating film is formed by electroless plating. Thereafter, the switching IC 32 and the capacitors 33 and 34 are mounted on the surface electrode 18 by reflow soldering or the like.
  • the DC-DC converter 1 in which the switching IC 32 and the capacitors 33 and 34 are mounted on the nonmagnetic layer 153 is completed.
  • the completed DC-DC converter 1 is mounted on a mother board such as a printed wiring board via a surface electrode 17 on the lower surface side.
  • an assembly of a plurality of DC-DC converters 1 may be manufactured according to the manufacturing method described above and then separated into individual DC-DC converters 1.
  • FIG. 6 is a process diagram showing an example of a main part of a method for producing a ceramic multilayer substrate according to a comparative example.
  • the manufacturing method of FIG. 6 is an example of a method of forming a cavity using a heat-dissipating paste described in the background art section.
  • a base material layer 902 coated with a heat-dissipating paste 901 is prepared, and (B) a plurality of base material layers including the base material layer 902 are laminated to form an unfired laminate block 903.
  • the ceramic multilayer substrate 904 is produced by firing (C) the unfired laminated body block 903.
  • the heat-dissipating paste 901 is disposed in a region overlapping with the adjacent loop-shaped in-plane conductor 905 when viewed in the stacking direction in the unfired stacked body block 903.
  • the heat-dissipating paste 901 in the unfired laminated body block 903 has a characteristic shape in which the peripheral portion is thinner than the central portion, for example, by press-forming the unfired laminated body block 903.
  • the heat-dissipating paste 901 is vaporized during firing, and is detached from the unfired laminate block 903 together with the binder of the base material layer from the start of firing until the ceramic base material is completely bonded.
  • a cavity 906 is formed in a region occupied by the heat-dissipating paste in the unfired laminated body block 903.
  • Such a cavity 906 reduces the magnetic saturation of the coil, improves the mechanical strength of the ceramic multilayer substrate by releasing the stress of the coil, and improves the flatness of the main surface of the ceramic multilayer substrate. It is well known that connection failure with the mother board can be reduced.
  • one disadvantage is that the height of the cavity 906 is thinner at the peripheral edge than the central part, and particularly because the end of the cavity 906 is closed like a wedge, stress concentrates and tends to be the starting point of a crack. is there.
  • One disadvantage is that the unfired laminate block 903 is filled with the heat-dissipating paste 901, has no voids, and the effect of improving the flatness of the main surface is not sufficient.
  • One disadvantage is that, as described above, the material and application cost of the heat-dissipating paste 901 are large, and the thickness and range of the heat-dissipating paste 901 to be applied are difficult to manage.
  • FIG. 7 is a process diagram showing an example of a main part of the method for manufacturing a ceramic multilayer substrate according to the embodiment.
  • a base material layer 502 provided with through holes 501 is prepared, and (B) a plurality of base material layers 502 are included.
  • the base material layer is laminated to produce an unfired laminate block 503 having cavities 506, and (C) the unfired laminate block 503 is fired to produce a ceramic multilayer substrate 504.
  • the cavity 506 is left during firing.
  • the through-hole 501 is provided in a shape corresponding to the adjacent loop-shaped in-plane conductor 505 when viewed in the stacking direction.
  • the shape corresponding to the adjacent loop-shaped in-plane conductor 505 is a shape overlapping with the in-plane conductor 505 when viewed in the stacking direction.
  • region for providing the interlayer conductor connected to the conductor W5 may be sufficient.
  • the shape of the through hole is preferably a shape that overlaps with the shape of the adjacent loop-shaped in-plane conductor, but there may be a deviation of the inner-diameter dimension and the outer-diameter dimension from the in-plane conductor, and the deviation in that case is ⁇ Within 10% is desirable.
  • the thickness b of the base material layer 502 is larger than the thickness a of the in-plane conductor 505 in order to leave the cavity 506 in the ceramic multilayer substrate 504 (b> a).
  • This is essential ((A) of FIG. 7).
  • a cavity 506 is formed inside the unfired laminated body block 503.
  • the unfired laminated body block 503 by pressure bonding, the cavity can be reduced and deformed, and the flatness of the main surface of the ceramic multilayer substrate 504 can be improved.
  • the cavity 506 in the unfired laminated body block 503 has a characteristic shape in which the height c of the central portion is lower than the height d of the peripheral portion (c ⁇ d) ((B of FIG. 7 )).
  • the cavity 506 is left during firing ((C) in FIG. 7).
  • a cavity having a shape that is clearly distinguished from the cavity formed using the heat-dissipating paste is formed.
  • one main surface (upper surface in the drawing) of the base material layer 502 provided with the through-hole 501 is in contact with one main surface on which the loop-shaped in-plane conductor 505 of the adjacent base material layer 507 is formed.
  • the other main surface (the lower surface in the drawing) of the base material layer 502 is in contact with another base material layer 509 in which a loop-shaped in-plane conductor 508 having a shape corresponding to the through hole 501 is formed. Be placed.
  • the loop-shaped in-plane conductor 505 disposed in the adjacent base material layer 507 and the base material layer 509 adjacent to the opposite side are exposed in the cavity 506 formed by the through hole 501.
  • the cavity 506 formed by the through-hole 501 in the embodiment has an effect of further improving the flatness of the main surface of the ceramic multilayer substrate 504 compared to the cavity 906 formed by the heat-dissipating paste 901, and has a sufficiently high height at the end. Therefore, it is difficult to become a starting point of cracks. Since the through-hole 501 for the cavity 506 can be formed in the same process as the formation of the via hole by, for example, laser processing, the cost for the material and application of the heat-dissipating paste can be reduced.
  • the thickness of the base material layer 502 and the shape of the through-hole 501 are relatively easy to manage the dimensional accuracy as compared with the thickness and range in which the heat-dissipating paste 901 is applied. Therefore, the manufacturing method of the embodiment forms a cavity with a more accurate shape, reduces the magnetic saturation of the coil, and improves the mechanical strength of the ceramic multilayer substrate 504 by releasing the coil stress. The effect by can be exhibited more reliably.
  • all the base material layers including the base material layer 502 provided with the through holes 501 for the cavities are shown with the same thickness.
  • Such a configuration is excellent in that the thicknesses of a plurality of types of base material layers need not be managed, but the thicknesses of all the base material layers are not necessarily the same.
  • the thickness of the base material layer provided with the through hole for the cavity should be determined according to the design height of the cavity.
  • a base material layer 602 provided with a through hole 601 for the cavity 606 is made thicker than other base material layers.
  • the ceramic multilayer substrate 604 may be manufactured by preparing and laminating and firing a plurality of base material layers including (B) the base material layer 602.
  • the ceramic multilayer substrate 704 may be manufactured by laminating and firing a plurality of base material layers including two or more base material layers 702.
  • the thickness of the base material layer 602 is larger than the thickness of the in-plane conductor 605, and the in-plane conductor It is essential that the total thickness of the base material layer 702 is larger than the thickness of 705.
  • a cavity is formed by the through holes of at least one base material layer, and silver is the main component in the through holes of the other base material layers.
  • a conductive paste containing a metal or alloy may be filled. And the conductor paste with which the through-hole was filled is arrange
  • the present invention can be widely used in electronic devices such as portable information terminals and digital cameras as a ceramic multilayer substrate with a built-in coil and an ultra-small DC-DC converter using the ceramic multilayer substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dc-Dc Converters (AREA)

Abstract

複数のセラミックグリーンシートを積層及び圧着して作製した未焼成積層体ブロック（５０３）を一括焼成することによって、ループ状面内導体（５０５）を層間導体で接続してなるコイルを内蔵したセラミック多層基板（５０４）を作製する方法において、未焼成積層体ブロック（５０３）を作製するに際し、前記複数のセラミックグリーンシートのうち、ループ状面内導体（５０５）を形成した基材層（５０７）用の第１セラミックグリーンシートの隣接層に、積層方向で見てループ状面内導体（５０５）に対応する形状を有する貫通孔（５０１）を形成した基材層（５０２）用の第２セラミックグリーンシートを配することにより、貫通孔（５０１）の位置に空洞（５０６）を有する未焼成積層体ブロック（５０３）を作製し（Ａ、Ｂ）、未焼成積層体ブロック（５０３）をセラミック多層基板（５０４）に一括焼成するに際し、空洞（５０６）を残置する（Ｃ）。

Description

セラミック多層基板の製造方法、ＤＣ－ＤＣコンバータの製造方法、セラミック多層基板、及びＤＣ－ＤＣコンバータ
　本発明は、セラミック多層基板、ＤＣ－ＤＣコンバータに関し、特には、コイルを内蔵したセラミック多層基板の各種の特性を向上しつつ機械的強度の低下を抑制する技術に関する。
　従来、セラミック多層基板を構成する複数の基材層にループ状面内導体を配置し、前記ループ状面内導体を、前記基材層を貫通する層間導体で接続してなるコイルを、前記セラミック多層基板に内蔵する技術が知られている。また、前記セラミック多層基板内に空洞を設けることで、前記コイルの磁気飽和を軽減しつつ、前記コイルの応力解放による前記セラミック多層基板の機械的強度の向上、前記セラミック多層基板の形状改善（主面の平坦性向上）といった各種の効果が得られることも周知である（例えば、特許文献１、２を参照）。
　一般的に、セラミック多層基板は、所望の位置に導体ペーストを塗布した未焼成の基材層を積層、圧着して未焼成積層体ブロックを作製し、当該未焼成積層体ブロックを焼成して製造される。そのようなセラミック多層基板内の空洞は、所望の位置に焼成後に消失する熱消失性ペーストを塗布した基材層を前記未焼成積層体ブロック内に配することで、形成される。
特開２０１２－１２９３６７号公報 特開２０１２－１２９３６４号公報
　しかしながら、熱消失性ペーストを用いて空洞を形成する工法では、ペースト材料や塗布に係るコストが大きく、また、塗布するペーストの厚さや範囲の管理が難しい。さらには、前記セラミック多層基板の機械的強度の向上や形状改善が必ずしも十分でない場合があり得る。
　そこで、本発明は、セラミック多層基板内に空洞を設けるための新規な製造方法、並びに、当該製造方法で製造されるセラミック多層基板、及び当該セラミック多層基板を用いたＤＣ－ＤＣコンバータを提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る製造方法は、複数のセラミックグリーンシートを積層及び圧着して未焼成積層体ブロックを作製し、前記未焼成積層体ブロックを一括焼成することによって、ループ状面内導体を層間導体で接続してなるコイルを内蔵したセラミック多層基板を作製し、前記未焼成積層体ブロックを作製するに際し、前記複数のセラミックグリーンシートのうち、前記ループ状面内導体を形成した第１セラミックグリーンシートの隣接層に、積層方向で見て前記ループ状面内導体に対応する形状を有する貫通孔を形成した第２セラミックグリーンシートを配することにより、前記貫通孔の位置に空洞を有する前記未焼成積層体ブロックを作製し、前記未焼成積層体ブロックを一括焼成するに際し、前記空洞を残置するものである。
　このような製造方法によれば、基材層（前記セラミックグリーンシート）に設けた貫通孔により空洞が形成されるので、従来一般的に行われる熱消失性ペーストによる空洞形成と比べて、次のような効果が得られる。すなわち、セラミック多層基板の主面の平坦性がさらに向上し、部品やマザー基板との接続不良を低減する効果が高まる。また、空洞の端部での高さが確保されるので空洞がクラックの起点になりにくい。貫通孔は、例えばレーザー処理により、前記層間導体用のビアホールの形成と同じ工程の中で形成できるので、熱消失性ペースト材料や塗布に係るコストを削減できる。
　また、基材層の厚さや貫通孔の形状は、熱消失性ペーストを塗布する厚さや範囲と比べて、寸法精度の管理が比較的容易である。そのため、上述の製造方法によって、より正確な形状の空洞を形成し、コイルの磁気飽和を軽減する効果、及びコイルの応力解放によりセラミック多層基板の機械的強度を向上する効果など、空洞による効果をより確実に発揮することができる。
　また、前記未焼成積層体ブロックを作製するに際し、前記第２セラミックグリーンシートを、前記第１セラミックグリーンシートの前記ループ状面内導体を形成した一方主面に接して配してもよい。
　このような製造方法によれば、前記ループ状面内導体の厚みによる前記セラミック多層基板の主面の突出が、前記ループ状面内導体が前記貫通孔内に収容されることで解消されるので、前記セラミック多層基板の主面の平坦性が向上する。
　また、前記未焼成積層体ブロックを作製するに際し、前記第２セラミックグリーンシートの他方主面に接して、積層方向で見て前記貫通孔に対応する形状を有するループ状面内導体を形成した第３セラミックグリーンシートを配してもよい。
　このような構成によれば、さらに前記第３セラミックグリーンシートに形成された前記ループ状面内導体の厚みによる前記セラミック積層基板の主面の突出が、前記空洞の縮小変形により緩和されるので、前記セラミック積層基板の主面の平坦度が向上する。
　また、本発明の一態様に係るＤＣ－ＤＣコンバータの製造方法は、前述の製造方法に従ってコイルを内蔵したセラミック多層基板を作製し、作製されたセラミック多層基板に、スイッチングＩＣを実装するものである。
　このような製造方法によれば、前記セラミック多層基板を用いることにより、電気的特性や機械的強度に優れたＤＣ－ＤＣコンバータが得られる。
　また、本発明の一態様に係るセラミック多層基板は、ループ状面内導体及び層間導体を形成した複数の基材層と、複数の前記ループ状面内導体を前記層間導体で接続してなるコイルと、前記複数の基材層のうち、前記ループ状面内導体を形成した第１基材層に隣接する第２基材層を厚さ方向に貫通し、かつ積層方向で見て前記ループ状面内導体に対応する形状を有する空洞と、を備える。
　このような構成によれば、前記第１基材層に形成された前記ループ状面内導体の厚みによる前記セラミック多層基板の主面の突出が、前記空洞の縮小変形により緩和されるので、前記セラミック多層基板の主面の平坦性が向上する。
　また、前記空洞内に、前記第１基材層に形成した前記ループ状面内導体と、前記第２基材層の前記第１基材層とは反対側に隣接する第３基材層とが露出していてもよい。
　このような構成によれば、前記第３基材層に形成された前記ループ状面内導体の厚みによる前記セラミック多層基板の主面の突出が、前記空洞の縮小変形により緩和されるので、前記セラミック多層基板の主面の平坦性が向上する。
　また、前記空洞の中央部での高さは、前記空洞の周縁部での高さよりも低くてもよい。
　このような構成によれば、空洞の端部での高さが確保されるので空洞がクラックの起点になりにくい。
　また、本発明の一態様に係るＤＣ－ＤＣコンバータは、前述のセラミック多層基板に、スイッチングＩＣを実装してなるものである。
　このような構成によれば、前記セラミック多層基板を用いることにより、電気的特性や機械的強度に優れたＤＣ－ＤＣコンバータが得られる。
　本発明のセラミック多層基板の製造方法によれば、基材層（セラミックグリーンシート）に設けた貫通孔により空洞が形成されるので、従来一般的に行われる熱消失性ペーストによる空洞形成と比べて、次のような効果が得られる。
　すなわち、セラミック多層基板の主面の平坦性がさらに向上し、部品やマザー基板との接続不良を低減する効果が高まる。また、空洞の端部での高さが確保されるので空洞がクラックの起点になりにくい。貫通孔は、例えばレーザー処理により、前記層間導体用のビアホールの形成と同じ工程の中で形成できるので、熱消失性ペースト材料や塗布に係るコストを削減できる。
　また、基材層の厚さや貫通孔の形状は、熱消失性ペーストを塗布する厚さや範囲と比べて、寸法精度の管理が比較的容易である。そのため、上述の製造方法によって、より正確な形状の空洞を形成し、コイルの磁気飽和を軽減する効果、及びコイルの応力解放によりセラミック多層基板の機械的強度を向上する効果など、空洞による効果をより確実に発揮することができる。
図１は、実施の形態１に係るＤＣ－ＤＣコンバータの断面構造の一例を概念的に示す図である。 図２は、実施の形態１に係る多層基板を構成する各層に設けられる導体の配置の一例を示す上面図である。 図３は、実施の形態１に係る多層基板の一例を示す分解積層図である。 図４は、実施の形態１に係るＤＣ－ＤＣコンバータの外観の一例を示す斜視図である。 図５は、実施の形態１に係るＤＣ－ＤＣコンバータ回路の一例を示す回路図である。 図６は、比較例に係る多層基板の製造方法の一例を示す工程図である。 図７は、実施の形態１に係る多層基板の製造方法の一例を示す工程図である。 図８は、変形例に係る多層基板の製造方法の一例を示す工程図である。 図９は、変形例に係る多層基板の製造方法の一例を示す工程図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、及び製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
　（実施の形態１）
　実施の形態１に係るＤＣ－ＤＣコンバータは、内部にコイルが形成された多層基板の一方主面に前記コイルに接続されたスイッチングＩＣ及びコンデンサを実装してなるＤＣ－ＤＣコンバータである。
　図１は、ＤＣ－ＤＣコンバータ１の断面構造の一例を概念的に示す図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
　図１に示されるように、ＤＣ－ＤＣコンバータ１は、多層基板１０内にコイル３１を形成し、多層基板１０の一方主面にスイッチングＩＣ３２及び図示していないコンデンサを実装して構成される。
　多層基板１０は、非磁性体層１１、磁性体層１２、非磁性体層１３、磁性体層１４、及び非磁性体層１５をこの順に積層して構成される。非磁性体層１１、１５は、多層基板１０の一方主面の表層及び他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。
　図１の例では、非磁性体層１１は、非磁性体層１１１～１１３を積層してなり、磁性体層１２は、磁性体層１２１～１２４を積層してなり、非磁性体層１３は、非磁性体層１３１、１３２を積層してなる。また、磁性体層１４は、磁性体層１４１～１４５を積層してなり、非磁性体層１５は、非磁性体層１５１～１５３を積層してなる。
　多層基板１０には、空洞２１が設けられる。空洞２１は、後述するループ状の面内導体に対応する形状で設けられる。空洞２１の形状は、当該面内導体の形状と重複する形状が望ましいが、当該面内導体と内径寸法や外径寸法のずれがあってもよく、その場合のずれは±１０％以内が望ましい。
　また、多層基板１０には、コイル３１を含むＤＣ－ＤＣコンバータ回路を形成するための各種の導体が設けられる。前記導体には、ＤＣ－ＤＣコンバータ１をプリント配線基板等のマザー基板に実装するための表面電極１７、スイッチングＩＣ３２やコンデンサを多層基板１０に実装するための表面電極１８、各磁性体層や各非磁性体層の主面に沿って形成された面内導体１９、及び、各磁性体層や各非磁性体層を厚み方向に貫通して形成された層間導体２０が含まれる。
　非磁性体層１１、１３、１５は、例えば、低透磁率又は非磁性のセラミックス基材で構成される。磁性体層１２、１４は、例えば、非磁性体層１１、１３、１５と比べて透磁率が大きい磁性セラミックス基材で構成される。非磁性体層１１、１３、１５を構成する各非磁性体層、及び磁性体層１２、１４を構成する各磁性体層を、基材層と総称する。
　磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
　表面電極１７、１８、面内導体１９及び層間導体２０には、例えば、銀を主成分とする金属又は合金が用いられ得る。表面電極１７、１８には、例えば、ニッケル、パラジウム、又は金によるめっきが施されていてもよい。
　多層基板１０の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるＬＴＣＣセラミックス（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）であり、多層基板１０の焼成温度が銀の融点以下であって、前記導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内導体１９及び層間導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣ－ＤＣコンバータ回路が形成される。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。
　図２は、多層基板１０を構成する各層に設けられる導体の配置の一例を示す上面図である。図２では、積層の順に、非磁性体層１１１～１１３、磁性体層１２１～１２４、非磁性体層１３１、１３２、磁性体層１４１～１４５、及び非磁性体層１５１～１５３での導体の配置、並びに、転写シート１６１から非磁性体層１５３に転写される導体の配置が示されている。図２に示す導体の配置は、後述するＤＣ－ＤＣコンバータ１の回路（図５を参照）と対応する。
　図３は、多層基板１０を構成する各層を積層の順に示した分解積層図である。
　多層基板１０は、例えば、図２の配置に従って、導体が形成される予定位置に導体ペーストを配置した非磁性又は磁性の複数のセラミックグリーンシート、及び貫通孔Ｓ１が形成される予定位置をくりぬいた磁性のセラミックグリーンシートを準備し、図３の順に重ねて未焼成積層体ブロックに一体化し、さらに、当該未焼成積層体ブロックに転写シート１６１から表面電極１８となる導体を転写した後、当該未焼成積層体ブロックを一括して焼成することにより形成される。
　以下の説明では、各層の一方主面及び他方主面のうち、積層の順で下側を裏側、上側を表側と表記することがある。
　非磁性体層１１１の裏側には、表面電極１７として、グランド端子ＰＧＮＤ、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、イネーブル端子ＰＥＮ及びモード端子ＰＭｏｄｅが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。
　非磁性体層１５３の表側には、転写シート１６１から転写された表面電極１８として、グランド端子ＧＮＤ、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、フィードバック端子ＦＢ、イネーブル端子ＥＮ、モード端子Ｍｏｄｅ、及びコンデンサ端子Ｃａ、Ｃｂ、Ｃｃ、Ｃｄが設けられている。これらの各端子は、スイッチングＩＣ３２の対応する端子又はコンデンサの対応する端子に、はんだ等の導電性接合材を介して接続される。
　非磁性体層１１３の裏側には、引回し用の面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１が形成されている。面内導体Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１は、積層後の多層基板１０において非磁性体層１１２と非磁性体層１１３との界面に位置する。
　同様に、非磁性体層１５１の裏側には、引回し用の面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２が形成されている。面内導体Ａ２、Ｂ２、Ｃ２、Ｅ２は、積層後の多層基板１０において非磁性体層１５１と磁性体層１４５との界面に位置する。
　同様に、非磁性体層１５３の裏側には、引回し用の面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１が形成されている。面内導体Ａ３、Ｂ３、Ｃ３、Ｃ４、Ｄ２、Ｅ３、Ｆ１は、積層後の多層基板１０において非磁性体層１５３と非磁性体層１５２との界面に位置する。
　磁性体層１２３、１２４、非磁性体層１３１、１３２、及び磁性体層１４１、１４３～１４４には、それぞれコイル３１を構成するためのループ状の面内導体Ｗ１～Ｗ７が形成されている。面内導体Ｗ１～Ｗ６は、層間導体を介してそれぞれ隣接する面内導体Ｗ２～Ｗ７と接続されている。面内導体Ｗ１、Ｗ７のそれぞれの端部が、コイル３１の両端を構成する。
　面内導体Ｗ１の端部は、層間導体及び面内導体Ｃ４を介して、フィードバック端子ＦＢに接続されている。面内導体Ｗ７の端部は、層間導体及び面内導体Ｆ１を介して出力端子Ｖｏｕｔに接続されている。
　フィードバック端子ＦＢは、層間導体及び面内導体Ｃ２、Ｃ１を介して出力端子Ｐｏｕｔに接続されている。また、フィードバック端子ＦＢは、層間導体及び面内導体Ｃ３を介してコンデンサ端子Ｃｄに接続されている。
　グランド端子ＧＮＤは、層間導体及び面内導体Ａ３、Ａ２、Ａ１を介して、グランド端子ＰＧＮＤに接続されている。また、グランド端子ＧＮＤは、層間導体、面内導体Ａ３を介してコンデンサ端子Ｃｂ、Ｃｃに接続されている。
　入力端子Ｖｉｎは、層間導体及び面内導体Ｂ３、Ｂ２、Ｂ１を介して入力端子Ｐｉｎに接続されている。また、入力端子Ｖｉｎは、層間導体、面内導体Ｂ３を介してコンデンサ端子Ｃａに接続されている。
　モード端子Ｍｏｄｅは、層間導体及び面内導体Ｄ２、Ｄ１を介してモード端子ＰＭｏｄｅに接続されている。
　イネーブル端子ＥＮは、層間導体及び面内導体Ｅ３、Ｅ２、Ｅ１を介してイネーブル端子ＰＥＮに接続されている。
　なお、多層基板１０を構成する各層における導体の配置は、図２の例には限られない。例えば、面内導体１９を隣接する層の対向する主面に配置するなど、適宜の変更が可能である。
　図４は、ＤＣ－ＤＣコンバータ１の外観の一例を示す斜視図である。
　図４に示されるように、ＤＣ－ＤＣコンバータ１は、多層基板１０の非磁性体層１５３に、スイッチングＩＣ３２及びコンデンサ３３、３４を実装して構成される。ＤＣ－ＤＣコンバータ１は、非磁性体層１１１に設けられた図示されていない表面電極１７を介して、入力直流電力を受け取り安定化された出力直流電力に変換して外部回路に供給する。
　図５は、ＤＣ－ＤＣコンバータ１の回路の一例を示す回路図である。
　コイル３１を内蔵する多層基板１０に、スイッチングＩＣ３２及びコンデンサ３３、３４を実装することにより、図５に示されるＤＣ－ＤＣコンバータ１の回路が形成される。つまり、図５に示すＤＣ－ＤＣコンバータ１の回路は、スイッチングＩＣ３２、コイル３１、入力側の平滑用コンデンサ３３及び出力側の平滑用コンデンサ３４を備えている。モジュール部品としてのＤＣ－ＤＣコンバータは、図４のような、スイッチングＩＣ３２、コイル３１、入力側の平滑用コンデンサ３３及び出力側の平滑用コンデンサ３４を全て一体化した複合部品であってもよく、また、平滑用コンデンサ３４を別体で外付けとする複合部品であってもよい。
　スイッチングＩＣ３２は、スイッチング方式のコンバータ回路のスイッチングを制御するためのＩＣであり、内部には、例えばＭＯＳ型ＦＥＴ等のスイッチング素子を有している。
　このＤＣ－ＤＣコンバータ回路において、スイッチングＩＣの端子Ｖｉｎには入力電圧が印加され、スイッチングＩＣの端子Ｖｏｕｔからは、コイル３１によるインダクタを介して出力電圧が出力される。
　コンデンサ３３の一端Ｃａは、端子Ｐｉｎと端子Ｖｉｎとの間の入力電圧用電源ラインに接続され、コンデンサ３３の他端Ｃｂはグランド端子ＰＧＮＤに接続されている。コンデンサ３４の一端Ｃｄは、端子Ｐｏｕｔと端子Ｐ１との間の出力電圧用電源ラインに接続され、コンデンサ３４の他端Ｃｃはグランド端子ＰＧＮＤに接続されている。
　スイッチングＩＣのフィードバック端子ＦＢは、コイル３１と端子Ｐｏｕｔとの間の出力電圧用電源ラインに接続され、スイッチングＩＣのグランド端子ＧＮＤはグランド端子ＰＧＮＤに接続されている。スイッチングＩＣのイネーブル端子ＥＮはイネーブル端子ＰＥＮに接続され、スイッチングＩＣのモード端子Ｍｏｄｅはモード端子ＰＭｏｄｅに接続されている。 
　このＤＣ－ＤＣコンバータ回路は、端子Ｐｉｎに供給された入力電圧を、スイッチングＩＣ３２に内蔵されているスイッチング素子を所定の周波数にてスイッチングさせ、コイル３１によるインダクタとコンデンサ３４とにより平滑することにより、所望の出力電圧を出力する。また、スイッチングＩＣ３２は、フィードバック端子ＦＢに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御することによって、出力電圧を設定電圧に安定させるように制御する。
　次に、ＤＣ－ＤＣコンバータ１の製造方法について説明する。
　まず、多層基板１０の各基材層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。
　次いで、所定のセラミックグリーンシートにおいて、例えば、図２で示される配置に従って、特定の位置に貫通孔を形成する。貫通孔には、層間導体用のビアホールと、磁性体層１４２の貫通孔Ｓ１とが含まれる。ビアホールとしての前記貫通孔内に導体ペーストを充填して層間導体（ビアホール導体）を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内導体パターンや表面電極パターンを形成する。前記貫通孔は、例えばレーザー加工により形成され、前記面内導体パターンや表面電極パターンは、例えばＡｇ粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。
　次いで、導体ペーストが配置された前記複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各セラミックグリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のＡｇ粉末が焼結する。これにより、複数の基材層を積層してなる多層基板１０を作製する。
　次に、焼成された積層体（多層基板１０）の非磁性体層１５３に露出している表面電極１８及び非磁性体層１１１に露出している表面電極１７にめっきが施される。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。その後、表面電極１８にスイッチングＩＣ３２及びコンデンサ３３、３４をリフローはんだ付け等により実装する。
　以上のようにして、非磁性体層１５３にスイッチングＩＣ３２及びコンデンサ３３、３４が実装されたＤＣ－ＤＣコンバータ１が完成する。完成したＤＣ－ＤＣコンバータ１は、下面側の表面電極１７を介して、プリント配線板等のマザー基板に実装される。
　なお、上述の製造方法に従って、複数のＤＣ－ＤＣコンバータ１の集合体を作製した後、個々のＤＣ－ＤＣコンバータ１に個片化してもよい。
　このような製造方法によって製造されるセラミック多層基板の効果について、比較例の製造方法によって製造されるセラミック多層基板との対比に基づいて説明する。
　図６は、比較例に係るセラミック多層基板の製造方法の要部の一例を示す工程図である。図６の製造方法は、背景技術の欄で説明した、熱消失性ペーストを用いて空洞を形成する工法の一例である。
　比較例の製造方法では、（Ａ）熱消失性ペースト９０１を塗布した基材層９０２を準備し、（Ｂ）基材層９０２を含む複数の基材層を積層して未焼成積層体ブロック９０３を作製し、（Ｃ）未焼成積層体ブロック９０３を焼成することにより、セラミック多層基板９０４を作製する。
　熱消失性ペースト９０１は、未焼成積層体ブロック９０３において、積層方向で見て隣接するループ状の面内導体９０５と重複する領域に配置される。未焼成積層体ブロック９０３内での熱消失性ペースト９０１は、例えば未焼成積層体ブロック９０３を圧着形成することにより、中央部に比べて周縁部が薄い特徴的な形状を示す。
　熱消失性ペースト９０１は、焼成の際に気化し、焼成の開始からセラミックス基材が完全に結合するまでの間に、基材層のバインダとともに未焼成積層体ブロック９０３から離脱する。その結果、セラミック多層基板９０４では、未焼成積層体ブロック９０３において熱消失性ペーストが占めていた領域に空洞９０６が形成される。
　このような空洞９０６により、前記コイルの磁気飽和を軽減しつつ、コイルの応力解放によりセラミック多層基板の機械的強度が向上すること、及び前記セラミック多層基板の主面の平坦性の向上により部品やマザー基板との接続不良が低減できることは、周知である。
　しかしながら、本発明者は、このような構成にはいくつかの不利があることに気付いた。すなわち、１つの不利は、空洞９０６の高さが中央部に比べて周縁部で薄く、特に空洞９０６の端部がくさび状に閉じているため応力が集中してクラックの起点になり易いことである。また、１つの不利は、未焼成積層体ブロック９０３には熱消失性ペースト９０１が充填されていて空洞がなく、主面の平坦性を向上する効果が十分でないことである。また、１つの不利は、前述したとおり、熱消失性ペースト９０１の材料や塗布に係るコストが大きく、また、塗布する熱消失性ペースト９０１の厚さや範囲の管理が難しいことである。
　これらの不利は、実施の形態に係る製造方法によって緩和することができる。
　図７は、実施の形態に係るセラミック多層基板の製造方法の要部の一例を示す工程図である。
　実施の形態に係る製造方法では、（Ａ）熱消失性ペーストを塗布した基材層の代わりに、貫通孔５０１を設けた基材層５０２を準備し、（Ｂ）基材層５０２を含む複数の基材層を積層して、空洞５０６を有する未焼成積層体ブロック５０３を作製し、（Ｃ）未焼成積層体ブロック５０３を焼成することにより、セラミック多層基板５０４を作製する。空洞５０６は、焼成に際して残置される。
　貫通孔５０１は、積層方向で見て隣接するループ状の面内導体５０５に対応する形状で設けられる。ここで、隣接するループ状の面内導体５０５に対応する形状とは、積層方向で見て面内導体５０５と重複する形状のことである。具体的な一例として、図２に示す磁性体層１４２の貫通孔Ｓ１の形状のように、上面視で、隣接する磁性体層１４１のループ状の面内導体Ｗ５を包含する領域から、面内導体Ｗ５に接続する層間導体を設けるための領域を除外した領域の形状であってもよい。また貫通孔の形状は、隣接するループ状の面内導体の形状と重複する形状が望ましいが、当該面内導体と内径寸法や外径寸法のずれがあってもよく、その場合のずれは±１０％以内が望ましい。
　なお、実施の形態の製造方法では、セラミック多層基板５０４内に空洞５０６を残置するために、面内導体５０５の厚さａよりも、基材層５０２の厚さｂが大きい（ｂ＞ａ）ことは必須である（図７の（Ａ））。これにより、未焼成積層体ブロック５０３の内部に空洞５０６が形成される。その結果、例えば未焼成積層体ブロック５０３を圧着形成することで当該空洞を縮小変形させ、セラミック多層基板５０４の主面の平坦性を向上することができる。この場合、未焼成積層体ブロック５０３内での空洞５０６は、中央部の高さｃが周縁部の高さｄに比べて低い（ｃ＜ｄ）特徴的な形状を示す（図７の（Ｂ））。空洞５０６は、焼成に際して残置される（図７の（Ｃ））。
　このように、実施の形態の製造方法によれば、熱消失性ペーストを用いて形成した空洞とは明確に区別される形状の空洞が形成される。
　図７の例では、貫通孔５０１を設けた基材層５０２の一方主面（図示での上面）は、隣接する基材層５０７のループ状の面内導体５０５を形成した一方主面に接して配され、また、基材層５０２の他方主面（図示での下面）は、貫通孔５０１に対応する形状を有するループ状の面内導体５０８を形成した他の基材層５０９に接して配置される。
　これにより、貫通孔５０１によって形成される空洞５０６には、隣接する基材層５０７に配置されたループ状の面内導体５０５と、反対側に隣接する基材層５０９とが露出している。
　実施の形態の貫通孔５０１による空洞５０６は、熱消失性ペースト９０１による空洞９０６と比べて、セラミック多層基板５０４の主面の平坦性をさらに向上する効果があり、また、端部に十分な高さが確保されるのでクラックの起点になりにくい。空洞５０６のための貫通孔５０１は、例えばレーザー処理により、ビアホールの形成と同じ工程の中で形成できるので、熱消失性ペーストの材料や塗布に係るコストを削減できる。
　また、基材層５０２の厚さや貫通孔５０１の形状は、熱消失性ペースト９０１を塗布する厚さや範囲と比べて、寸法精度の管理が比較的容易である。そのため、実施の形態の製造方法によって、より正確な形状の空洞を形成し、コイルの磁気飽和を軽減する効果、及びコイルの応力解放によりセラミック多層基板５０４の機械的強度を向上する効果など、空洞による効果をより確実に発揮することができる。
　さらには、これらの効果を有するセラミック多層基板５０４を用いることで、電気的特性や機械的強度に優れたＤＣ－ＤＣコンバータを構成できる。
　（変形例）
　以上、本発明の実施の形態に係るセラミック多層基板の製造方法、ＤＣ－ＤＣコンバータの製造方法、及びこれらの製造方法によって製造されるセラミック多層基板及びＤＣ－ＤＣコンバータについて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
　例えば、上記の実施の形態では、図７に示すように、空洞のための貫通孔５０１を設けた基材層５０２を含む全ての基材層を同じ厚さで示している。このような構成は、複数種類の基材層の厚さを管理しなくてもよい点で優れているが、全ての基材層の厚さは、必ずしも同一でなくてもよい。
　特に、空洞のための貫通孔を設けた基材層の厚さは、空洞の設計高さに応じて決定されるべきである。例えば、より高い空洞を形成するために、図８に示すように、（Ａ）空洞６０６のための貫通孔６０１を設けた基材層６０２として、他の基材層よりも厚い基材層を準備し、（Ｂ）基材層６０２を含む複数の基材層を積層し焼成することにより、セラミック多層基板６０４を作製してもよい。
　また、図９に示すように、（Ａ）全ての基材層の厚さを同じにした上で、空洞７０６のための貫通孔７０１を設けた基材層７０２を、２枚以上準備し、（Ｂ）２枚以上の基材層７０２を含む複数の基材層を積層し焼成することにより、セラミック多層基板７０４を作製してしてもよい。
　なお、これらの構成においても、セラミック多層基板６０４、７０４内に空洞６０６、７０６を形成するために、面内導体６０５の厚さと比べて基材層６０２の厚さが大きいこと、及び面内導体７０５の厚さと比べて基材層７０２の厚さの合計が大きいことは必須である。
　なお、例えば貫通孔を設けた基材層が複数設けられる場合には、少なくとも一つの基材層の貫通孔によって空洞が形成され、その他の基材層の貫通孔には銀を主成分とする金属又は合金を含んだ導体ペーストが充填されてもよい。そして、貫通孔に充填された導体ペーストは、隣接するループ状の面内導体と接するように配置する。これにより、ループ状の面内導体を厚く形成することと同様の効果を得ることができる。貫通孔に導体ペーストが充填された基材層を複数積層することで、所望の厚みのループ状の面内導体を形成することが可能となる。
　本発明は、コイルを内蔵したセラミック多層基板、及び当該セラミック多層基板を用いた超小型のＤＣ－ＤＣコンバータとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
　　１　　ＤＣ－ＤＣコンバータ
　　１０　　多層基板
　　１１、１１１～１１３　　非磁性体層
　　１２、１２１～１２４　　磁性体層
　　１３、１３１、１３２　　非磁性体層
　　１４、１４１～１４５　　磁性体層
　　１５、１５１～１５３　　非磁性体層
　　１７、１８　　表面電極
　　１９　　面内導体
　　２０　　層間導体
　　２１　　空洞
　　３１　　コイル
　　３２　　スイッチングＩＣ
　　３３、３４　　コンデンサ
　　５０１、６０１、７０１　　貫通孔
　　５０２、５０７、５０９、６０２、７０２、９０２　　基材層
　　５０３、９０３　　未焼成積層体ブロック
　　５０４、６０４、７０４、９０４　　セラミック多層基板
　　５０５、５０８、６０５、７０５、９０５　　面内導体
　　５０６、６０６、７０６、９０６　　空洞
　　９０１　　熱消失性ペースト

Claims (8)

  1. 　複数のセラミックグリーンシートを積層及び圧着して未焼成積層体ブロックを作製し、
    　前記未焼成積層体ブロックを一括焼成することによって、ループ状面内導体を層間導体で接続してなるコイルを内蔵したセラミック多層基板を作製し、
    　前記未焼成積層体ブロックを作製するに際し、前記複数のセラミックグリーンシートのうち、前記ループ状面内導体を形成した第１セラミックグリーンシートの隣接層に、積層方向で見て前記ループ状面内導体に対応する形状を有する貫通孔を形成した第２セラミックグリーンシートを配することにより、前記貫通孔の位置に空洞を有する前記未焼成積層体ブロックを作製し、
    　前記未焼成積層体ブロックを一括焼成するに際し、前記空洞を残置する、
    　セラミック多層基板の製造方法。
  2. 　前記未焼成積層体ブロックを作製するに際し、前記第２セラミックグリーンシートを、前記第１セラミックグリーンシートの前記ループ状面内導体を形成した一方主面に接して配する、
    　請求項１に記載のセラミック多層基板の製造方法。
  3. 　前記未焼成積層体ブロックを作製するに際し、前記第２セラミックグリーンシートの他方主面に接して、積層方向で見て前記貫通孔に対応する形状を有するループ状面内導体を形成した第３セラミックグリーンシートを配する、
    　請求項２に記載のセラミック多層基板の製造方法。
  4. 　請求項１から３の何れか１項に記載のセラミック多層基板の製造方法に従ってコイルを内蔵したセラミック多層基板を作製し、
    　作製されたセラミック多層基板に、スイッチングＩＣを実装する、
    　ＤＣ－ＤＣコンバータの製造方法。
  5. 　ループ状面内導体及び層間導体を形成した複数の基材層と、
    　複数の前記ループ状面内導体を前記層間導体で接続してなるコイルと、
    　前記複数の基材層のうち、前記ループ状面内導体を形成した第１基材層に隣接する第２基材層を厚さ方向に貫通し、かつ積層方向で見て前記ループ状面内導体に対応する形状を有する空洞と、
    　を備えるセラミック多層基板。
  6. 　前記空洞内に、前記第１基材層に形成した前記ループ状面内導体と、前記第２基材層の前記第１基材層とは反対側に隣接する第３基材層とが露出している、
    　請求項５に記載のセラミック多層基板。
  7. 　前記空洞の中央部での高さは、前記空洞の周縁部での高さよりも低い、
    　請求項５又は６に記載のセラミック多層基板。
  8. 　請求項５から７の何れか１項に記載のセラミック多層基板に、スイッチングＩＣを実装してなるＤＣ－ＤＣコンバータ。
PCT/JP2016/066124 2015-06-08 2016-06-01 セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ WO2016199629A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-116104 2015-06-08
JP2015116104 2015-06-08

Publications (1)

Publication Number Publication Date
WO2016199629A1 true WO2016199629A1 (ja) 2016-12-15

Family

ID=57503751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/066124 WO2016199629A1 (ja) 2015-06-08 2016-06-01 セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ

Country Status (1)

Country Link
WO (1) WO2016199629A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174682A (zh) * 2023-11-02 2023-12-05 广东芯陶微电子有限公司 Pqfn封装的dc-dc转换器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150374A (ja) * 1997-11-18 1999-06-02 Sony Corp 多層配線基板およびその製造方法
JP2004080034A (ja) * 2002-08-12 2004-03-11 Kankoku Joho Tsushin Gakuen エア・キャビティを有する三次元多層高周波モジュール及びその製造方法
JP2014120574A (ja) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd 多層基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150374A (ja) * 1997-11-18 1999-06-02 Sony Corp 多層配線基板およびその製造方法
JP2004080034A (ja) * 2002-08-12 2004-03-11 Kankoku Joho Tsushin Gakuen エア・キャビティを有する三次元多層高周波モジュール及びその製造方法
JP2014120574A (ja) * 2012-12-14 2014-06-30 Murata Mfg Co Ltd 多層基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174682A (zh) * 2023-11-02 2023-12-05 广东芯陶微电子有限公司 Pqfn封装的dc-dc转换器及其制作方法
CN117174682B (zh) * 2023-11-02 2024-02-20 广东芯陶微电子有限公司 Pqfn封装的dc-dc转换器及其制作方法

Similar Documents

Publication Publication Date Title
US7176772B2 (en) Multilayer coil component and its manufacturing method
US20180158592A1 (en) Coil-including component
JP6344521B2 (ja) 積層コイル部品及びその製造方法、並びに、当該積層コイル部品を備えるｄｃ−ｄｃコンバータモジュール
JP6458904B2 (ja) 受動素子アレイおよびプリント配線板
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP6432460B2 (ja) Ｄｃ−ｄｃコンバータ
JP6274362B2 (ja) Ｄｃ−ｄｃコンバータ
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
CN210328202U (zh) 复合部件内置电路基板
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
JP6819668B2 (ja) モジュール部品、モジュール部品の製造方法、及び多層基板
US20190006076A1 (en) Inductor module
KR20110132576A (ko) 다층 회로 캐리어 및 그의 제조 방법
WO2011148678A1 (ja) Ｌｃ共焼結基板及びその製造方法
WO2016199629A1 (ja) セラミック多層基板の製造方法、ｄｃ－ｄｃコンバータの製造方法、セラミック多層基板、及びｄｃ－ｄｃコンバータ
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP5691821B2 (ja) 積層型インダクタ素子の製造方法
JP5617574B2 (ja) セラミック多層基板
JP6269541B2 (ja) Ｄｃ−ｄｃコンバータモジュールおよび製造方法
JP2007012825A (ja) チップ部品及びその製造方法
JP6528617B2 (ja) 回路素子内蔵基板及びｄｃ−ｄｃコンバータモジュール
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
WO2017175645A1 (ja) Ｄｃｄｃコンバータモジュールおよびｄｃｄｃコンバータ回路
JP2012151243A (ja) 多層セラミック基板
JP2012138429A (ja) 電子部品モジュールおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16807336

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16807336

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP