KR20110132576A

KR20110132576A - 다층 회로 캐리어 및 그의 제조 방법

Info

Publication number: KR20110132576A
Application number: KR1020117022698A
Authority: KR
Inventors: 디에터 괴트쉬; 로만 카르마진; 리차드 마츠
Original assignee: 오스람 아게
Priority date: 2009-02-27
Filing date: 2010-02-23
Publication date: 2011-12-08
Also published as: CN102334391B; DE102009010874A1; EP2401897A1; PL2401897T3; EP2401897B1; WO2010097387A1; CN102334391A

Abstract

본 발명은 적어도 하나의 집적된 평면 코일 및/또는 적어도 하나의 집적된 평면 트랜스포머(21, 22)를 갖는 적어도 하나의 부전도성 단층 또는 다층 회로 캐리어(1) 그리고 상기 적어도 하나의 부전도성 회로 캐리어(1) 상에서 코일 및/또는 트랜스포머 영역에 마주 놓이도록 배치된 페라이트 회로 기판들(31, 32)로 이루어진 다층 회로 장치에 관한 것이며, 이 경우 상기 페라이트 플레이트(311, 321)의 양측은 적어도 부분적으로 하나 이상의 부전도성 세라믹 소결 절연층(312, 313, 322, 323)으로 커버되며, 상기 부전도성 회로 캐리어(1) 및 상기 페라이트 회로 기판들(31, 32)에는 표면 금속화층(3121 내지 3134, 3221-3234)이 제공되며, 그리고 코팅된 상기 페라이트 기판들(31, 32) 각각은 상기 부전도성 회로 캐리어(1)의 표면에 고정식으로 배치되어 표면 실장 소자들을 장착하기 위한 면을 외부로 디스플레이한다. 또한, 본 발명은 다층 회로 장치를 제조하기 위한 방법에 관한 것으로서, 이 경우 부전도성 회로 캐리어(1) 상에 고정하기 전에, 페라이트 기판들(311, 321)을 LTCC-세라믹 저온 소결 방법으로 외부에서 제조하여 적어도 단층으로 형성하고 상기 페라이트 회로 기판들의 양측을 각각 소결법에 의해서 부전도성 절연층(312, 313, 322, 323)으로 코팅하고, 상기 페라이트 회로 기판들(311, 321) 위에 연소될 수 있는 표면 금속화층(3121 내지 3134, 3221 내지 3234)을 배치하며, 절연층들(312, 313, 322, 323)이 제공된 최종 소결된 페라이트 회로 기판들(31, 32)을 접착법 또는 납땜법으로 상기 부전도성 회로 캐리어(1) 상에 고정함으로써 표면 실장 소자들(511 내지 523)을 장착하기 위한 추가의 공간이 페라이트 기판들에 의해 형성된다. 본 발명은 스위칭 모드 파워 서플라이들 및 파워 전자 장치 기판들을에 사용될 수 있다.

Description

다층 회로 캐리어 및 그의 제조 방법 {MULTI-LAYER CIRCUIT CARRIER AND METHOD FOR THE PRODUCTION THEREOF}

본 발명은 예를 들면 동피복된(copper-clad) 유기 섬유 복합 박막들 또는 저온 동시 소성 세라믹들(LTCC: Low Temperature Cofired Ceramics)(저온 소결 세라믹)과 같은 다층 회로 캐리어들에 관한 것이다.

상기와 같은 유형의 회로 캐리어들은 그들이 갖는 우수한 스트립 도체-품질로 인해 예를 들면 파워 전자 회로들에서 인덕터들 및 트랜스포머들을 디스플레이하기 위한 코일들의 매립을 가능하게 한다. 개별 코일들에 대한 높은 인덕턴스 값들을 달성하기 위해 또는 우수한 자기 결합들을 달성하기 위해서는 일반적으로 자성 세라믹(페라이트(ferrite)로 언급됨)으로 이루어진 추가 소자들이 필요하다. 상기와 같은 추가 소자들이 필요한 배경에는 자기장의 증폭 및/또는 상기 자기장의 형상이 관련되기 때문이다.

공지되어 있고 그리고 자주 사용되는 상기와 같은 유형의 페라이트 소자 구조물들은 도 1 및 도 2에 도시되어 있다. 도 1에 상응하는 코어 구조물에 의해서는 높은 인덕턴스가 달성될 수 있다. 이 경우 자속(magnetic flux)은 트랜스포머의 일차 및 이차 코일의 공통 축을 따라서 연장되고 페라이트 물질에 의해 증폭된다. 다층 회로 캐리어, 특히 (회로) 기판 내 개구에는 페라이트 코어가 장치되는데, 상기 페라이트 코어는 상기 기판 위에서 그리고 상기 기판 아래에서 형성되는 플럭스가 측면으로/수평으로 진행되는 2개의 림(limb) 및 2개의 외부 수직 페라이트 필라(pillar)에 의해 폐쇄될 수 있도록 설계되어 있다. 이러한 방식으로 8자 형 페라이트 소자가 생성되며, 상기 페라이트 소자는 기판 위에 배치될 경우에는 E자형 및 I자형 부분으로 이루어지고, 클램프들에 결합된다

기판을 관통하는 수직의 페라이트 세그먼트들이 생략되는 경우에는, 도 2에 상응하는 2개의 분리형 페라이트 기판으로 이루어지는 비교적 단순한 구조물이 얻어진다. 이러한 구조물은 도 1에 따른 트랜스포머의 실시예에 상응하게 인덕터의 축소를 야기하고 하부 주파수 영역에서 제한된 출력을 야기하기는 하지만, 더욱 단순하게 제조될 수도 있다.

페라이트 소자들이 베이스로 사용되는 회로 캐리어의 비교적 큰 면적 비율을 차지하는 것은 단점으로 작용한다. 상기와 같이 회로 캐리어의 많은 면적을 차지한다는 사실은 특히 소형화에 모순되는 점이다. 페라이트 소자들에 의해 점유되는 면적은 일반적으로 SMD-소자들/표면 실장 소자들의 장착에 적합하지 않다.

지금까지 선행 기술에는 광범위한 해결책을 재현하는 구상이 공지되어 있지 않다. 페라이트 코어들은 면적을 감소하기 위해 통상 비교적 작게 설계된다. 다른 한 편으로는 플럭스에 필요한 횡단면은 페라이트 코어들이 작게 설계될 경우 상응하는 전체 높이에 의해 달성될 수 있다. 시장에서는 상이한 형태 및 크기의 페라이트 코어들을 구할 수 있다.

참고 문헌 [1]은 예컨대 Mn-Zn 페라이트를 포함하는 다층 트랜스포머에 대해 고찰하고 있다. 상기 간행물에서는 전기적 특징들이 기술되고, 한 편으로는 종래 방식의 코일 구조물과 다른 한 편으로는 새로운 코일 구조물을 갖는 2개의 트랜스포머 타입이 비교되며, 이 경우 일차 및 이차 도체들은 수직 방향으로뿐만 아니라, 수평 방향으로 교대로 위치 설정된다. 상기와 같은 유형의 변이형들에 의해 결합 계수들이 최적화될 수 있다.

또한, 참고 문헌 [2]에는 회로 기판들에 집적하기 위한 평면 트랜스포머가 공지되어 있다. 상응하는 트랜스듀서는 다수의 소비 장치에 파워를 공급할 수 있다. 평면 장치는 집적 회로들 그리고 예컨대 자성 코어를 포함하는 페라이트 폴리머 기판들에서 스파이럴 코일들(spiral coil)로 이루어진다.

전술한 두 참고 문헌은 SMD 소자들의 장착과 관련한 최상의 이용에 대해서는 기술하지 않는다.

본 발명의 과제는, 평면 인턱터들 및 트랜스포머들을 종래의 기판과 같이 표면에 추가로 장착하여 이러한 소자들에 대한 면적 수요가 무시될 수 있도록 하기 위해, 다층 회로 캐리어에의 상기 소자들의 집적시 상기 소자들이 매립될 수 있는 방식으로 상기 소자들의 구조적 형상 및 상응하는 제조 방법을 제공하는 것이다.

상기 과제의 해결책은 독립항의 개별 특징 조합에 의해 재현된다. 바람직한 실시예들은 종속항들에서 제시될 수 있다.

본 발명은 평면형 트랜스포머들 또는 인덕터들의 페라이트 기판들은 낮은 소결 온도에서 제조됨으로써 동시 소성(Co-Firing)법으로 수직의 금속 관통 프레이트들 및 표면 부전도성 세라믹 절연층들을 포함할 수 있다는 인식을 기본으로 한다. 본 발명에 따른 구조적 형상에 따르면, 페라이트 기판들은 자속의 도체로서 그리고 추가의 표면 실장 장치들(SMD: Surface Mounted Devices)의 회로 캐리어로서 이중 기능을 실행한다. 그 결과 주요 소형화 이점이 달성된다.

상응하는 다층 회로 장치의 구조는 플럭스 형성 및 증폭에 이용될 수 있는 페라이트 기판들이 집적된 평면 코일 또는 평면 트랜스포머 영역 내 부전도성 회로 캐리어(메인 기판) 상에 계속해서 존재할 수 있도록 한다. 선행 기술에 대한 변형예에서 페라이트 기판들은 소결법에 의해서, 바람직하게는 저온 동시 소성 세라믹(Low Temperature Cofiring Ceramics)으로 이루어지는 다수의 개별 층으로부터 제조되며, 상기 페라이트 기판들은 소결 전에 "그린(Green)" 상태에서 금속으로 압착되어 층 복합물로 적층된다. 중요한 것은, 이러한 방법에서는 페라이트 층들에 금속 관통 플레이트들 및 부전도성의 고절연성 커버층들이 제공된다는 점이다. 연결시, 그렇게 제조된 페라이트 기판들은 납땜- 또는 접착 방법에 의해 코일 또는 트랜스포머 영역 내 부전도성 회로 캐리어 상의 양측에 고정된다. 부전도성 절연층들 및 관통 플레이트들을 갖는 스트립 도체들은 페라이트 기판들의 표면에도 SMD- 소자들을 장착할 수 있는 가능성을 열어줌으로써, 상기 절연층들 및 스트립 도체들은 페라이트 기판들의 연결 기술에 의해 메인 기판의 회로 소자들에 전기적으로 연결된다.

단층 또는 다층의 부전도성 회로 캐리어들의 층들은 바람직하게 유기 또는 세라믹 재료들로 이루어지거나 또는 복합 재료로부터 석출될 수 있다. 최종적으로 예비 처리된 페라이트 기판들을 부전도성 회로 기판에 고정하는 작업은 바람직하게 에폭시 접착제를 이용한 접착으로 이루어지거나 또는 예컨대 경질 땜납(brazing solder) 또는 나도 기술의 은 땜납(silver solder)의 사용하에 땜납으로 이루어질 수 있다.

페라이트 기판들의 표면이 본 발명에 의해 SMD 장착에 사용 가능하게 되었으므로, 상기와 같은 부품들은 전체 회로의 다른 부분들로부터 상기 페라이트 기판들의 표면에 위치 설정될 수 있으며, 그 결과 보다 콤팩트한 구조가 달성된다.

기판 밖에 있는 관통 플레이트들의 대안적인 실시예들에서 SMD의 전기 콘택팅은 전체 걸쳐서 또는 부분적으로도 위로부터의 콘택팅으로 대체될 수 있다. 선행 기술에 따르면, 이러한 콘택팅은 예를 들어 본드 와이어들 또는 SIPLIT(Simens Planar Interconnect Technology) 방법에 의해서 달성될 수 있으며, 이 경우에는 SMD가 캐리어로서 포토 패턴 형성 가능한(photopatternable) 박막으로 갈바닉 분리된 금속화층을 덮는다.

본 발명에 상응하는 다층 회로 장치를 제조하기 위한 방법은 페라이트 기판들이 절연층들에 의해 소결법으로 표면 절연될 수 있다는 인식에 기인하며, 이 경우 소위 LTCC 세라믹이 사용된다. 상기 세라믹은 특히 MnZn-페라이트 또는 NiZnCu -페라이트일 수 있다. 상기 페라이트 재료들은 그들이 플랫식 평면 트랜스포머들의 전형적인 주파수 범위에서, 즉 1 내지 5MHz에서 400을 초과하는 충분한 상대 침투성을 갖도록 적용될 수 있다. 페라이트 기판들은 단층 또는 다층으로 형성될 수 있다. 중요한 것은, 특히 부전도성 세라믹 층들에 의해 양측이 소결된 절연층을 갖는 페라이트 기판들의 외부 디스플레이다. 동시에, 연소될 수 있는 수직 관통 플레이트들 및 표면 금속화층이 제공됨으로써, 소자들을 설치하기 위한 전체 표면이 예비 처리된다. 통상적으로 중간 회로 캐리어는 각 50 내지 100㎛ 이하의 층 두께를 갖는 10 내지 20개의 부전도성 세라믹층으로 이루어진다. 페라이트 기판들은 예컨대 전체 두께가 100 내지 500㎛가 되도록 두께가 50 내지 100㎛인 개별 층들로 설계된다. 상기 페라이트 기판들의 가로 연장부는 인덕터 또는 트랜스포머의 매립된 코일 권선들의 면적을 넘어서 10 내지 20mm로 제공된다.

하기에서는 본 발명을 한정하지 않는 개략적인 첨부 도면들을 참고로 실시예들이 설명된다.
도 1은 회로 캐리어를 관통하는 페라이트 소자들을 갖는 소위 코어 구조물로서 설계되고, 부전도성 회로 캐리어에 집적된 평면 트랜스포머의 공지된 횡단면 구조를 도시한 도면이고,
도 2는 부전도성 회로 캐리어에 집적된 평면 트랜스포머의 공지된 횡단면 구조를 도시한 도면으로서, 페라이트 기판 형태의 페라이트 소자들은 트랜스포머 영역 내에서 회로 캐리어의 양측에 놓여 있다.
도 3은 양측이 소결된 절연 페라이트 기판들을 포함하고 SMD-소자들이 장착된 평면 트랜스포머의 구성 부품들을 횡단면으로 도시한 도면이고,
도 4는 도 3에 상응하게 구조 및 연결 기술적인 공정 단계들의 완료 후 트랜스포머 구조물을 도시한 도면이다.

하기에서는, 특히 평면 유도성 소자의 변이형으로서 평면 트랜스포머가 관찰된다. 선행 기술에 상응하게 인접하는 평면 트랜스포머는 본 발명에 상응하게, 즉 도 3에 도시된 바와 같이 다층 회로 캐리어(1)에 매립된 스트립 도체들의 일차 및 이차 권선(21 및 22)으로 구성된다. 확장된 회로의 캐리어로서 기판(1)는 추가의 표면 금속화층들(111 내지 118) 및 매립된 금속화층(121, 122)을 갖는다. 표면층들 및 매립된 층들은 금속 관통 플레이트(131 내지 134)에 전기 전도성으로 연결되어 있다. 트랜스포머는 페라이트 기판들(311, 321)의 양측에 설치된다. 선행기술을 벗어나, 상기 페라이트 기판들은 저온 소결된 LTCC-세라믹, 예를 들면 MnZn-페라이트 또는 NiZnCu-페라이트로 제조된다. 상기 페라이트 기판들은 단층 또는 다층 페라이트 기판일 수 있다. 세라믹 다층 기술을 사용함으로써 페라이트 기판들에는 부전도성 절연 커버층(312, 313 또는 322, 323) 및 추가로 관통 플레이트들(3111, 3112 또는 3211 내지 3212) 그리고 스트립 도체들(3121 내지 3134 또는 3221 내지 3234)이 제공될 수 있다. 상기 페라이트 기판들은 그 결과 독자적인 회로 캐리어(31 또는 32)(페라이트 회로 기판들)의 특징들을 갖는다. 표면 접촉면들(예를 들면 3222 및 3223) 사이에서 충분한 절연을 달성하기 위해서는 바람직하게 세라믹 재료로 이루어진 부전도성 절연층들(312, 313 또는 322, 323)을 제공하는 것이 중요하다. 페라이트 기판의 적어도 한쪽, 바람직하게는 양쪽에는 소결법에 의해서 상기와 같은 유형의 부전도성 절연층들이 제공됨으로써, 상기 페라이트 가판은 하나의 소자를 형성하는데, 이러한 소자는 납땜- 또는 접착 연결부(411 내지 414 또는 421 내지 424)에 의해, 기계적 고정과 더불어 개별 페라이트 기판과 메인 기판 사이에서 전기 전도성 연결이 생성되도록 고유의 단층 또는 다층 회로 캐리어(1) 위에, 즉 기판 위에 설치된다. 온도 부하를 받는 방법으로 제조된 코팅 페라이트 기판들은 바람직하게 부전도성 회로 캐리어(1)의 양쪽에 제공된다.

따라서, 다른 경우에는 반도체와 관련한 페라이트 기판들의 페라이트 세라믹에서는 구조화된 스트립 도체들을 갖고 전기적으로 절연된 표면이 구현되며, 상기 표면은 전체 회로 레이아웃의 부분이고, 따라서 상기 표면에는 공간을 절약하는 방식으로 SMD-소자들(511 내지 523)이 부착될 수 있다. 단층 또는 다층 부전도성 회로 캐리어(1)의 층들은 예를 들면 유기 또는 세라믹 재료로 이루어지거나 또는 복합 재료로 이루어질 수 있다.

페라이트 기판들(31, 32)을 부전도성 회로 캐리어(1) 상에 고정시킬 수 있는 연결 기술(41, 42)은 기계적, 전기적 그리고 열적 요구 조건들을 충족해야 한다. 상응하게는 에폭시 접착제와 같은 접착 물질 또는 경질 땜납 또는 나노 기술의 은 땜납과 같은 납땜이 바람직하게 이용될 수 있다. 특히 부전도성 세라믹으로 이루어진 하나 이상의 부전도성 절연층(312, 313, 322, 323)을 이용하여 LTCC-기술의 범주에서 달성될 수 있는 페라이트 기판들의 절연과 동시에 가열될 수 있는 표면 금속화층(3121 내지 3234)에 의해서는 장착 가능하고 간단히 콘택팅될 수 있는 트랜스포머의 표면이 달성된다.

페라이트 기판들 내부에 있는 전기 관통 플레이트들(3111, 3112 내지 3211, 3212)에 대안적으로 메인 기판 위에 있는 표면 금속화층(111 내지 118)은 본딩 와이어들에 의해서도 페라이트 기판들 상에 있는 표면 금속화층에 연결될 수 있다.

LTCC-기술에서는 맨 먼저 개별 그린 박막들이 가공된다. 대부분 수직인 관통 플레이들에 있어서는 레이저들 또는 기계적 천공 공구들을 이용하여 박막에 개구를 형성하고, 이 경우 충전은 형판 압력을 이용하여 전도성 금속 페이스트로 이루어진다. 평면 라인 구조물들은 실크 스크린 프린팅에 의해서 박막 표면들에 만들어진 다음, 전형적인 방법으로 10개 내지 20개의 박막들이 겹쳐서 적층되어 소결된다. 그 결과 밀봉형 다층 회로 캐리어가 나타난다.

무기 세라믹 다층 기판들과 관련된 경질 땜납 또는 와이어 본딩과 같은 고온에 안정적인 설계 및 연결 기술을 전용 사용할 경우 회로의 열 사용 범위는 전형적으로 250℃인 페라이트 재료의 퀴리 온도(Curie-Temperatur)까지 확대된다.

페라이트 기판들을 부착할 수 있는 페라이트 회로 기판들을 개선함으로써, 다른 경우에는 쓸모없는 트랜스포머 또는 코일의 면적은 저주파 범위에서 표면 실장 소자들/SMD를 부착하기 위해 이용될 수 있다. 그로 인해 다른 측면에서는 기판 표면이 절약될 수 있고 전체 회로가 축소될 수 있다.

도 1 및 도 2에 도시된 선행 기술은 도 1에 상응하게는 코어 구조물로 나누어지고 도 2에 상응하게는 기판 구조물로 나누어진다. 본 발명을 설명하기 위한 개선예의 기본은 기판 구조물이다. 상기 기판 구조물은 적용예들을 공정 기술적으로 간소화함으로써 비교적 높은 주파수(MHz)에서 조기에 저주파수로 작동되는(100kHz), 도 1에 따른 코어 구조물로부터 개발되었다. 도 2에 도시된 페라이트 기판들(2)은 코일들(8)을 갖는 트랜스포머의 영역에서 부전도성 회로 캐리어(1)의 양쪽에 배치된다.

도 3 및 도 4에 상응하게 본 발명에 상응하는 회로 장치는 다음과 같다: 예를 들면 세라믹 또는 에폭시 수지로 이루어진 기판의 단층 또는 다층 부전도성 회로 캐리어(1)를 포함하는 적어도 하나의 평면 코일(21, 22)을 기재로 하여, 페라이트 회로 기판들(31, 32)은 상기 코일 또는 평면 트랜스포머의 영역에서 부전도성 회로 캐리어(1)의 양쪽에 설치된다. 페라이트 회로 기판들(31, 32)은 납땜 방법 또는 접착 방법(41, 42)에 의해 부전도성 회로 캐리어(1) 상에 고정된다. 이에 대한 선행 단계에서는 페라이트 기판들(311, 321)이 개별 페라이트 그린 박막들로 이루어진 다층 바디로서 형성되어 부전도성 절연 그린 박막들(312, 313, 322, 323)을 열 압축함으로써 복합체(31, 32)로 적층된다. 개개의 그린 박막들에는 적층 전에 펀칭되어 전도성으로 충전된 관통 플레이트들 및 실크 스크린 프린팅 처리된 표면 금속화층이 제공된다. 개개의 복합체들(31, 32)은 예컨대 900℃의 낮은 소결 온도에서 연소된다. 이러한 연소는 금속 페이스트들과 페라이트 또는 부전도성 박막들의 상호 적용된 소결 및 열 팽창 특성을 기초로 하여 무응력(stress-free)으로 그리고 크랙 없이(creak-free) 없이 이루어질 수 있다.

표면 실장 소자들(511 내지 523)은 부전도성 회로 캐리어(1) 위에 그리고 - 중요하게는 - 페라이트 회로 기판들(31, 32) 위에도 설치될 수 있다. 전기 접속들은 메인 회로 기판(1)의 표면 금속화층(111 내지 118)으로부터전 도성 연결 소자들(41, 42)을 통해 관통 플레이트들(3111 내지 3212)에 의해 이루어질 수 있다.

도 4는 도 3에 도시된 부분들을 조립된 상태로 보여주고 있다. 도면 부호들은 도 3으로부터 제시될 수 있다.

LTCC-기술에서 사용되는 프로세스 온도 또는 소결 온도는 약 900℃이다. 상기 기술과 관련하여 은과 같은 재료들은 경제적으로 가공될 수 있다. 소위 HTCC- 기술/High Temperature Cofired Ceramics의 사용도 가능하며, 이 경우 몰리브덴, 텅스텐 및 백금은 도체로서 사용된다. 기본적인 회로 설계는 LTCC-기술/Low Temperature Cofired Caramics의 경우와 같은 방식으로 이루어진다.

참고 문헌:

[1] SATO T, YOKOYAMA H, YAMASAWA K, TOYA K, KOBAYASHI S, MINAMISAWA T: "Multilayered transformer utilizing Mn-Zn ferrite and its application to a forward-type DC-DC converter." Electrical Engineering in Japan 2001; 135;1-8

[2] WAFFENSCHMIDT E, JACOBS J: "Planar resonant multi-output transformer for printed circuit board integration. Proceedings of the 39^th Annual Power Electronics Specialists Conference (PESC) 2008; 4222-4228

Claims

적어도 하나의 집적된 평면 코일 및/또는 적어도 하나의 집적된 평면 트랜스포머(21, 22)를 갖는 적어도 하나의 부전도성 단층 또는 다층 회로 캐리어(1) 그리고 상기 적어도 하나의 부전도성 회로 캐리어(1) 상에서 코일 및/또는 트랜스포머 영역에 마주 놓이도록 배치된 페라이트 회로 기판들(31, 32)로 이루어진 다층 회로 장치로서,
상기 페라이트 플레이트(311, 321)의 양측은 적어도 부분적으로 하나 이상의 부전도성 세라믹 소결 절연층(312, 313, 322, 323)으로 커버되고,
상기 부전도성 회로 캐리어(1)에는 표면 금속화층(111 내지 118)이 제공되며, 그리고
코팅된 상기 페라이트 기판들(31, 32) 각각은 상기 부전도성 회로 캐리어(1)의 표면에 고정식으로 배치되어 표면 실장 소자들을 장착하기 위한 면을 외부로 나타내는,
다층 회로 장치.
제 1항에 있어서,
상기 페라이트 회로 기판들(31, 32)이 저온 동시 소성 단층 또는 다층 세라믹/LTCC로 이루어지는,
다층 회로 장치.
제 2항에 있어서,
페라이트 회로 기판들이 MnZn-페라이트 또는 NiZnCu-페라이트를 포함하는,
다층 회로 장치.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 부전도성 회로 캐리어(1)가 유기 세라믹 재료로 이루어지거나 복합 재료로 이루어지는,
다층 회로 장치.
제 1항 내지 제 4항 중 어느 한 항에 있어서,
상기 부전도성 회로 캐리어(1)의 표면에 상기 페라이트 회로 기판들(31, 32)을 고정하는 작업이 접착 또는 납땜 연결로 설계되는,
다층 회로 장치.
제 5항에 있어서,
납땜 연결이 나노 기술의 은 땜납(silver solder)으로 설계되는,
다층 회로 장치.
제 1항 내지 제 6항 중 어느 한 항에 있어서,
상기 회로 캐리어(1) 및 상기 페라이트 회로 기판들(31, 32)이 표면형(111 내지 118, 3121 내지 3134, 3221 내지 3234)과 매립형(121, 122) 스트립 도체들 그리고 적층식으로 연결될 수 있는 관통 플레이트들(131 내지 134, 3111, 3112, 3211, 3212)을 갖는 복수의 층으로 구성되는,
다층 회로 장치.
제 1항 내지 제 7항 중 어느 한 항에 있어서,
상기 회로 캐리어(1)와 상기 페라이트 회로 기판들(31, 32) 간의 전기적 연결들이 와이어 본딩으로 설계되는,
다층 회로 장치.
제 1항 내지 제 8항 중 어느 한 항에 있어서,
상기 회로 캐리어(1)와 상기 페라이트 회로 기판들(31, 32) 간의 전기적 연결들이 각각 적층된 유기 박막에 의해 수행되며, 박막들은 목표한 콘택 위치들에의 레이저 처리에 의해 개방되고 상기 위치에서는 포토리소그래피(photolithography) 구조화 및 갈바닉 프로세스 기술에 의해 추가의 금속화층 평면이 보충되는,
다층 회로 장치.
제 1항 내지 제 9항 중 어느 한 항에 있어서,
표면 실장/SMD-소자들(511 내지 523)이 배치되는,
다층 회로 장치.
제 1항 내지 제 10항 중 어느 한 항에 따른 다층 회로 장치를 제조하기 위한 방법으로서,
부전도성 회로 캐리어(1) 상에 고정하기 전에, 페라이트 기판들(311, 321)을 LTCC-세라믹 저온 소결 방법으로 외부에서 제조하여 적어도 단층으로 형성하고 상기 페라이트 회로 기판들의 양측을 각각 소결법에 의해서 부전도성 절연층(312, 313, 322, 323)으로 코팅하며,
상기 페라이트 회로 기판들(311, 321) 위에 연소될 수 있는 표면 금속화층(3121 내지 3134, 3221 내지 3234)을 배치하고,
절연층들(312, 313, 322, 323)이 제공된 최종 소결된 페라이트 회로 기판들(31, 32)을 접착법 또는 납땜법으로 상기 부전도성 회로 캐리어(1) 상에 고정하는,
다층 회로 장치의 제조 방법.
제 11항에 있어서,
실크 스크린 프린팅으로 부전도성 층들의 표면들에 스트립 도체들을 나타내는,
다층 회로 장치의 제조 방법.