JP2746723B2 - 厚膜の磁界結合コイルを有する回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜の磁界結合コイルを有する回路に関
し、更に詳しくいえば、増幅器、ディプレクサなど、複
数のコイルを含む回路に用いられ、特に、上記コイル部
分を、多層回路基板に厚膜の磁界結合コイルとして形成
し、部品実装の簡略化と小型化を図った厚膜の磁界結合
コイルを有する回路に関する。

〔従来の技術〕

第４図は、従来の回路例（１）、第５図は、従来例の
中間周波トランスを示した図、第６図は、従来の回路例
（２）である。

図中、１は中間周波トランス、２は金属キャップ、３
は微調整用ネジ、４はコイルボビン、TRはトランジス
タ、C₁はコンデンサ、L₁は１次側コイル、L₂は２次側コ
イル、Vccは電源、Rxは受信部、Txは送信部、ANTはアン
テナ、L₃〜L₉はコイル、C₂〜C₈はコンデンサ、５、６は
バンドパスフィルタを示す。

第４図の回路例（１）は、中間周波変換部分の回路を
図示したものである。この回路では、１次側コイルL₁と
２次側コイルL₂から成る中間周波トランス１を用いてお
り、その１次側コイルL₁と並列にコンデンサC₁（共振
用）を接続し、この並列回路（共振回路）をトランジス
タTRのコレクタに接続している。

従来、上記の回路をプリント回路基板に実装する際、
中間周波トランス１は、第５図に示したようなディスク
リート部品を用いていた。

第５図のＡ図は外観、Ｂ図は内部構造を示す。

中間周波トランス１は、その外側に金属キャップ２が
設けてあり、更に上部にはフェライト製の微調整用ネジ
３が設けてある（Ａ図参照）。また金属キャップ２の内
部には、１次側コイルL₁と２次側コイルL₂を同心円的に
巻装したコイルボビン４が入れてある。

上記の中間周波トランス１は、自己インダクタンス及
び相互インダクタンスを調整する必要があり、その場
合、微調整用ネジ３を回動してコイルボビン４内で上下
動させることにより、調整していた。

第６図の回路例（２）は、１つのアンテナで送受信を
行う際に用いるディプレクサの回路例である。この回路
は、送信部Tx側と受信部Rx側とにそれぞれ、バンドパス
フィルタ５、６を設けたものである。このバンドパスフ
ィルタ５、６は、それぞれ、コンデンサとコイルとの並
列回路を３回路備えている。

上記のディスプレクサを設計する場合、特に周波数が
数十MHzであると、使用するコイルのインダクタンス値
は、通常、数μＨ程度となる。したがって、この回路を
プリント回路基板に実装する際は、ディスクリート部品
のコイル（フェライト磁芯入り）が使用されている。

又、上記のコイルを厚膜で形成する場合は、数百nH
（ナノヘンリー）程度がモジュール形状等から限界とな
る。このため、厚膜のコイルを使って上記のディプレク
サを実現するためには、コンデンサの容量値で目的の時
定数が得られるように設計していた。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点が
あった。

（１） コイル部分をディスクリート部品により実装し
た場合には、小型化が困難であり、かつ実装作業に手間
がかかる。

（２） ディスクリート部品で構成したコイル部分、例
えば中間周波トランス等においては、微調整ネジのよう
な可動部分を有するため、経時的に不安定である。

またプリント配線基板に実装（ディスクリード部品で
実装）した場合、背の高いものとなる。

（３） 上記従来例で示したような回路のコイル部分
を、単に厚膜で形成しても所定のインダクタンス値が得
られにくく、本来の回路機能を発揮するのは困難であっ
た。

本発明は、このような従来の欠点を解消し、複数のコ
イルを多層回路基板に実装する際、厚膜の磁界結合コイ
ルとして形成し、部品実装の簡略化と小型化を達成する
ことを目的とする。

〔課題を解決するための手段〕

本発明は上記の目的を達成するため、次のように構成
したものである。

（１） 少なくとも複数のコイルを含む回路の部品を多
層基板に設けると共に、前記複数のコイルの内、互いに
磁界結合したコイルを、前記多層基板の複数の層に渡り
厚膜コイルパターンとして設定した厚膜の磁界結合コイ
ルを有する回路部品であって、前記多層基板を構成する
複数の層に、それぞれコイルのターンの所定割合の長さ
を有する第１のコイルパターンと、第２のコイルパター
ンとを、互いに向かい合った位置に厚膜の導体パターン
として形成し、前記第１及び第２のコイルパターンを、
それぞれ各層間で接続することにより、前記磁界結合の
コイルを形成した。

（２） 前記（１）と回路部品において、各層上に形成
した第１のコイルパターンと、第２のコイルパターン
を、互いに向かい合った位置からずらして配置すること
により、２つの重なり合ったヘリカルコイルを形成し
た。

〔作用〕

本発明は上記のように構成したので、次のような作用
がある。

（１） 上記第１の発明においては、磁界結合したコイ
ルを多層回路基板に形成する際、磁気結合の結合度を調
整して実装できる。

したがって、使用に際し、従来のようなインダクタン
スの調整をする必要がなく、無調整で使用できる。また
上記結合度の調整は、コイルパターンの形成時に簡単に
でき、しかも小型化も同時に達成できる。

（２） 上記第２の発明については、コイルの重なり具
合の調整により、簡単に、しかも大幅に、磁気的結合度
を変化させることができる。

したがって、コイル間の相互インダクタンスを利用し
て他のコイルの機能をさせることもでき、部品点数を削
減して小型で実装の容易な回路ができる。

〔実施例〕 以下、本発明の実施例を図面に基づいて説明する。

第１図は、本発明の第１実施例を示した図であり、Ａ
図は分解平面図、Ｂ図は断面図である。図中、５−１〜
５−４はフェライトシート、６−１〜６−４は１次側コ
イルパターン、７−１〜７−４は２次側コイルパター
ン、８はブラインドスルーホールを示す。

この実施例は、第４図に示した中間周波トランス１
を、多層回路基板に厚膜のコイルパターンとして実装し
た例である。多層回路基板としては、フェライトシート
５−１〜５−４を積層したものを用い、膜厚のコイルパ
ターンは、導体パターンをバイファイラ巻きにしたもの
である。

図示のように、フェライトシート５−１〜５−４上に
は、それぞれ第１のコイルパターンとして、１次側コイ
ルパターン（導体の印刷パターン）６−１〜６−４と、
第２のコイルパターンとして、２次側コイルパターン
（導体の印刷パターン）７−１〜７−４を、バイファイ
ラ巻きにしてパターニングする。

即ち、各フェライトシート５−１〜５−４上では、１
次側コイルパターン６−１〜６−４と、２次側コイルパ
ターン７−１〜７−４がそれぞれ、ほぼコイルの半周の
コイルパターンに形成され、かつこれらの半周のコイル
パターンが互いに向き合うようにしてパターニングされ
る。

そして、各半周のコイルパターンの端部は、ブライン
ドスルーホール（内部が導体で充満したスルーホール）
８により、他のフェライトシート上のパターンと接続す
ることにより、１次側コイルL₁と２次側コイルL₂（第４
図参照）から成る中間周波トランス１を形成する。

上記のようにして、１次側コイルパターン６−１〜６
−４と、２次側コイルパターン７−１〜７−４をフェラ
イトシート５−１〜５−４上にパターニングするが、そ
の際、パターン（導体パターン）の大きさ、ターン数
（１次側と２次側のコイルのターン数比率）、１次側コ
イルパターン６−１〜６−４と２次側コイルパターン７
−１〜７−４との重なり具合等を調整することにより、
中間周波トランスのインダクタンス値を最適な値に設定
する。

このようにすれば、完成した中間周波トランスは、無
調整で使用することができる。また、多層回路基板への
内蔵が可能なので、実装高さを低くでき小型化が可能と
なる。

第２図及び第３図は、本発明の第２実施例を示した図
であり、第２図は回路説明図、第３図は実装図である。
図中、第６図と同符号は同一のものを示し、Ｍは相互イ
ンダクタンス、９−１〜９−４は回路基板（多層回路基
板を構成する各回路基板）、10−１〜10−４は第１のコ
イルパターン、11−１〜11−４は第２のコイルパターン
を示す。

この実施例は、第６図に示したディプレクサを多層回
路基板に実装した例である。

第２図において、Ａ図は適用する回路例（回路の一
部）、Ｂ図はその等価回路、Ｃ図は実際のバンドパスフ
ィルタの接続図である。なお図では第６図のバンドパス
フィルタ５について示したが、バンドパスフィルタ６に
ついても同様にして実施できる。

先ず、Ａ図のように、２つのコイルL₃とL₄を接近して
配置すると（磁界結合回路）Ｂ図のように相互インダク
タンスＭが発生する。この相互インダクタンスＭを、バ
ンドパスフィルタ５内のコイルL₅と同じインダクタンス
値にできたとすれば、バンドパスフィルタ５は、Ｃ図に
示した接続図で済む（コイルL₅が不要になる）。これを
実現するために、第３図のようにして実装を行う。

第３図において、Ａ図は分解平面図、Ｂ図は断面図で
ある。図示のように、多層回路基板を構成する各回路基
板９−１〜９−４上には、それぞれバイファイラ巻きに
した第１のコイルパターン10−１〜10−４と、第２のコ
イルパターン11−１〜11−４が互いに対向位置（第１図
参照）からずれた位置にパターニングしてある。

上記の各回路基板９−１〜９−４上のコイルパターン
の端部間は、ブラインドスルーホールにより互いに接続
し、全体として、２つの重なり合ったヘリカルコイルを
形成させる。このようにすると、第１のコイルパターン
10−１〜10−４と、第２のコイルパターン11−１〜11−
４で構成した２つのヘリカルコイル（第２図のコイルL₃
とL₄に対応）は、磁界結合のコイルとなり、相互インダ
クタンスＭ（第２図Ｂ参照）が発生する。この結合度
は、約10％程度でコイルL₃、L₄のオーダーの約10倍のイ
ンダクタンスが得られるため、第２図Ｃの接続により、
第６図のバンドパスフィルタ５と等価な回路が得られ
る。

したがって、第３図のＢ図に示したように、コンデン
サC₃、C₄、C₅をディスクリート部品として実装すれば、
バンドパスフィルタ５（第６図参照）が得られる。また
上記と同様にしてバンドパスフィルタ６も同一基板に実
装すれば、第６図に示したようなディプレクサが得られ
る。

なお、上記のコイルパターを形成する際、第１のコイ
ルパターン10−１〜10−４と、第２のコイルパターン11
−１〜11−４の重なり具合を調整すれば、結合度を自由
に変化させ、相互インダクタンスの値を任意に設定する
ことができる。また、２個のコイルのパターニングによ
り、３個のコイルを作ることができるので、第６図の例
では、コイルL₅とL₈の２個のコイルを使わなくて済み、
その分部品点数が少なくなる。

結局、第６図の回路のコイルを、単に厚膜で形成した
場合には、７個のコイルを作る必要があるが、上記第２
実施例のようにすれば５個のコイルを作るだけで済む。

そして、全コイルの内、４個のコイルがそれぞれ２個
づつ重なり合っているので、パターンを単に４個形成し
た場合よりも小さなパターンで済む（重なり合っている
分だけ小さなパターンとなる）。

このため、モジュールの小型化ができ、コスト的にも
有利となる。

以上実施例について説明したが、本発明は次のように
しても実施可能である。

（１） 第１実施例（第１図参照）の場合、比較的使用
周波数が低ければ、フェライトシートを用いるが、例え
ば12GHzを1GHzに変換する場合のように、使用する周波
数帯が高ければ、フェライトシートの代わりに、非磁性
のセラミック基板を用いて構成すればよい。

特にコイルパターン間の浮遊容量の発生を低減させる
のに低誘電率の非磁性絶縁体が有効である。

（２） 第１実施例の場合、中間周波トランスを多層回
路基板に内蔵することが可能であるが、その際、多層回
路基板の内部層にのみパターニングして（基板の表面層
を使わない）内蔵させることも可能である。

（３） 上記第１実施例の用途としては、例えば増幅器
等の直流カット部分の回路やインピーダンス変換部等に
も利用することができる。

なお、中間周波トランスの場合は、２次側コイルの巻
数を、１次側コイルの巻数より少なくして、ローインピ
ーダンスに変換する構成が一般的である。

（４） 第２実施例の場合、コンデンサはディスクリー
ト部品としたが、高誘電率の回路基板を用いれば、厚膜
のコンデンサを形成して多層回路基板に内蔵させること
も可能である。

（５） 上記第２実施例において、回路基板をフェライ
トで構成すれば、コイルのパターニング径、ターン数を
減らすことができ、更に小型化を達成できる。

（６） 上記コイルパターンとしては、実施例のよう
に、ほぼコイルの半周分の長さずつパターニングしても
よいが、このような例に限らず、例えば2/3周、あるい
は3/4周等、任意の長さのコイルパターンにしても、上
記実施例と同様にして実施可能である。

特に、半周分よりも長くパターニングした場合には、
スルーホールの位置がずれるため、良好なコイルが製作
可能であり、また少ない層数でより多くのターン数が得
られる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果
がある。

（１） ディスクリート部品で実装した場合にくらべ
て、小型で実装が容易である。

（２） コイルパターンの形成時に、インダクタンス値
の調整が簡単にできるから、実装後の調整は不要（無調
整化）である。

（３） 基板の材料を変えれば、使用する周波数が低く
ても、高くても使用できる。

（４） 従来のような機械的な微調整機構がないので、
構造的に安定している。

（５） 背の高いディスクリート部品によるコイルを使
用しないから、実装高さが低くできる。

（６） 特に第２発明のようにすれば、部品点数の削減
ができ（相互インダクタンスで他のコイルの代わりがで
きる）、モジュールの小型化とコストダウンが実現でき
る。

【図面の簡単な説明】

第１図は本発明の第１実施例の実装図、 第２図は第２実施例の回路説明図、 第３図は第２実施例の実装図、 第４図は従来の回路例（１）を示した図、 第５図は従来例の中間周波トランスを示した図、 第６図は従来の回路例（２）を示した図である。 ５−１〜５−４……フェライトシート ６−１〜６−４……１次側コイルパターン ７−１〜７−４……２次側コイルパターン ８……ブラインドスルーホール ９−１〜９−４……回路基板 10−１〜10−４……第１のコイルパターン 11−１〜11−４……第２のコイルパターン

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも複数のコイルを含む回路の部品
   を多層基板に設けると共に、前記複数のコイルの内、互
   いに磁界結合したコイルを、前記多層基板の複数の層に
   渡り厚膜コイルパターンとして設定した厚膜の磁界結合
   コイルを有する回路部品であって、 前記多層基板を構成する複数の層に、それぞれコイルの
   ターンの所定割合の長さを有する第１のコイルパターン
   （６−１〜６−４、10−１〜10−４）と、第２のコイル
   パターン（７−１〜７−４、11−１〜11−４）とを、互
   いに向かい合った位置に厚膜の導体パターンとして形成
   し、 前記第１及び第２のコイルパターンを、それぞれ各層間
   で接続することにより、前記磁界結合のコイルを形成し
   たことを特徴とする厚膜の磁界結合コイルを有する回路
   部品。
2. 【請求項２】前記各層上に形成した第１のコイルパター
   ン（10−１〜10−４）と、第２のコイルパターン（11−
   １〜11−４）を、互いに向かい合った位置からずらして
   配置することにより、２つの重なり合ったヘリカルコイ
   ルを形成したことを特徴とする請求項１記載の厚膜の磁
   界結合コイルを有する回路部品。