JPH03278594A - 厚膜の磁界結合コイルを有する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜の磁界結合コイルを有する回路に関し、
更に詳しくいえば、増幅器、デイプレクサなど、複数の
コイルを含む回路に用いられ、特に、上記コイル部分を
、多層回路基板に厚膜の磁界結合コイルとして形成し、
部品実装の簡略化と小型化を図った厚膜の磁界結合コイ
ルを有する回路に関する。

〔従来の技術〕

第４図は、従来の回路例（１）、第５図は、従来例の中
間周波トランスを示した図、第６図は、従来の回路例（
２）である。

図中、ｌは中間周波トランス、２は金属キャップ、３は
微調整用ネジ、４はコイルボビン、ＴＲはトランジスタ
、Ｃ１はコンデンサ、Ｌｌは１次側コイル、Ｌ２は２次
側コイル、Ｖｃｃは電源、Ｒｘは受信部、Ｔｘは送信部
、ＡＮＴはアンテナ、Ｌ３〜Ｌ９はコイル、Ｃ？〜Ｃ８
はコンデンサ、５．６はバンドバスフィルタラ示ス。

第４図の回路例（１）は、中間周波変換部分の回路を図
示したものである。この回路では、１次側コイルＬＸと
２次側コイルＬｘから成る中間周波トランス１を用いて
おり、その１次側コイルＬｘと並列にコンデンサＣＩ（
共振用）を接続し、この並列回路（共振回路）をトラン
ジスタＴＲのコレクタに接続している。

従来、上記の回路をプリント回路基板に実装する際、中
間周波トランス１は、第５図に示したようなディスクリ
ート部品を用いていた。

第５図のＡ図は外観、Ｂ図は内部構造を示す。

中間周波トランス１は、その外側に金属キャップ２が設
けてあり、更に上部にはフェライト製の微調整用ネジ３
が設けである（Ａ図参照）。また金属キャップ２の内部
には、１次側コイルＬ１と２次側コイルＬ２を同心円的
に巻装したコイルボビン４が入れである。

上記の中間周波トランス１は、自己インダクタンス及び
相互インダクタンスを調整する必要があり、その場合、
微調整用ネジ３を回動してコイルボビン４内で上下動さ
せることにより、調整していた。

第６図の回路例（２）は、１つのアンテナで送受信を行
う際に用いるデイプレクサの回路例である。

この回路は、送信部Ｔｘ側と受信部Ｒｘ側とにそれぞれ
、バンドパスフィルタ５．６を設けたものである。この
バンドパスフィルタ５．６は、それぞれ、コンデンサと
コイルとの並列回路を３回路備えている。

上記のデイプレクサを設計する場合、特に周波数が数十
ＭＨｚであると、使用するコイルのインダクタンス値は
、通常、数μＨ程度となる。したがって、この回路をプ
リント回路基板に実装する際は、ディスクリート部品の
コイル（フェライト磁芯入り）が使用されている。

又、上記のコイルを厚膜で形成する場合は、数百ｎＨ（
ナノヘンリー）程度がモジュール形状等から限界となる
。このため、厚膜のコイルを使って上記のデイプレクサ
を実現するためには、コンデンサの容量値で目的の時定
数が得られるように設計していた。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点があ
った。

（１）　　コイル部分をディスクリート部品により実装
した場合には、小型化が困難であり、かつ実装作業に手
間がかかる。

（２）ディスクリート部品で構成したコイル部分、例え
ば中間周波トランス等においては、微調整ネジのような
可動部分を有するため、経時的に不安定である。

またプリント配線基板に実装（ディスクリート部品で実
装）シた場合、背の高いものとなる。

（３）上記従来例で示したような回路のコイル部分を、
単に厚膜で形成しても所定のインダクタンス値が得られ
にくく、本来の回路機能を発揮するのは困難であった。

本発明は、このような従来の欠点を解消し、複数のコイ
ルを多層回路基板に実装する際、厚膜の磁界結合コイル
として形成し、部品実装の簡略化と小型化を達成するこ
とを目的とする。

〔課題を解決するための手段〕

本発明は上記の目的を達成するため、次のように構成し
たものである。

（１）複数のコイルを備えた回路を多層回路基板に設け
ると共に、上記複数のコイルの内、互いに磁界結合した
コイルを、厚膜のコイルボビンとして形成した、厚膜の
磁界結合コイルを有する回路であって、 上記多層回路基板を構成する複数の回路基板上にそれぞ
れ、コイルのターンの所定割合の長さを有する第１のコ
イルパターンと、第２のコイルパターンとを厚膜の導体
パターンとして形成し、かつ上記第１及び第２のコイル
パターンを、それぞれ各回路基板間で接続することによ
り、上記磁界結合のコイルを形成する。

（２）上記（１）の発明において、各回路基板上に形成
した第１のコイルパターンと、第２のコイルパターンを
、互いに向かい合った位置からずらして配置することに
より、２つの重なり合ったヘリカルコイルを形成する。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

（１）上記第１の発明においては、磁界結合したコイル
を多層回路基板に形成する際、磁気結合の結合度を調整
して実装できる。

したがって、使用に際し、従来のようなインダクタンス
の調整をする必要がなく、無調整で使用できる。また上
記結合度の調整は、コイルパターンの形成時に簡単にで
き、しかも小型化も同時に達成できる。

（２）上記第２の発明については、コイルの重なり具合
の調整により、簡単に、しかも大幅に、磁気的結合度を
変化させることができる。

したがって、コイル間の相互インダクタンスを利用して
他のコイルの機能をさせることもでき、部品点数を削減
して小型で実装の容易な回路ができる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図は、本発明の第１実施例を示した図であり、Ａ図
は分解平面図、Ｂ図は断面図である。図中、５−１〜５
−４はフェライトシート、６−１〜６−４は１次側コイ
ルパターン、７−１〜７４は２次側コイルパターン、８
はブラインドスルホールを示す。

この実施例は、第４図に示した中間周波トランスｌを、
多層回路基板に厚膜のコイルパターンとして実装した例
である。多層回路基板としては、フェライトシート５−
１〜５−４を積層したものを用い、厚膜のコイルパター
ンは、導体パターンをバイファイラ巻きにしたものであ
る。

図示のように、フェライトシート５−１〜５−４上には
、それぞれ第１のコイルパターンとして、１次側コイル
パターン（導体の印刷パターン）６−１〜６−４と、第
２のコイルパターンとして、２次側コイルパターン（導
体の印刷パターン）７１〜７−４を、バイファイラ巻き
にしてバターニングする。

即ち、各フェライトシート５−１〜５−４上では、１次
側コイルパターン６−１〜６−４と、２次側コイルパタ
ーン７−１〜７−４がそれぞれ、はぼコイルの半周のコ
イルパターンに形成され、かつこれらの半周のコイルパ
ターンが互いに向き合うようにしてバターニングされる
。

そして、各半周のコイルパターンの端部は、ブラインド
スルーホール（内部が導体で充満したスルホール）８に
より、他のフェライトシート上のパターンと接続するこ
とにより、１次側コイルＬ１と２次側コイルＬ２（第４
図参照）から成る中間周波トランス１を形成する。

上記のようにして、１次側コイルパターン６１〜６〜４
と、２次側コイルパターン７−１〜７−４をフェライト
シート５−１〜５−４上にパタニングするが、その際、
パターン（導体バタン）の大きさ、ターン数（１次側と
２次側のコイルのターン数比率）、１次側コイルパター
ン６１〜６−４と２次側コイルパターン７−１〜７４と
の重なり具合等を調整することにより、中間周波トラン
スのインダクタンス値を最適な値に設定する。

このようにすれば、完成した中間周波トランスは、無調
整で使用することができる。また、多層回路基板への内
蔵が可能なので、実装高さを低くでき小型化が可能とな
る。

第２図及び第３図は、本発明の第２実施例を示した図で
あり、第２図は回路説明図、第３図は実装図である。図
中、第６図と同符号は同一のものを示し、Ｍは相互イン
ダクタンス、９−１〜９４は回路基板（多層回路基板を
構成する各回路基板）、１０−１〜１０−４は第１のコ
イルバタン、１１〜１〜１１〜４は第２のコイルパター
ンを示す。

この実施例は、第６図に示したデイプレクサを多層回路
基板に実装した例である。

第２図において、Ａ図は適用する回路例（回路の一部）
、Ｂ図はその等価回路、０図は実際のバンドパスフィル
タの接続図である。なお図では第６図のバンドパスフィ
ルタ５について示したが、バンドパスフィルタ６につい
ても同様にして実施できる。

先ず、Ａ図のように、２つのコイルＬ３とＬ４を接近し
て配置すると（磁界結合回路）Ｂ図のように相互インダ
クタンスＭが発生する。この相互インダクタンスＭを、
バンドパスフィルタ５内のコイルＬ５と同じインダクタ
ンス値にできたとすれば、バンドパスフィルタ５は、０
図４こ示した接続図で済む（コイルＬ５が不要になる）
。これを実現するために、第３図のようにして実装を行
う。

第３図において、Ａ図は分解平面図、Ｂ図は断面図であ
る。図示のように、多層回路基板を構成する各回路基板
９−１〜９−４上には、それぞれバイファイラ巻きにし
た第１のコイルパターン１０−１〜１０−４と、第２の
コイルパターン１１〜１〜１ニー４が互いに対向位置（
第１図参照）からずれた位置にパターニングしである。

上記の各回路基板９−１〜９−４上のコイルパターンの
端部間は、ブラインドスルーホールを用で互いに接続し
、全体として、２つの重なり合ったヘリカルコイルを形
成させる。このようにすると、第１のコイルパターンｌ
０−１〜１０−４と、第２のコイルパターン１１〜１〜
１１〜４で構成した２つのヘリカルコイル（第２図のコ
イルし３とＬ４に対応）は、磁界結合のコイルとなり、
相互インダクタンスＭ（第２図Ｂ参照〕が発生する。

この結合度は、約１０％程度でコイルＬ３、Ｌ４のオー
ダーの約１０倍のインダクタンスが得られるため、第２
図Ｃの接続により、第６図のバンドパスフィルタ５と等
価な回路が得られる。

したがって、第３図のＢ図に示したように、コンデンサ
Ｃ３、Ｃ４、Ｃ５をディスクリート部品として実装すれ
ば、バンドパスフィルタ５（第６図参照）が得られる。

また上記と同様にしてバンドパスフィルタ６も同一基板
に実装すれば、第６図に示したようなデイプレクサが得
られる。

なお、上記のコイルパターンを形成する際、第１のコイ
ルパターンｔｏ−１〜１０−４と、第２のコイルパター
ン１１〜１〜１１〜４の重なり具合を調整すれば、結合
度を自由に変化させ、相互インダクタンスの値を任意に
設定することができる。

また、２個のコイルのバターニングにより、３個のコイ
ルを作ることができるので、第６図の例では、コイルＬ
５とＬ８の２個のコイルを使わなくて済み、その分部品
点数が少なくなる。

結局、第６図の回路のコイルを、単に厚膜で形成した場
合には、７個のコイルを作る必要があるが、上記第２実
施例のようにすれば５個のコイルを作るだけで済む。

そして、全コイルの内、４個のコイルがそれぞれ２個づ
つ重なり合っているので、パターンを単に４個形成した
場合よりも小さなパターンで済む（重なり合っている分
だけ小さなパターンとなる） このため、モジュールの小型化ができ、コスト的にも有
利となる。

以上実施例について説明したが、本発明は次のようにし
ても実施可能である。

（１）　　第１実施例（第１図参照）の場合、比較的使
用周波数が低ければ、フェライトシートを用いるが、例
えば１２ＧＨｚをＩＧＨｚに変換する場合のように、使
用する周波数帯が高ければ、フェライトシートの代わり
に、非磁性のセラミック基板を用いて構成すればよい。

■）第１実施例の場合、中間周波トランスを多層回路基
板に内蔵することが可能であるが、その際、多層回路基
板の内部層にのみバターニングして（基板の表面層を使
わない）内蔵させることも可能である。

（３）上記第１実施例の用途としては、例えば増幅器等
の直流カット部分の回路やインピーダンス変換部等にも
利用することができる。

なお、中間周波トランスの場合は、２次側コイルの巻数
を、１次側コイルの巻数より少なくして、ローインピー
ダンスに変換する構成が一般的である。

（４）第２実施例の場合、コンデンサはディスクリート
部品としたが、高誘電率の回路基板を用いれば、厚膜の
コンデンサを形成して多層回路基板に内蔵させることも
可能である。

（５）上記第２実施例において、回路基板をフェライト
で構成すれば、コイルのバターニング径、ターン数を減
らすことができ、更に小型化を達成できる。

（６）上記コイルパターンとしては、実施例のように、
はぼコイルの半周分の長さずつバターニングしてもよい
が、このような例に限らず、例えば２／３周、あるいは
３／４周等、任意の長さのコイルパターンにしても、上
記実施例と同様にして実施可能である。

特に、半周分よりも長くバターニングした場合には、ス
ルーホールの位置がずれるため、良好なコイルが製作可
能であり、また少ない層数でより多くのターン数が得ら
れる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

（１）ディスクリート部品で実装した場合にくらべて、
小型で実装が容易である。

（２）コイルパターンの形成時に、インダクタンス値の
調整が簡単にできるから、実装後の調整は不要（無調整
化）である。

（３）基板の材料を変えれば、使用する周波数が低くて
も、高くても使用できる。

（４）従来のような機械的な微調整機構がないので、構
造的に安定している。

（５）背の高いディスクリート部品によるコイルを使用
しないから、実装高さが低くできる。

（６）特に第２発明のようにすれば、部品点数の削減が
でき（相互インダクタンスで他のコイルの代わりができ
る）、モジュールの小型化とコストダウンが実現できる
。

【図面の簡単な説明】

第１図は本発明の第１実施例の実装図、第２図は第２実
施例の回路説明図、 第３図は第２実施例の実装図、 第４図は従来の回路例（１）を示した図、第５図は従来
例の中間周波トランスを示した図、第６図は従来の回路
例（２）を示した図である。 ５−１〜５−２−　フェライトシート ６−１〜６−４−１次側コイルパターン７−１〜７−４
・−２次側コイルパターン８−ブラインドスルーホール ９−１〜９−４−回路基板

Claims (2)

【特許請求の範囲】
1. （１）複数のコイルを備えた回路を多層回路基板に設け
   ると共に、 上記複数のコイルの内、互いに磁界結合したコイルを、
   厚膜のコイルパターンとして形成した、厚膜の磁界結合
   コイルを有する回路であって、上記多層回路基板を構成
   する複数の回路基板（５−１〜５−４、９−１〜９−４
   ）上に、それぞれコイルのターンの所定割合の長さを有
   する第１のコイルパターン（５−１〜５−４、１０−１
   〜１０−４）と、第２のコイルパターン（７−１〜７−
   ４、１１−１〜１１−４）とを厚膜の導体パターンとし
   て形成し、 かつ、上記第１及び第２のコイルパターンを、それぞれ
   各回路基板間で接続することにより、上記磁界結合のコ
   イルを形成したことを特徴とする厚膜の磁界結合コイル
   を有する回路。
2. （２）請求項（１）記載の厚膜の磁界結合コイルを有す
   る回路において、 上記各回路基板上に形成した第１のコイルパターン（１
   ０−１〜１０−４）と、第２のコイルパターン（１１−
   １〜１１−４）を、互いに向かい合った位置からずらし
   て配置することにより、２つの重なり合ったヘリカルコ
   イルを形成したことを特徴とする磁界結合コイルを有す
   る回路。