JPH03234101A - 高周波フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波フィルタに関し、更に詳しくいえば、
各種の通信装置等における高周波回路に用いられ、特に
、小型化を図り、かつ回路基板への実装を容易にした高
周波フィルタに関する。

〔従来の技術〕

従来、例えば無線通信装置等の高周波回路には、各種の
高周波フィルタが使用されていた。このような高周波フ
ィルタの１つに、ヘリカルフィルタがある。

第８図は、従来のヘリカルフィルタ（２連構成）の斜視
図（外観図）、第９図は、前記従来例の内部構成図であ
り、図中、１はシールドケース、２は微調整ネジ（導体
）、Ｃ１、Ｃ２はコンデンサ、Ｌｌ、Ｌ２はコイルを示
す。

このヘリカルフィルタは、コンデンサＣ１とコイルＬ１
との直列何路（共振回路）と、コンデンサＣ２とコイル
し２との直列何路（共振回ＩＩりとの２連構成とした例
である。コイルＬｌとＬ２は、空芯コイルが用いられ、
コンデンサＣ１と０２は、前記コイルＬ１、Ｌ２の一方
の先端と、微調整ネジ２のシールドケース１内に突出し
た先端とを電極とし、前記画先端間の空隙（空気）を誘
電体としたコンデンサが用いられる。

またコイルＬ１及びＬＳ＋は、上記先端とは反対側の先
端をアースとし、その長さも信号の波長λに対して約λ
／４にする。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては次のような欠点があ
った。

（１）　　従来のヘリカルフィルタは、コイル部分が空
芯コイルで形成されており、形状的な制約で小型化が困
難である。

このため、基板等へ実装した場合、その実装高さを低く
できない。

（２）ヘリカルフィルタは、空芯のヘリカルコイルを用
いるため、大型の素子となるだけでなく、コストも高く
なり、しかも基板等への実装も手間がかかる。

本発明は、このような従来の欠点を解消し、高周波フィ
ルタの高さ方向の寸法を短くし、実装高さを低くすると
共に、小型化及び実装の簡略化が達成できるようにする
ことを目的としたものである。

〔課題を解決するための手段〕

本発明は上記の目的を達成するため、次のようにしたも
のである。

（１）第１発明（請求項１に対応） コンデンサとヘリカルコイルとの直列何路を複数連設け
た高周波フィルタにおいて、セラミック多層回路基板を
構成する各セラミック基板上に形成したコイルパターン
間を接続したセラミック多層回路基板内蔵のヘリカルコ
イルを設けると共に、上記セラミック多層回路基板の最
上層セラミック基板に形成したコイルパターンの上部に
は、微調整ネジを備えたシールドキャップを設け、上記
最上層セラミック基板上のコイルパターンと、上記微調
整ネジとを両電極として、上記コンデンサを形成した。

（２）　　第２発明（請求項２に対応）コンデンサとコ
イルとの直列何路を複数連設けた高周波フィルタにおい
て、セラミック回路基板上に、スパイラル型のコイルパ
ターンを設けると共に、前記スパイラル型のコイルパタ
ーンの上部に、微調整ネジを備えたシールドキャップを
設け、上記コイルパターンの中心部と、上記微調整ネジ
とを両電極として、上記コンデンサを形成した。

（３）第３発明（請求項３に対応） コンデンサとコイルとの直列何路を複数連設けた高周波
フィルタにおいて、 単層或いは多層のセラミック回路基板上に、蛇行線型の
コイルパターンを設けると共に、前記蛇行線型のコイル
パターンの上部に、微調整ネジを備えたシールドキャッ
プを設け、上記蛇行型のコイルパターンの先端部と、上
記微調整ネジとを両電極として、上記コンデンサを形成
した。

（４）第４発明（請求項４に対応） コンデンサとコイルとの直列何路を複数連設けた高周波
フィルタにおいて、 単層あるいは多層のセラミック回路基板上に、蛇行線型
のコイルパターンを設けると共に、前記コイルパターン
の先端部と対向し、所定のギャップ長を形成するように
アース線パターンを設け、前記アース線パターンと、上
記コイルパターンの先端部とを両電極として、上記コン
デンサを形成した。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

各発明共、少なくともコイル部分はセラミック回路基板
上のコイルパターンとして形成されている。このように
して形成されたコイルパターンには、それぞれ入出力線
パターンを接続して使用する。

また、第１発明乃至第３発明においては、シールドキャ
ップに設けた微調整ネジを回動し、コンデンサの容量を
微調整し、所望の値に設定してお（。

このようにした後、使用するには、入力線から初段の回
路（コンデンサとコイルとの直列何路）へ信号を入力す
る。この時、本発明の高周波フィルタは、バンドパスフ
ィルタとして動作し、出力線から所定の出力を得る。

この場合、コイル部分は極めて薄く形成しであるが従来
の高周波フィルタと同様に動作する。

更に、第４発明も上記と同様に動作するが、この発明で
は、コンデンサの容量を予め微調整してバターニングし
であるから、その後の微調整はしない。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図は、本発明の第１実施例（第１発明対応）を示し
た図であり、（Ａ）図は高周波フィルタ（ヘリカルフィ
ルタ）の斜視図、（Ｂ）図は（Ａ）図のＸ−Ｙ線方向断
面図、（Ｃ）図は（Ｂ）図のＳ−Ｔ線方向断面図、（Ｄ
）図は（Ｂ）図の一部拡大図、（Ｅ）図は変形例１　（
Ｓ−Ｔ線断面図）、（Ｆ）図は変形例２　（Ｘ−Ｙ線断
面図）、（Ｇ）図は変形例３（図（Ｂ）の一部拡大図）
である。

図中、１０はセラミック多層回路基板、１１はシルトキ
ャップ（金属製）、１２は微調整ネジ（導体）、１０−
１．１０−２．１０−３．１０−４−はセラミック多層
回路基板１０を構成する各層のセラミック基板、１３−
１．１３−２．１３−３．１３−４−　はコイルパター
ン、１４−１．１４−２．１４−３．１４−４−・はス
ルーホール内導体、３は電極、４−１〜４−３はアース
電極パターン、５はセラミックシート、６はコイルの先
端部を示す。

この実施例は、上記従来例として示したヘリカルフィル
タのヘリカルコイル部分を、セラミック多層回路基板に
内蔵させたものである。

即ち、（Ａ）〜（Ｄ）図に示したように、セラミック多
層回路基板１０は、複数のセラミック基板１０−１．１
０−２．１０−３．１０−４−−−−を積層したもので
あり、各セラミック基板１０−１、ｌｏ−２、ｌｏ−３
，１０−４−上にはそれぞれコイルパターン（単巻の導
体パターン）１３−１．１３−２．１３−３．１３−４
−が形成（厚膜印刷）されており、各コイルパターン１
３−１．１３−２．１３−３．１３−４−は、スルーホ
ール内の導体１４−１．１４−２．１４−３．１４４−
で電気的に接続され、全体としてヘリカルコイルを形成
したものである。

そして、最上層のセラミック基板１０−１上に形成され
たコイルパターン１３−１上には、可変容量部分として
、上部に微調整ネジ１２を取り付けたシールドキャップ
１１を被せ、半田付等の手段により、固着しである。こ
の場合、基板上に設けた電極３とシールドキャップを電
気的に接続し、回路のアースに接続する。

微調整ネジ（導体型）１２は、そのシールドキャップ内
の先端と、コイルパターン１３−１との空隙長を微調整
してコンデンサの容量を微調整するものである。

この例では、セラミック多層回路基板１ｏに内蔵さセた
ヘリカルコイルは、２つ設けてあり、これに合わせて、
コンデンサ（微調整ネジ１２の先端トコイルハターン１
３−１を画電極としたコンデンサ）も２つ設け、コンデ
ンサとコイルとの直列何路（共振回路）を２連設けて高
周波フィルタを構成している。

なお、上記ヘリカルコイル型のコイルパターンは、その
長さを、通過させたい信号の波長λに対して約λ／４（
誘電体を使用する場合は、その比誘電率をεｒとすると
λ／４　ｆ７７）にする。

次に上記実施例の変形例を（Ｅ）図〜（Ｇ）図について
説明する。

先ず、（Ｅ）図のように、コイルの先端部分６を、コイ
ルの中心にくるように変形してもよい、このようにして
更に若干先端部の面積を大きくし、可変コンデンサの容
量を大きくするものである。

また、（Ｆ）図のように、基板の最上層に、更にセラミ
ックシート５をのせてもよい。このようなセラミックシ
ート５をのせることにより、コイルパターン１３−１と
、微調整ネジ１２間に形成されるコンデンサの容量を大
きくするものである。

更に、（Ｇ）図のように、ヘリカルコイルのまわりに、
アースパターン４−１〜４−３をスルーホール内導体１
４−１〜１４−３によって接続したアース電極を配置し
てもよい、このようなアース電極をヘリカルコイルの周
囲に設けると、該ヘリカルコイルからの電磁波エネルギ
ーの洩れを減らすことができる。

第２図は、上記第１実施例における高周波フィルタの製
造工程を示した図であり、（Ａ）図はコイルパターン形
成工程、（Ｂ）図は積層工程、（Ｃ）図は積層体（セラ
ミック多層回路基板）の平面図、（Ｄ）図は（Ｃ）図の
ｘ−Ｙ線方向断面図、（Ｅ）図はシールドキャップの断
面図、（Ｆ）図はシールドキャップ搭載工程を示す。

Ｎ枚のセラミック基板を用いてヘリカルコイルを形成す
るには、先ず（Ａ）図のように、各セラミック基板１Ｏ
−１−１０−Ｎ上に、それぞれ２つのコイルパターン（
導体パターン）１３−１〜１３−Ｎを形成すると共に、
所定の位置にスルーホールを形成する。

次に、（Ｂ）図のように、各セラミック基板１０１〜１
０−Ｎを積層するが、その際、各セラミック基板１０−
１〜１０−Ｎ上のコイルパターン１３−１〜１３−Ｎ間
を、各セラミック基板に形成されたスルーホール内の導
体１４−１．１４−２．１４−３．１４−４−１４−Ｎ
により電気的に接続する。

このようにして積層したセラミック多層回路基板の最上
層の基板であるセラミック基板１０−１上には、（Ｅ）
図に示した断面形状を有するシールドキャップ１１を搭
載し、（Ｆ）図のように、コイルパターン１３−１がシ
ールドキャップｌｌ内に入るようにして半田付は等で固
着する。この場合、ＳＭＴ　（表面実装技術）により、
シールドキャップ１１と電極３とを接続する。

その後、微調整ネジ１２を回動して該微調整ネジ１２の
先端と、上記コイルパターン１３−１を画電極としたコ
ンデンサの容量を微調整する。

第３図は、第２実施例（第２発明対応）を示した図であ
り、（Ａ）図は、高周波フィルタの斜視図、（Ｂ）図は
（Ａ）図のｘ−ｙ線方向断面図、（Ｃ）図は（Ｂ）図の
Ｓ−Ｔ線方向断面図、（Ｄ）図は電気的接続図、（Ｅ）
図は変形例（Ｘ−Ｙ線断面図）である。

図中、第１図と同符号は同一のものを示し、１０Ａはセ
ラミック回路基板、１５はスパイラル型のコイルパター
ンを示す。

この実施例は、上記従来例で示したヘリカルフィルタの
ヘリカルコイル部分を、セラミック回路基板上に形成し
たスパイラル型のコイルパターンとしたものである。

セラミック回路基板１０Ａ上には、スパイラル型のコイ
ルパターン１５が２個形成されており、その上部には、
微調整ネジ１２を２個設けたシールドキャップ１１を被
せ、半田付は等により、セラミック回路基板１０Ａに固
着する。この場合、上記第１実施例と同様にして、ＳＭ
Ｔにより電極３とシールドキャップ１１とを接続し、ア
ース回路に接続する。この場合、微調整ネジ１２のシー
ルドキャンプ１１内に突出した先端と、スパイラル型の
コイルパターン１５の中心部は、コンデンサの画電極を
形成するものであるから、微調整ネジ１２は、コイルパ
ターン１５の中心にくるようにして固着する。

なお、上記スパイラル型のコイルパターンは、その長さ
を、通過させたい信号の波長λに対して約λ／４（誘電
体を使用する場合は、その比誘電率をεｒとすると約λ
／４　ｆｒＹ）にする。

上記第２実施例は、（Ｅ）図のように変形してもよい。

即ち、セラミック回路基板１０Ａ上に形成されたスパイ
ラル型のコイルパターン１５上に、セラミックシート５
を設けたものである。

このようにすると、コイルパターン１５と微調整ネジ１
２との間に形成されるコンデンサの容量を大きくするこ
とが可能となる。

第４図は、第３実施例（第３発明対応）を示した図であ
り、図中、１０Ａはセラミック回路基板、１６は蛇行線
型のコイルパターン、１６Ａはその先端部、１７はアー
ス線を示す。

この実施例は、上記第２実施例におけるスパイラル型の
コイルパターン１５の代わりとして、図示のような蛇行
線型のコイルパターンを用いた例である。

これを製作するには、セラミック回路基板１０Ａ上に、
蛇行線型のコイルパターン１６を形成した後、前記コイ
ルパターン１６上に第３図に示したような微調整ネジ付
のシールドキャップを被せて半田付は等により固着する
。この場合、コイルパターン１６の一方の先端部（開放
端）１６Ａ上に微調整ネジが位置するようにして固着す
る。

また、前記コイルパターン１６の先端部（開放端）１６
Ａと反対側の端部はアース線１７に接続すると共に、図
示のように入力及び出力のバタンと接続する。

更に、上記コイルパターン１６の長さは、通過させたい
信号の波長λに対して約λ／４（誘電体を使用すると約
λ／４φ７７）にする。

第５図は、第４実施例（第４発明対応）を示した図であ
り、上記従来例で示したへりカルフィルタのヘリカルコ
イル部分とコンデンサ部分を、共にセラミック基板上の
パターンで形成した例である。

図中、第４図と同一符号は同一のものを示し、１８はグ
ランド線パターンを示す。

図示のように、コイル部分は第４図に示した蛇行型のコ
イルパターン１６とし、このコイルパタン１６の先端部
（開放端）１６Ａと対向するように、同一基板面上で、
グランド線１８をパターニングする。

このグランド線パターン１８と上記先端部１６Ａでコン
デンサの電極を形成するため、両者のギャップ長は、予
め調整してからパターニングするものである。このよう
にすると、パターニングすれば、その後は無調整で使用
できる。またこの例では、コンデンサ部分も基板上にパ
ターニングしたため、上記実施例のようなシールドキャ
ップは不要である。

第６図は、第４図に示した第３実施例の変形例であり、
第７図は第５図に示した第４実施例の変形例である。

これら２つの変形例は、いずれも蛇行型のコイルパター
ン１６を、セラミック多層回路基板１０の層間にわたっ
て形成した例である。すなわち、上層のセラミック基板
上に形成されたコイルパタン１６（実線部分）と、下層
のセラミック基板上に形成されたコイルパターン１６　
（点線）とを、スルーホール内の導体（ブラインドスル
ーホール）を用いて接続し、１つのコイルとしたもので
ある。

以上、実施例について説明したが、本発明は、次のよう
にしても実施可能である。

（１）　　コンデンサとコイルとの直列何路は、上記実
施例のように２連構成としてもよいが、これを３連、４
連、あるいはそれ以上の連敗としてもよい （２）セラミック多層回路基板は、高周波フィルタ専用
の基板としてもよく、また、他の回路と共用してもよい
。

（３）スパイラル型及び蛇行線型のコイルパタンは、図
示の例に限らず、例えば角型のスパイラル形状（直線の
みで形成したスパイラル形状）、あるいは角型の蛇行線
形状（直線のみで形成した蛇行形状）でもよい。

（４）第２実施例乃至第４実施例（第２発明乃至第４発
明対応）においては、セラミック回路基板として、単一
基板を用いてもよく、また、多層基板（最上層基板）を
用いてもよい。

（５）第３実施例及び第４実施例では、アース線パター
ン１７、あるいはコイルパターン１６の一部を多層回路
基板の他の回路基板上ヘパターニングしてもよい、また
、グランド線パターン１８も、コイルパターン１６とは
異なる基板上にバターニングしてもよい。

なお、グランド線パターン１８は、多層回路基板の場合
、複数の基板の同一位置に重ねてバターニングしてもよ
い。

（６）第１実施例のヘリカルコイルを製作する方法とし
ては、上記の例に限らず、例えば特開昭５５−１１７２
２７号公報記載の方法を用いてもよい なお、コイルパターンとしては、次の特徴がある。

（イ）基板上に占める面積を小さくする上では、スパイ
ラルコイルよりヘリカルコイルの方が好ましい。

（ロ）波長λに対し、λ／４をとる上では、多層で設け
る方が横面積を小さくでき、より一層高密度実装が可能
となる。

（ハ）ヘリカルコイルは、Ｑが出やすい。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

（１）コイル部分をセラミック基板内に内蔵させたので
、高さ方向の寸法が低くなり、小型で実装高さの低い高
周波フィルタが得られる。

またコイルをセラミック基板内に積層、内蔵させて設け
る事もでき、横方向の面積も小型でき、実装密度をより
高める事ができる。

（２）コイル部分がセラミック基板上のパターンとして
形成されているため、セラミック基板の比誘電率をεｒ
とすれば、信号の波長は従来例（空芯コイル）に比較し
て、はぼ１／ガ了だけ波長短縮をする。

従って、信号の波長を一定とすれば、その分コイル長を
短くできることになる。特に、高誘電率のセラミック基
板を用いれば、高周波フィルタがより一層小型化できる
。

（３）回路モジュールの一部としてセラミック基板内に
コイル部分を内蔵させれば、実装が簡略化できる。

（４）第４発明のように、コンデンサ部分もセラミック
基板上のパターンとして形成すれば、セラミック多層回
路基板の内部へ高周波フィルタを配置できる。

【図面の簡単な説明】

第１図は本発明の第１実施例の高周波フィルタを示した
図、 第２図は第１実施例における高周波フィルタの製造工程
を示した図、 第３図は第２実施例の高周波フィルタを示した図、 第４図は第３実施例のコイルパターンを示した図、 第５図は第４実施例の高周波フィルタを示した図、 第６図は第３実施例の変形例、 第７図は第４実施例の変形例、 第８図は従来のヘリカルフィルタの斜視図、第９図は従
来例の内部構成図である。 １０−−−−セラミック多層回路基板 １１−シールドキャップ １２−微調整ネジ １０−１．１０−２．１０−３．１０−４−セラミック
基板１３−１．１３−２．１３−３．１３−４−　コイ
ルパターン（単巻） １４−１．１４−２．１４−３．１４−４−スルーホー
ル内導体１５−スパイラル型のコイルパターン ＯＡ−セラミック回路基板 ６−蛇行線型のコイルバタ ７−アース線パターン ８−グランド線パターン

Claims (4)

【特許請求の範囲】
1. （１）コンデンサとヘリカルコイルとの直列回路を複数
   連設けた高周波フィルタにおいて、 セラミック多層回路基板（１０）を構成する各セラミッ
   ク基板（１０−１、１０−２、１０−３、１０−４……
   ）上に形成したコイルパターン（１３−１、１３−２、
   １３−３、１３−４……）間を接続したセラミック多層
   回路基板内蔵のヘリカルコイルを設けると共に、 上記セラミック多層回路基板（１０）の最上層セラミッ
   ク基板（１０−１）に形成したコイルパターン（１３−
   １）の上部には、微調整ネジ（１２）を備えたシールド
   キャップ（１１）を設け、上記最上層セラミック基板（
   １０−１）上のコイルパターン（１３−１）と、上記微
   調整ネジ（１２）とを両電極として、上記コンデンサを
   形成したことを特徴とする高周波フィルタ。
2. （２）コンデンサとコイルとの直列何路を複数連設けた
   高周波フィルタにおいて、 セラミック回路基板（１０Ａ）上に、スパイラル型のコ
   イルパターン（１５）を設けると共に、前記スパイラル
   型のコイルパターン（１５）の上部に、微調整ネジ（１
   ２）を備えたシールドキャップ（１１）を設け、 上記コイルパターン（１５）の中心部と、上記微調整ネ
   ジ（１２）とを両電極として、上記コンデンサを形成し
   たことを特徴とする高周波フィルタ。
3. （３）コンデンサとコイルとの直列回路を複数連設けた
   高周波フィルタにおいて、 単層あるいは多層のセラミック回路基板（１０Ａ、１０
   ）に、蛇行線型のコイルパターン（１６）を設けると共
   に、 前記蛇行線型のコイルパターン（１６）の上部に、微調
   整ネジ（１２）を備えたシールドキャップ（１１）を設
   け、 　上記蛇行型のコイルパターン（１６）の先端部（１６
   Ａ）と、上記微調整ネジ（１２）とを両電極として、上
   記コンデンサを形成したことを特徴とする高周波フィル
   タ。
4. （４）コンデンサとコイルとの直列回路を複数連設けた
   高周波フィルタにおいて、 　単層あるいは多層のセラミック回路基板（１０Ａ、１
   ０）に、蛇行線型のコイルパターン（１６）を設けると
   共に、 　前記コイルパターン（１６）の先端部（１６Ａ）と対
   向し、所定のギャップ長を形成するようにグランド線パ
   ターン（１８）を設け、 　前記グランド線パターン（１８）と、上記コイルパタ
   ーン（１６）の先端部（１６Ａ）とを両電極として、上
   記コンデンサを形成したことを特徴とする高周波フィル
   タ。