JPH05136612A - 発振器モジユール - Google Patents
発振器モジユールInfo
- Publication number
- JPH05136612A JPH05136612A JP3294446A JP29444691A JPH05136612A JP H05136612 A JPH05136612 A JP H05136612A JP 3294446 A JP3294446 A JP 3294446A JP 29444691 A JP29444691 A JP 29444691A JP H05136612 A JPH05136612 A JP H05136612A
- Authority
- JP
- Japan
- Prior art keywords
- resonator
- dielectric layer
- conductor
- resonance
- resonance conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguides (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 本発明は、発振器モジュールに関し、ストリ
ップ共振器を具備した発振器モジュールを小型化、高Ｑ
化すると共に、共振周波数の調整を容易にすることを目
的とする。 【構成】 ストリップ共振器を具備し、少なくともマイ
クロストリップ共振器の共振導体２を多層基板の内部に
設定した発振器モジュールであって、多層基板の積層方
向に対し、共振導体２の下側には誘電体層１−３を介し
てＧＮＤパターン３−２を設定し、上側にはＧＮＤパタ
ーンを設定しないで誘電体層１−１、１−２を設けた。
また、共振導体２は、発振用トランジスタの周辺に設け
る。更に、多層基板の表面にトリミング用のＧＮＤパタ
ーン１１を設け、共振器の共振周波数を調整可能にし
た。
ップ共振器を具備した発振器モジュールを小型化、高Ｑ
化すると共に、共振周波数の調整を容易にすることを目
的とする。 【構成】 ストリップ共振器を具備し、少なくともマイ
クロストリップ共振器の共振導体２を多層基板の内部に
設定した発振器モジュールであって、多層基板の積層方
向に対し、共振導体２の下側には誘電体層１−３を介し
てＧＮＤパターン３−２を設定し、上側にはＧＮＤパタ
ーンを設定しないで誘電体層１−１、１−２を設けた。
また、共振導体２は、発振用トランジスタの周辺に設け
る。更に、多層基板の表面にトリミング用のＧＮＤパタ
ーン１１を設け、共振器の共振周波数を調整可能にし
た。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＣＯ（電圧制御発振
器）等の発振器モジュールに関し、更に詳しくいえば、
ストリップラインを共振器として用いた発振器モジュー
ルに関する。
器）等の発振器モジュールに関し、更に詳しくいえば、
ストリップラインを共振器として用いた発振器モジュー
ルに関する。
【０００２】
【従来の技術】図７は従来例の説明図であり、図７Ａは
ＶＣＯ（電圧制御発振器）の回路例、図７Ｂはマイクロ
ストリップラインの説明図、図７Ｃはトリプレート型ス
トリップラインの説明図である。
ＶＣＯ（電圧制御発振器）の回路例、図７Ｂはマイクロ
ストリップラインの説明図、図７Ｃはトリプレート型ス
トリップラインの説明図である。
【０００３】また図８は従来のＶＣＯモジュール例であ
り、図８ＡはＶＣＯモジュール例１の斜視図、図８Ｂは
ＶＣＯモジュール例２の分解斜視図である。図中、Ｒ1
〜Ｒ8 は抵抗、Ｃ1 〜Ｃ11はコンデンサ、Ｌ1 、Ｌ2 は
コイル、ＣＶはバラクタダイオード（可変容量ダイオー
ド）、ＳＬはストリップライン、ＣＴは制御電圧入力端
子、ＯＵＴは出力端子、Ｖｃｃは電源、Ｔｒ1 、Ｔｒ2
はトランジスタを示す。
り、図８ＡはＶＣＯモジュール例１の斜視図、図８Ｂは
ＶＣＯモジュール例２の分解斜視図である。図中、Ｒ1
〜Ｒ8 は抵抗、Ｃ1 〜Ｃ11はコンデンサ、Ｌ1 、Ｌ2 は
コイル、ＣＶはバラクタダイオード（可変容量ダイオー
ド）、ＳＬはストリップライン、ＣＴは制御電圧入力端
子、ＯＵＴは出力端子、Ｖｃｃは電源、Ｔｒ1 、Ｔｒ2
はトランジスタを示す。
【０００４】また、１、１−１〜１−３は誘電体層、２
は共振導体、３、３−１、３−２はＧＮＤ電極、４は部
品（ディスクリート部品）、５はスルーホール電極、６
は余白を示す。
は共振導体、３、３−１、３−２はＧＮＤ電極、４は部
品（ディスクリート部品）、５はスルーホール電極、６
は余白を示す。
【０００５】従来、発振器として、例えば図７Ａに示し
たようなＶＣＯ（電圧制御発振器）が知られていた。こ
のＶＣＯは、発振部とバッファ部とから成り、発振部と
バッファ部は、結合用のコンデンサＣ7 を介し結合され
ている。
たようなＶＣＯ（電圧制御発振器）が知られていた。こ
のＶＣＯは、発振部とバッファ部とから成り、発振部と
バッファ部は、結合用のコンデンサＣ7 を介し結合され
ている。
【０００６】この例では、発振部は、トランジスタＴｒ
1 、ストリップラインＳＬ、バラクタダイオード（可変
容量ダイオード）ＣＶ、コンデンサＣ1 〜Ｃ6 、抵抗Ｒ
1 〜Ｒ4 、コイルＬ1 で構成され、バッファ部は、トラ
ンジスタＴｒ2 、コンデンサＣ8 〜Ｃ11、抵抗Ｒ5 〜Ｒ
8 、コイルＬ2 で構成されている。
1 、ストリップラインＳＬ、バラクタダイオード（可変
容量ダイオード）ＣＶ、コンデンサＣ1 〜Ｃ6 、抵抗Ｒ
1 〜Ｒ4 、コイルＬ1 で構成され、バッファ部は、トラ
ンジスタＴｒ2 、コンデンサＣ8 〜Ｃ11、抵抗Ｒ5 〜Ｒ
8 、コイルＬ2 で構成されている。
【０００７】そして、発振部の制御電圧入力端子ＣＴに
制御電圧を入力すると、該制御電圧に応じた周波数で発
振し、出力端子ＯＵＴからＶＣＯの出力信号を取り出す
ことができる。
制御電圧を入力すると、該制御電圧に応じた周波数で発
振し、出力端子ＯＵＴからＶＣＯの出力信号を取り出す
ことができる。
【０００８】ところで、前記のストリップラインＳＬ
は、共振器（ストリップ共振器）を構成しており、基板
への実装形態として、図７Ｂ、図７Ｃのようなものがあ
る。図７Ｂは、基板を構成する誘電体層１の表面に共振
導体２を形成し、裏面にＧＮＤパターンを形成したマイ
クロストリップラインの例である。
は、共振器（ストリップ共振器）を構成しており、基板
への実装形態として、図７Ｂ、図７Ｃのようなものがあ
る。図７Ｂは、基板を構成する誘電体層１の表面に共振
導体２を形成し、裏面にＧＮＤパターンを形成したマイ
クロストリップラインの例である。
【０００９】また、図７Ｃは、多層基板に共振導体２を
内蔵し、その両側をＧＮＤパターン３−１、３−２で挟
んだトリプレート型のストリップラインとした例であ
る。即ち、多層基板を構成する第１の誘電体層１−１上
にＧＮＤパターン３−１を形成し、第２の誘電体層１−
２上に共振導体２を形成し、第２の誘電体層１−２の裏
面にＧＮＤパターン３−２を形成することにより、共振
導体２を、誘電体層を介して両側からＧＮＤパターンで
挟んだトリプレート型のストリップラインとしたもので
ある。
内蔵し、その両側をＧＮＤパターン３−１、３−２で挟
んだトリプレート型のストリップラインとした例であ
る。即ち、多層基板を構成する第１の誘電体層１−１上
にＧＮＤパターン３−１を形成し、第２の誘電体層１−
２上に共振導体２を形成し、第２の誘電体層１−２の裏
面にＧＮＤパターン３−２を形成することにより、共振
導体２を、誘電体層を介して両側からＧＮＤパターンで
挟んだトリプレート型のストリップラインとしたもので
ある。
【００１０】前記図７Ｂの実装形態によるＶＣＯモジュ
ールの例を図８Ａに示す。このＶＣＯモジュールは、基
板（単板、あるいは多層基板）を構成する誘電体層１の
表面に、共振導体２を（厚膜印刷）形成し、更に他のト
ランジスタ、抵抗等の部品４（ディスクリート部品）を
実装する。そして、前記誘電体層１の裏面にＧＮＤパタ
ーン３を（厚膜印刷）形成したものである。
ールの例を図８Ａに示す。このＶＣＯモジュールは、基
板（単板、あるいは多層基板）を構成する誘電体層１の
表面に、共振導体２を（厚膜印刷）形成し、更に他のト
ランジスタ、抵抗等の部品４（ディスクリート部品）を
実装する。そして、前記誘電体層１の裏面にＧＮＤパタ
ーン３を（厚膜印刷）形成したものである。
【００１１】また、図７Ｃの実装形態によるＶＣＯモジ
ュールの例を図８Ｂに示す。このモジュールは、多層基
板を構成する第１の誘電体層１−１上に、トランジス
タ、抵抗等の部品４（ディスクリート部品）を実装し、
第２の誘電体層１−２上にＧＮＤパターン３−１を形成
し、第３の誘電体層１−３上に共振導体２を形成すると
共に、該第３の誘電体層１−３の裏面にＧＮＤパターン
３−２を形成したものである。
ュールの例を図８Ｂに示す。このモジュールは、多層基
板を構成する第１の誘電体層１−１上に、トランジス
タ、抵抗等の部品４（ディスクリート部品）を実装し、
第２の誘電体層１−２上にＧＮＤパターン３−１を形成
し、第３の誘電体層１−３上に共振導体２を形成すると
共に、該第３の誘電体層１−３の裏面にＧＮＤパターン
３−２を形成したものである。
【００１２】なお、ＧＮＤパターン３−１の一部には余
白６（導体のない部分）を設け、その中にスルーホール
電極５を設ける。そして、このスルーホール電極５を中
継点として、共振導体２と部品４との間をブラインドス
ルーホール（内部が導体で満たされたスルーホール）に
よって接続する。
白６（導体のない部分）を設け、その中にスルーホール
電極５を設ける。そして、このスルーホール電極５を中
継点として、共振導体２と部品４との間をブラインドス
ルーホール（内部が導体で満たされたスルーホール）に
よって接続する。
【００１３】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 図８Ａに示したＶＣＯモジュールにおける共振器
（図７Ｂ参照）では、構造的に容量成分を小さくできる
ため、共振器のラインインピーダンスＺ0 （Ｚ0 ∝√Ｌ
／Ｃ）が大きくとれる。一般に、伝送線路の容量成分を
Ｃ、伝送路の誘導成分をＬ、伝送路の直列抵抗ｒs 、信
号の媒質内波長をλｇとした場合、伝送路のＱは次式で
表される。
のにおいては、次のような課題があった。 (1) 図８Ａに示したＶＣＯモジュールにおける共振器
（図７Ｂ参照）では、構造的に容量成分を小さくできる
ため、共振器のラインインピーダンスＺ0 （Ｚ0 ∝√Ｌ
／Ｃ）が大きくとれる。一般に、伝送線路の容量成分を
Ｃ、伝送路の誘導成分をＬ、伝送路の直列抵抗ｒs 、信
号の媒質内波長をλｇとした場合、伝送路のＱは次式で
表される。
【００１４】Ｑ＝（π／λｇ）・（２Ｚ0 ／ｒs ） 従って、前記のように、ラインインピーダンスＺ0 を大
きくとれると、伝送路のＱを高くすることができる。
きくとれると、伝送路のＱを高くすることができる。
【００１５】その結果、伝送路のＱを高くすることがで
きる。また、共振導体は、基板の表面に形成されてい
て、上側に何もないため、トリミングによる調整等が容
易にできると共に、基板も薄くできる。
きる。また、共振導体は、基板の表面に形成されてい
て、上側に何もないため、トリミングによる調整等が容
易にできると共に、基板も薄くできる。
【００１６】しかし、その反面、共振導体が半分空気中
に出ているため、波長短縮の面では、λ／√εr （λ：
信号の波長、εr ：比誘電率）ほど短縮しない（共振導
体の周囲を全てεr の誘電体で覆った場合は、λ／√ε
r まで波長短縮する）。従って、λ／√εr まで短縮し
ない分、共振導体長が長くなるため共振導体の直列抵抗
成分（ｒs ）が大きくなり、Ｑが劣化する。また、スペ
ースファクタが大きいため、ＶＣＯモジュールが大型化
する。このため、小型で高Ｑの共振器を得るのは困難で
ある。
に出ているため、波長短縮の面では、λ／√εr （λ：
信号の波長、εr ：比誘電率）ほど短縮しない（共振導
体の周囲を全てεr の誘電体で覆った場合は、λ／√ε
r まで波長短縮する）。従って、λ／√εr まで短縮し
ない分、共振導体長が長くなるため共振導体の直列抵抗
成分（ｒs ）が大きくなり、Ｑが劣化する。また、スペ
ースファクタが大きいため、ＶＣＯモジュールが大型化
する。このため、小型で高Ｑの共振器を得るのは困難で
ある。
【００１７】(2) 図８Ｂに示したＶＣＯモジュールにお
ける共振器（図７Ｃ参照）では、構造的にＣ（容量）成
分が大きくなりやすい（共振導体と、その両側のＧＮＤ
パターンとの間に容量成分がある）ため、共振器のライ
ンインピーダンスＺ0 は大きくしずらくなり、Ｑが低く
なりやすい。従って、共振導体の両側の誘電体層を厚く
設定する必要があり、ＶＣＯモジュールが厚くなる。
ける共振器（図７Ｃ参照）では、構造的にＣ（容量）成
分が大きくなりやすい（共振導体と、その両側のＧＮＤ
パターンとの間に容量成分がある）ため、共振器のライ
ンインピーダンスＺ0 は大きくしずらくなり、Ｑが低く
なりやすい。従って、共振導体の両側の誘電体層を厚く
設定する必要があり、ＶＣＯモジュールが厚くなる。
【００１８】また、共振導体は誘電体層中に内蔵される
ため、λ／√εr の波長短縮が期待でき、共振導体を短
くできる分直列抵抗（ｒs ）を低くできるので、Ｑが高
くなる。
ため、λ／√εr の波長短縮が期待でき、共振導体を短
くできる分直列抵抗（ｒs ）を低くできるので、Ｑが高
くなる。
【００１９】しかし、その反面、共振導体が誘電体層中
に内蔵されているため、共振器の調整が困難である。本
発明は、このような従来の課題を解決し、マイクロスト
リップ共振器を具備した発振器モジュールを小型化し、
高Ｑ化すると共に、共振周波数の調整を容易にすること
を目的とする。
に内蔵されているため、共振器の調整が困難である。本
発明は、このような従来の課題を解決し、マイクロスト
リップ共振器を具備した発振器モジュールを小型化し、
高Ｑ化すると共に、共振周波数の調整を容易にすること
を目的とする。
【００２０】
【課題を解決するための手段】図１は本発明の原理図で
あり、（Ａ）図は、第１の原理図（請求項１、２に対
応）、（Ｂ）図は第２の原理図（請求項３に対応）であ
る。
あり、（Ａ）図は、第１の原理図（請求項１、２に対
応）、（Ｂ）図は第２の原理図（請求項３に対応）であ
る。
【００２１】図中、図７、図８と同符号は同一のものを
示す。また、３−１ＡはＧＮＤパターン、１１はトリミ
ング用の電極パターンを示す。本発明は上記の課題を解
決するため、次のように構成した。
示す。また、３−１ＡはＧＮＤパターン、１１はトリミ
ング用の電極パターンを示す。本発明は上記の課題を解
決するため、次のように構成した。
【００２２】(1) ストリップラインによるストリップ共
振器を具備すると共に、少なくとも、前記ストリップ共
振器の共振導体２を、多層基板の内部に設定した発振器
モジュールであって、多層基板の積層方向に対し、共振
導体２の一方側（下側）には、誘電体層１−３を介して
ＧＮＤパターン３−２を設定し、共振導体の他方側（上
側）の共振導体と対向する部分には、ＧＮＤパターンを
設定しないで誘電体層１−１、１−２を設けた。
振器を具備すると共に、少なくとも、前記ストリップ共
振器の共振導体２を、多層基板の内部に設定した発振器
モジュールであって、多層基板の積層方向に対し、共振
導体２の一方側（下側）には、誘電体層１−３を介して
ＧＮＤパターン３−２を設定し、共振導体の他方側（上
側）の共振導体と対向する部分には、ＧＮＤパターンを
設定しないで誘電体層１−１、１−２を設けた。
【００２３】(2) 前記構成（１）において、発振器を、
ストリップ共振器及び発振用トランジスタを含む発振部
と、バッファ部とで構成し、前記発振用トランジスタ
を、バッファ部とは分離して実装し、この発振用トラン
ジスタの周辺部に、ストリップ共振器の共振導体２を設
定した。
ストリップ共振器及び発振用トランジスタを含む発振部
と、バッファ部とで構成し、前記発振用トランジスタ
を、バッファ部とは分離して実装し、この発振用トラン
ジスタの周辺部に、ストリップ共振器の共振導体２を設
定した。
【００２４】(3) 前記構成（１）において、多層基板の
表面の一部であって、前記共振導体２と、積層方向で一
部が重なる位置に、トリミング用のＧＮＤパターン１１
を設定し、該トリミング用のＧＮＤパターン１１をトリ
ミングすることにより、ストリップ共振器の調整ができ
るようにした。
表面の一部であって、前記共振導体２と、積層方向で一
部が重なる位置に、トリミング用のＧＮＤパターン１１
を設定し、該トリミング用のＧＮＤパターン１１をトリ
ミングすることにより、ストリップ共振器の調整ができ
るようにした。
【００２５】
【作用】上記構成に基づく本発明の作用を、図１を参照
しながら説明する。図１（Ａ）では、ストリップ共振器
の共振導体２の下側には、第３の誘電体層１−３を介し
てＧＮＤパターン（ベタＧＮＤパターン）３−２が設定
してある。しかし、共振導体２の上側には、第１、第２
の誘電体層１−１、１−２が積層されているがＧＮＤパ
ターンは設定されていない。
しながら説明する。図１（Ａ）では、ストリップ共振器
の共振導体２の下側には、第３の誘電体層１−３を介し
てＧＮＤパターン（ベタＧＮＤパターン）３−２が設定
してある。しかし、共振導体２の上側には、第１、第２
の誘電体層１−１、１−２が積層されているがＧＮＤパ
ターンは設定されていない。
【００２６】なお、第２の誘電体層１−２上に設けたＧ
ＮＤパターン３−１Ａは、共振導体２が外部から悪影響
を受けないようにするためのものであって、共振導体２
の上側（積層方向）の共振導体と対向する部分には実質
的に設定されていない。
ＮＤパターン３−１Ａは、共振導体２が外部から悪影響
を受けないようにするためのものであって、共振導体２
の上側（積層方向）の共振導体と対向する部分には実質
的に設定されていない。
【００２７】このようにすると、構造的にＣ成分を小さ
くできる（共振導体２の両側にＧＮＤパターンがある場
合と比べて）ため、ラインインピーダンスを大きくとれ
る。従って、伝送路のＱを高くできる。また、共振導体
２の両側に誘電体層があるため、λ／√εr の波長短縮
が期待でき、その分小型化が可能となる。
くできる（共振導体２の両側にＧＮＤパターンがある場
合と比べて）ため、ラインインピーダンスを大きくとれ
る。従って、伝送路のＱを高くできる。また、共振導体
２の両側に誘電体層があるため、λ／√εr の波長短縮
が期待でき、その分小型化が可能となる。
【００２８】従って、小型で高Ｑのストリップ共振器を
具備した発振器モジュールが得られる。更に、前記構成
（２）のようにすれば、共振導体２は、外部からの電圧
変動や、その他の影響を受けにくくなるため、良好な発
振特性が得られる。
具備した発振器モジュールが得られる。更に、前記構成
（２）のようにすれば、共振導体２は、外部からの電圧
変動や、その他の影響を受けにくくなるため、良好な発
振特性が得られる。
【００２９】図１（Ｂ）では、第１の誘電体層１−１上
（多層基板の表面）に、トリミング用のＧＮＤパターン
１１を設定し、ブラインドスルーホール１３によって、
第２の誘電体層１−２上に形成したＧＮＤパターン３−
１Ａと接続してある。共振周波数の調整時には、前記Ｇ
ＮＤパターン１１のトリミングを行って調整する。この
ようにすると、共振導体２を、多層基板の内部に設定し
ても、ストリップ共振器の共振周波数の調整が可能とな
る。
（多層基板の表面）に、トリミング用のＧＮＤパターン
１１を設定し、ブラインドスルーホール１３によって、
第２の誘電体層１−２上に形成したＧＮＤパターン３−
１Ａと接続してある。共振周波数の調整時には、前記Ｇ
ＮＤパターン１１のトリミングを行って調整する。この
ようにすると、共振導体２を、多層基板の内部に設定し
ても、ストリップ共振器の共振周波数の調整が可能とな
る。
【００３０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 （第１実施例の説明）図２〜図３は、本発明の第１実施
例を示した図であり、図２はＶＣＯモジュールの分解斜
視図、図３は図２のＸ−Ｙ線断面図である。
する。 （第１実施例の説明）図２〜図３は、本発明の第１実施
例を示した図であり、図２はＶＣＯモジュールの分解斜
視図、図３は図２のＸ−Ｙ線断面図である。
【００３１】図中、図１、図７、図８と同符号は同一の
ものを示す。また、８は配線パターン、９は余白、１０
は側面のＧＮＤ電極、３−１ＡはＧＮＤパターン、１−
１〜１−５は誘電体層を示す。
ものを示す。また、８は配線パターン、９は余白、１０
は側面のＧＮＤ電極、３−１ＡはＧＮＤパターン、１−
１〜１−５は誘電体層を示す。
【００３２】第１実施例は、図７Ａに示した回路構成の
ＶＣＯ（電圧制御発振器）を、多層基板に実装してＶＣ
Ｏモジュールとした例である。多層基板としては、第１
〜第５の誘電体層１−１〜１−５を用いている。
ＶＣＯ（電圧制御発振器）を、多層基板に実装してＶＣ
Ｏモジュールとした例である。多層基板としては、第１
〜第５の誘電体層１−１〜１−５を用いている。
【００３３】図７Ａに示したように、ＶＣＯは発振部と
バッファ部とで構成されており、該バッファ部では、Ｖ
ＣＯの出力側の電圧変動等が発振部に悪影響を与えない
ようにしている。このような発振部とバッファ部を実装
する際は、両者を分けて配置する。
バッファ部とで構成されており、該バッファ部では、Ｖ
ＣＯの出力側の電圧変動等が発振部に悪影響を与えない
ようにしている。このような発振部とバッファ部を実装
する際は、両者を分けて配置する。
【００３４】即ち、発振部は、トランジスタＴｒ1 の周
辺部に配置し、バッファ部はトランジスタＴｒ2 の周辺
部に配置して実装する。図２、図３では、図の左側に発
振部を配置し、右側にバッファ部を配置している。
辺部に配置し、バッファ部はトランジスタＴｒ2 の周辺
部に配置して実装する。図２、図３では、図の左側に発
振部を配置し、右側にバッファ部を配置している。
【００３５】図２、図３に示したように、多層基板の第
１の誘電体層１−１上には、トランジスタＴｒ1 、Ｔｒ
2 やその他の部品４（ディスクリート部品）を実装し、
第２の誘電体層１−２上にはコイルＬ2 や配線パターン
８等を形成する（厚膜印刷）。
１の誘電体層１−１上には、トランジスタＴｒ1 、Ｔｒ
2 やその他の部品４（ディスクリート部品）を実装し、
第２の誘電体層１−２上にはコイルＬ2 や配線パターン
８等を形成する（厚膜印刷）。
【００３６】第３の誘電体層１−３上には、余白９を残
して、他の部分にＧＮＤパターン３−１Ａを形成（厚膜
印刷）し、第４の誘電体層１−４上に共振導体２を形成
（厚膜印刷）すると共に、第５の誘電体層１−５上に
は、ＧＮＤパターン（ベタＧＮＤパターン）３−２を形
成（厚膜印刷）する。
して、他の部分にＧＮＤパターン３−１Ａを形成（厚膜
印刷）し、第４の誘電体層１−４上に共振導体２を形成
（厚膜印刷）すると共に、第５の誘電体層１−５上に
は、ＧＮＤパターン（ベタＧＮＤパターン）３−２を形
成（厚膜印刷）する。
【００３７】また前記各パターンは、それぞれ誘電体層
の端部まで導体パターンで引き出しておき、ＧＮＤ側を
側面に形成したＧＮＤ電極１０に接続することにより、
ＳＭＤ（表面実装部品）とする。なお、図３では、側面
電極として、ＧＮＤ電極１０を１つだけ図示してある
が、実際には、ＧＮＤ電極の外、制御電圧入力端子、出
力端子等、複数の電極を設けてあり、所定の電極に接続
する。
の端部まで導体パターンで引き出しておき、ＧＮＤ側を
側面に形成したＧＮＤ電極１０に接続することにより、
ＳＭＤ（表面実装部品）とする。なお、図３では、側面
電極として、ＧＮＤ電極１０を１つだけ図示してある
が、実際には、ＧＮＤ電極の外、制御電圧入力端子、出
力端子等、複数の電極を設けてあり、所定の電極に接続
する。
【００３８】前記共振導体２は、図７Ａに示したストリ
ップラインＳＬによる共振器を構成する導体であり、例
えば図２のような形状にパターニングする。余白９は、
前記の共振導体２の形状にほぼ一致する形状（共振導体
２よりも多少大きめ）にすると共に、該共振導体２の上
側に形成する。
ップラインＳＬによる共振器を構成する導体であり、例
えば図２のような形状にパターニングする。余白９は、
前記の共振導体２の形状にほぼ一致する形状（共振導体
２よりも多少大きめ）にすると共に、該共振導体２の上
側に形成する。
【００３９】即ち、各誘電体層１−１〜１−５を積層し
た際、共振導体２の上側（積層方向）にＧＮＤパターン
３−１Ａが存在しないようにする。従って、ＧＮＤパタ
ーン３−１Ａは、前記の余白９の部分を残し、他の部分
にパターニングする。
た際、共振導体２の上側（積層方向）にＧＮＤパターン
３−１Ａが存在しないようにする。従って、ＧＮＤパタ
ーン３−１Ａは、前記の余白９の部分を残し、他の部分
にパターニングする。
【００４０】なお、共振導体２の一端（ＧＮＤ側）は第
４の誘電体層１−４の端部まで引き出してＧＮＤ電極１
０（図３参照）に接続するが、他端（図２のＰ点）は図
７Ａの点Ｐに相当する部分であり、コンデンサＣ2 、Ｃ
3（この例ではディスクリート部品４）と接続する。
４の誘電体層１−４の端部まで引き出してＧＮＤ電極１
０（図３参照）に接続するが、他端（図２のＰ点）は図
７Ａの点Ｐに相当する部分であり、コンデンサＣ2 、Ｃ
3（この例ではディスクリート部品４）と接続する。
【００４１】このため、第２、第３の誘電体層１−２、
１−３上にスルーホール電極５を形成しておき、これら
のスルーホール電極５を中継点として、第１の誘電体層
１−１上のコンデンサＣ2 、Ｃ3 と、共振導体２のＰ点
との間を、ブラインドスルーホール（内部が導体で満た
されたスルーホール）により接続する。
１−３上にスルーホール電極５を形成しておき、これら
のスルーホール電極５を中継点として、第１の誘電体層
１−１上のコンデンサＣ2 、Ｃ3 と、共振導体２のＰ点
との間を、ブラインドスルーホール（内部が導体で満た
されたスルーホール）により接続する。
【００４２】前記のように、共振導体２の下側には誘電
体層を介してＧＮＤパターン３−２を設け、共振導体２
の上側にはＧＮＤパターンを設けずに、誘電体層のみを
設けてマイクロストリップ共振器を構成する。
体層を介してＧＮＤパターン３−２を設け、共振導体２
の上側にはＧＮＤパターンを設けずに、誘電体層のみを
設けてマイクロストリップ共振器を構成する。
【００４３】そして、前記の共振器は、発振部のトラン
ジスタＴｒ1 の周辺部（下側も含めて）に配置する。即
ち、発振部は、トランジスタＴｒ1 の周辺部に配置し、
バッファ部はトランジスタＴｒ2 の周辺部に配置し、両
者を分けて実装する。
ジスタＴｒ1 の周辺部（下側も含めて）に配置する。即
ち、発振部は、トランジスタＴｒ1 の周辺部に配置し、
バッファ部はトランジスタＴｒ2 の周辺部に配置し、両
者を分けて実装する。
【００４４】このようにすれば、発振部、特にマイクロ
ストリップ共振器が、外部からの影響を受けにくくな
る。 （第２実施例の説明）図４は、第２実施例におけるＶＣ
Ｏモジュールの断面図である。図中、図１〜図３と同符
号は同一のものを示す。また、１−１Ｌ〜１−３Ｌ及び
１−６Ｌ、１−７Ｌは低誘電体層（低誘電率の誘電体
層）、１−５Ｈ、１−６Ｈは高誘電体層（高誘電率の誘
電体層）を示す。
ストリップ共振器が、外部からの影響を受けにくくな
る。 （第２実施例の説明）図４は、第２実施例におけるＶＣ
Ｏモジュールの断面図である。図中、図１〜図３と同符
号は同一のものを示す。また、１−１Ｌ〜１−３Ｌ及び
１−６Ｌ、１−７Ｌは低誘電体層（低誘電率の誘電体
層）、１−５Ｈ、１−６Ｈは高誘電体層（高誘電率の誘
電体層）を示す。
【００４５】第２実施例は、マイクロストリップ共振器
の共振導体２を、その両側から高誘電体層１−４Ｈ、１
−５Ｈで挟むことにより、波長短縮を行い、高Ｑの共振
器を得るようにした例であり、他の構成は、図２、図３
に示した第１実施例と同じである。
の共振導体２を、その両側から高誘電体層１−４Ｈ、１
−５Ｈで挟むことにより、波長短縮を行い、高Ｑの共振
器を得るようにした例であり、他の構成は、図２、図３
に示した第１実施例と同じである。
【００４６】図４に示したように、マイクロストリップ
共振器を構成する共振導体２は、高誘電体層１−４Ｈ、
１−５Ｈで挟むようにして形成する。また、この高誘電
体層１−４Ｈ、１−５Ｈの上側には低誘電体層１−１Ｌ
〜１−３Ｌを設け、下側には低誘電体層１−６Ｌ、１−
７Ｌを設け、これらの低誘電体層には、第１実施例と同
じようにパターニングを行う。
共振器を構成する共振導体２は、高誘電体層１−４Ｈ、
１−５Ｈで挟むようにして形成する。また、この高誘電
体層１−４Ｈ、１−５Ｈの上側には低誘電体層１−１Ｌ
〜１−３Ｌを設け、下側には低誘電体層１−６Ｌ、１−
７Ｌを設け、これらの低誘電体層には、第１実施例と同
じようにパターニングを行う。
【００４７】即ち、低誘電体層１−１Ｌ〜１−３Ｌ上の
構成は、図２の第１〜第３の誘電体層１−１〜１−３上
の構成（パターニング形状等）と同じであり、低誘電体
層１−７Ｌ上の構成は、図２の第５の誘電体層１−５上
の構成と同じである。なお、この例では低誘電体層１−
６Ｌ上には何もパターニングしない。
構成は、図２の第１〜第３の誘電体層１−１〜１−３上
の構成（パターニング形状等）と同じであり、低誘電体
層１−７Ｌ上の構成は、図２の第５の誘電体層１−５上
の構成と同じである。なお、この例では低誘電体層１−
６Ｌ上には何もパターニングしない。
【００４８】（第３実施例）図５、図６は第３実施例を
示した図であり、図５はＶＣＯモジュールの分解斜視
図、図６は図５のＳ−Ｔ線断面図である。図中、図１〜
図４と同符号は同一のものを示す。また、１１はトリミ
ング用のＧＮＤパターン、１２は中継用の配線パター
ン、１３はブラインドスルーホールを示す。
示した図であり、図５はＶＣＯモジュールの分解斜視
図、図６は図５のＳ−Ｔ線断面図である。図中、図１〜
図４と同符号は同一のものを示す。また、１１はトリミ
ング用のＧＮＤパターン、１２は中継用の配線パター
ン、１３はブラインドスルーホールを示す。
【００４９】第３実施例は、多層基板の表面にトリミン
グ用のＧＮＤパターン１１を形成し、マイクロストリッ
プ共振器の調整ができるようにした例である。なお、図
５、図６では、トランジスタ等を図示省略してあるが、
トリミング用のＧＮＤパターン１１以外の構成は、ほぼ
図２、図３に示した第１実施例と同じである。
グ用のＧＮＤパターン１１を形成し、マイクロストリッ
プ共振器の調整ができるようにした例である。なお、図
５、図６では、トランジスタ等を図示省略してあるが、
トリミング用のＧＮＤパターン１１以外の構成は、ほぼ
図２、図３に示した第１実施例と同じである。
【００５０】図５、図６に示したように、第１の誘電体
層１−１上には、トリミング用のＧＮＤパターン１１を
設けるが、この位置としては、共振導体２のＰ点側（Ｇ
ＮＤ側と反対側で、図７ＡのＰ点に対応する位置）の上
方とする。この場合、多層基板の積層方向において、共
振導体２のＰ点側と、トリミング用のＧＮＤパターン１
１とが重なるようにパターニングを行う。
層１−１上には、トリミング用のＧＮＤパターン１１を
設けるが、この位置としては、共振導体２のＰ点側（Ｇ
ＮＤ側と反対側で、図７ＡのＰ点に対応する位置）の上
方とする。この場合、多層基板の積層方向において、共
振導体２のＰ点側と、トリミング用のＧＮＤパターン１
１とが重なるようにパターニングを行う。
【００５１】そして、第３の誘電体層１−３上に形成し
たＧＮＤパターン３−１Ａと、前記トリミング用のＧＮ
Ｄパターン１１との間を、第２の誘電体層１−２上に形
成したスルーホール電極５を介してブラインドスルーホ
ール１３によって接続する。
たＧＮＤパターン３−１Ａと、前記トリミング用のＧＮ
Ｄパターン１１との間を、第２の誘電体層１−２上に形
成したスルーホール電極５を介してブラインドスルーホ
ール１３によって接続する。
【００５２】また、第４の誘電体層１−４上に形成した
共振導体２のＰ点側は、第３の誘電体層１−３上に形成
したスルーホール電極５、第２の誘電体層１−２上に形
成した中継用の配線パターン１２を介して、ブラインド
スルーホールによって第１の誘電体層１−１上に引き出
し、コンデンサＣ2 、Ｃ3（図７Ａ参照）に接続する。
共振導体２のＰ点側は、第３の誘電体層１−３上に形成
したスルーホール電極５、第２の誘電体層１−２上に形
成した中継用の配線パターン１２を介して、ブラインド
スルーホールによって第１の誘電体層１−１上に引き出
し、コンデンサＣ2 、Ｃ3（図７Ａ参照）に接続する。
【００５３】このような構成のＶＣＯモジュールにおい
て、マイクロストリップ共振器の調整を行うには、トリ
ミング用のＧＮＤパターン１１の一部をトリミングすれ
ばよい。この場合、共振導体２とトリミング用のＧＮＤ
パターン１１との間には容量成分を持つので、トリミン
グ用のＧＮＤパターン１１をトリミングすると、前記の
容量成分が変化し、その結果、マイクロストリップ共振
器の共振周波数が調整できる。
て、マイクロストリップ共振器の調整を行うには、トリ
ミング用のＧＮＤパターン１１の一部をトリミングすれ
ばよい。この場合、共振導体２とトリミング用のＧＮＤ
パターン１１との間には容量成分を持つので、トリミン
グ用のＧＮＤパターン１１をトリミングすると、前記の
容量成分が変化し、その結果、マイクロストリップ共振
器の共振周波数が調整できる。
【００５４】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) ＶＣＯに限らず、他の発振器にも適用可能である。
たが、本発明は次のようにしても実施可能である。 (1) ＶＣＯに限らず、他の発振器にも適用可能である。
【００５５】(2) 発振器を構成する抵抗、コイル、コン
デンサ等の内、任意の素子を厚膜パターンで構成するこ
とも可能である。 (3) 実施例においては、共振導体の上部対向部分にはＧ
ＮＤパターンを全く配置しない構造としたが、パターン
設計上、若しくは、製法上のパターン精度ズレから、一
部のＧＮＤパターンがわずかに共振導体にかかる様な場
合を本発明は除外するものではない。
デンサ等の内、任意の素子を厚膜パターンで構成するこ
とも可能である。 (3) 実施例においては、共振導体の上部対向部分にはＧ
ＮＤパターンを全く配置しない構造としたが、パターン
設計上、若しくは、製法上のパターン精度ズレから、一
部のＧＮＤパターンがわずかに共振導体にかかる様な場
合を本発明は除外するものではない。
【００５６】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) 共振導体の上側には、ＧＮＤパターンがなく、誘電
体層が設けてあるため、Ｃ成分を小さくできる。
のような効果がある。 (1) 共振導体の上側には、ＧＮＤパターンがなく、誘電
体層が設けてあるため、Ｃ成分を小さくできる。
【００５７】その結果、ラインインピーダンスを大きく
できるので、共振器のＱを高くできる。、 (2) 共振導体の上下方向（両側）に誘電体層が設けてあ
るため、λ／√εr の波長短縮が期待でき、共振導体の
直列抵抗成分（ｒs ）が小さくできるため共振器のＱを
高くできる。従って、小型で高Ｑの発振器モジュールが
得られる。
できるので、共振器のＱを高くできる。、 (2) 共振導体の上下方向（両側）に誘電体層が設けてあ
るため、λ／√εr の波長短縮が期待でき、共振導体の
直列抵抗成分（ｒs ）が小さくできるため共振器のＱを
高くできる。従って、小型で高Ｑの発振器モジュールが
得られる。
【００５８】(3) トリプレート型マトリップライン共振
器を用いた場合に比べ基板の誘電体層を薄くしてもＣ成
分を小さく設定できるので伝送路のＱを低下させなくて
済む。
器を用いた場合に比べ基板の誘電体層を薄くしてもＣ成
分を小さく設定できるので伝送路のＱを低下させなくて
済む。
【００５９】(4) 基板の薄型化ができるので基板焼成時
の脱バインダー等の工程及び焼結工程を短くすることが
可能となり基板の製造コストを下げることができる。 (5) 共振導体を多層基板の内部に設定しても、共振周波
数の調整が容易となる。
の脱バインダー等の工程及び焼結工程を短くすることが
可能となり基板の製造コストを下げることができる。 (5) 共振導体を多層基板の内部に設定しても、共振周波
数の調整が容易となる。
【図１】本発明の原理図である。
【図２】本発明の第１実施例におけるＶＣＯモジュール
の分解斜視図である。
の分解斜視図である。
【図３】図２のＸ−Ｙ線断面図である。
【図４】第２実施例におけるＶＣＯモジュールの断面図
である。
である。
【図５】第３実施例におけるＶＣＯモジュールの分解斜
視図である。
視図である。
【図６】図５のＳ−Ｔ線断面図である。
【図７】従来例の説明図である。
【図８】従来のＶＣＯモジュール例である。
１−１〜１−３ 第１〜第３の誘電体層 ２ 共振導体 ３−１Ａ、３−２ ＧＮＤパターン １１ トリミング用のＧＮＤパターン １３ ブラインドスルーホール
Claims (3)
- 【請求項１】 ストリップラインによるストリップ共振
器を具備すると共に、 少なくとも、前記ストリップ共振器の共振導体（２）
を、多層基板の内部に設定した発振器モジュールであっ
て、 多層基板の積層方向に対し、 共振導体（２）の一方側（下側）には、誘電体層（１−
３）を介してＧＮＤパターン（３−２）を設定し、 共振導体（２）の他方側（上側）の共振導体と対向する
部分には、ＧＮＤパターンを設定しないで、誘電体層
（１−１、１−２）を設けたことを特徴とする発振器モ
ジュール。 - 【請求項２】 前記発振器を、ストリップ共振器及び発
振用トランジスタ（Ｔｒ1 ）を含む発振部と、バッファ
部とで構成し、 前記発振用トランジスタ（Ｔｒ1 ）を、バッファ部とは
分離して実装し、 この発振用トランジスタ（Ｔｒ1 ）の周辺部にストリッ
プ共振器の共振導体（２）を設定したことを特徴とする
請求項１記載の発振器モジュール。 - 【請求項３】 前記多層基板の表面の一部であって、 前記共振導体（２）と、積層方向で一部が重なる位置
に、トリミング用のＧＮＤパターン（１１）を設定し、 該トリミング用のＧＮＤパターン（１１）をトリミング
することによりストリップ共振器の調整ができるように
したことを特徴とする請求項１記載の発振器モジュー
ル。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29444691A JP3402369B2 (ja) | 1991-11-11 | 1991-11-11 | 発振器モジュール |
| PCT/JP1991/001761 WO1992012548A1 (en) | 1990-12-26 | 1991-12-25 | High-frequency device |
| DE69122748T DE69122748T2 (de) | 1990-12-26 | 1991-12-25 | Hochfrequenzvorrichtung |
| EP92901922A EP0519085B1 (en) | 1990-12-26 | 1991-12-25 | High-frequency device |
| US08/225,341 US5406235A (en) | 1990-12-26 | 1991-12-25 | High frequency device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29444691A JP3402369B2 (ja) | 1991-11-11 | 1991-11-11 | 発振器モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136612A true JPH05136612A (ja) | 1993-06-01 |
| JP3402369B2 JP3402369B2 (ja) | 2003-05-06 |
Family
ID=17807886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29444691A Expired - Fee Related JP3402369B2 (ja) | 1990-12-26 | 1991-11-11 | 発振器モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402369B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475350A (en) * | 1992-09-29 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Frequency tunable resonator including a varactor |
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| EP1536553A1 (en) * | 2003-11-26 | 2005-06-01 | Alps Electric Co., Ltd. | Voltage controlled oscillator |
| JP2009076608A (ja) * | 2007-09-19 | 2009-04-09 | Mitsubishi Materials Corp | 薄膜サーミスタ及び薄膜サーミスタの製造方法 |
| WO2010113845A1 (ja) * | 2009-04-03 | 2010-10-07 | 太陽誘電株式会社 | 分布定数回路 |
| JP2014096642A (ja) * | 2012-11-07 | 2014-05-22 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-11-11 JP JP29444691A patent/JP3402369B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475350A (en) * | 1992-09-29 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Frequency tunable resonator including a varactor |
| US6859502B1 (en) | 1999-01-19 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| US7206371B2 (en) | 1999-01-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system |
| EP1536553A1 (en) * | 2003-11-26 | 2005-06-01 | Alps Electric Co., Ltd. | Voltage controlled oscillator |
| US7142068B2 (en) | 2003-11-26 | 2006-11-28 | Alps Electric Co., Ltd. | Voltage controlled oscillator small in reduction of inductance and Q |
| JP2009076608A (ja) * | 2007-09-19 | 2009-04-09 | Mitsubishi Materials Corp | 薄膜サーミスタ及び薄膜サーミスタの製造方法 |
| WO2010113845A1 (ja) * | 2009-04-03 | 2010-10-07 | 太陽誘電株式会社 | 分布定数回路 |
| JP2014096642A (ja) * | 2012-11-07 | 2014-05-22 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402369B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1992012548A1 (en) | High-frequency device | |
| JPH1051234A (ja) | 電圧制御発振器およびその調整方法 | |
| US6115234A (en) | Multilayer microelectronic circuit with trimmable capacitors | |
| JP3402369B2 (ja) | 発振器モジュール | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| JPH05206730A (ja) | 電圧制御発振器およびその発振周波数の調整方法 | |
| US7109811B2 (en) | Voltage controlled oscillator, composite module, and communication apparatus | |
| JPH0479203A (ja) | Ｌｃ共振器内蔵の多層基板 | |
| JP4720487B2 (ja) | マイクロ波発振器 | |
| JP3092693B2 (ja) | 複合電子部品 | |
| JPH03234101A (ja) | 高周波フィルタ | |
| JPH05152803A (ja) | 誘電体フイルタ | |
| JP3650433B2 (ja) | アンテナスイッチ | |
| JP4796722B2 (ja) | 圧電発振器用基板 | |
| JP2853480B2 (ja) | バラクタ装荷共振器 | |
| JPH04329705A (ja) | 発振器 | |
| JPH06112710A (ja) | 高周波回路基板 | |
| JP3188661B2 (ja) | 電圧制御発振器及びその周波数調整方法 | |
| JPH05110319A (ja) | トリプレート形ストリツプライン共振器 | |
| JPH0537278A (ja) | 高周波モジユールにおける内蔵共振器の調整方法 | |
| JP2001136028A (ja) | 高周波発振器実装基板 | |
| JPH0644179Y2 (ja) | 静電容量内蔵型圧電共振子 | |
| JPH1051236A (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| JPH06268441A (ja) | 電圧制御高周波発振器 | |
| JPH0766628A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |