JPH0766628A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】 【目的】 ストリップ線路が形成された多層誘電体基板
を低背化して、小型な電圧制御発振回路を提供する。 【構成】本発明は、制御電圧により共振周波数を決定す
る共振回路部Ｘと負性抵抗回路部Ｙとから成り、複数の
ストリップ線路ＳＬ₁ 〜ＳＬ₃ を有して成る電圧制御発
振器であって、前記複数のストリップ線路ＳＬ₁ 〜ＳＬ
₃ が、複数の誘電体層１ａ〜１ｃと複数のアース導体パ
ターン２、６とが積層された多層誘電体基板１に形成さ
れるとともに、例えばストリップ線路ＳＬ₁ 、ＳＬ₂ と
なる導体パターン３、５が異なる誘電体層１ｃ、１ａ上
に形成され、且つ同一のアース導体パターン６に対向す
るように配置されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共振回路部に印加され
る制御電圧によって所定周波数を発振する電圧制御発振
器に関するものである。

【０００２】

【従来の技術】従来の高周波発振させるための電圧制御
発振器（ＶＣＯ）は、図３に示すような回路構成となっ
ている。

【０００３】図において、Ｘはマイクロストリップ線路
ＳＬ₁ 、ＳＬ₂ 、可変容量ダイオードＣｖ、コンデンサ
Ｃ₁ 〜Ｃ₄ から成る共振回路部であり、Ｙはトランジス
タＱ₁ 、抵抗Ｒ₁ 〜Ｒ₂ 、コンデンサＣ₅ 〜Ｃ₆ から成
る負性抵抗回路部であり、ＺはトランジスタＱ₂ 、マイ
クロストリップ線路ＳＬ₃ 、抵抗Ｒ₃ 〜Ｒ₄ 、コンデン
サＣ₇ 〜Ｃ₁₁から成る増幅回路部である。

【０００４】このようなＶＣＯの回路において、共振回
路部Ｘのコントロール端子Ｖｔより所定電圧（以下、制
御電圧という）が印加されると、可変容量ダイオードＣ
ｖの両端の電圧が変化し、この電圧に応じた所定容量が
発生し、マイクロストリップ線路ＳＬ₁ 、可変容量ダイ
オードＣｖの容量、コンデンサＣ₁ 、Ｃ₂ 、Ｃ₃ の容量
とによって所定周波数で共振して、その共振信号がコン
デンサＣ₄ を介して負性抵抗回路部Ｙに出力される。そ
して、負性抵抗回路部Ｙ及び増幅回路Ｚの動作して、出
力端子ＯＵＴより所定周波数の発振信号が導出される。

【０００５】上述のＶＣＯの回路には、３つのストリッ
プ線路ＳＬ₁ 〜ＳＬ₃ が用いられ、例えば、ストリップ
線路ＳＬ₁ は、コントロール端子Ｖｔの制御電圧をこの
回路にマッチングさせるためのものであり、ストリップ
線路ＳＬ₂ は実質的な共振回路を構成するものであり、
ストリップ線路ＳＬ₃ は、電源端子Ｖｃｃの供給電圧を
この回路にマッチングさせるためのものである。

【０００６】ストリップ線路ＳＬ₁ 〜ＳＬ₃ は誘電体基
板に形成しなくてはならず、図３に示すストリップ線路
ＳＬ₁ 〜ＳＬ₃ 以外の電子部品は、該誘電体基板上のス
トリップ線路ＳＬ₁ 〜ＳＬ₃ を形成領域以外に形成され
た所定回路パターンに搭載されたり、また、この誘電体
基板と接続する他の回路基板に形成された所定回路パタ
ーンに搭載される。

【０００７】そして、ＶＣＯは、上述の１つ又は複数の
基板から各種信号が入出力できるように、シールドケー
スなどの収納される。

【０００８】従来、ストリップ線路ＳＬ₁ 〜ＳＬ₃ は、
図４に示すように、所定誘電率、所定厚みの誘電体基板
４１の表面にストリップ線路ＳＬ₁ 〜ＳＬ₃ となる導体
パターン４２〜４４と誘電体基板１の裏面側にアース導
体パターン４５を形成することによって達成されてい
た。尚、図４において、各ストリップ線路ＳＬ₁ 〜ＳＬ
₃ に接続する回路パターン及び各種電子部品を省略して
いる。

【０００９】このように、誘電体基板４１の表面にスト
リップ線路ＳＬ₁ 〜ＳＬ₃ となる導体パターン４２〜４
４を形成する場合、各ストリップ線路ＳＬ₁ 〜ＳＬ₃ で
要求される特性を考慮して、互いの導体パターン４２〜
４４間で影響を及ぼさないようにしなくてはならず、充
分な間隔をはなしたりしなければならず、誘電体基板４
１の大型化が発生してしまう。

【００１０】また、このような誘電体基板４１をシール
ドケースで被覆した場合、シールドケースと導体パター
ン４２〜４３との間で浮遊容量が発生してしまい、スト
リップ線路ＳＬ₁ 〜ＳＬ₃ の特性が変動してしまうこと
があり、安定した特性を導出できるＶＣＯの達成が困難
となる。

【００１１】この問題を解決するため、図５に示すよう
に、例えば３層構造の多層誘電体基板５１にストリップ
線路ＳＬ₁ 〜ＳＬ₃ を形成することが考えられる。

【００１２】例えば、第１の誘電体層５１ａと第２の誘
電体層５１ｂ間の略全面の領域に、アース導体パターン
５２を形成し、また、第２の誘電体層５１ｂと第３の誘
電体層５１ｃとの間にストリップ線路ＳＬ₁ 〜ＳＬ₃ と
なる導体パターン５３〜５５を形成し、さらに、第３の
誘電体層５１ｃの下面の略全面の領域に、アース導体パ
ターン５６を形成する。

【００１３】

【発明が解決しようとする課題】しかし、実際には、必
ずしも図５に示す構造が有用とは限らない。即ち、導体
パターン５３〜５５を挾持するアース導体パターン５
２、５６との間隔が全てのストリップ線路ＳＬ₁ 〜ＳＬ
₃ で同一の間隔である。上述の電圧制御発振回路では、
特に共振周波数を決定するためのストリップ線路ＳＬ₂
のＱ値を、他のストリップ線路ＳＬ₁ 、ＳＬ₃ のＱ値に
比較して大きくする必要がある。即ち、同一の条件で形
成されたストリップ線路ＳＬ₁ 〜ＳＬ₃ において、各Ｑ
値に応じた値にすることが困難である。例えば、Ｑ値の
向上のために、誘電体層５１ｂ、５１ｃの厚みを厚くし
たりすると逆に低背化が困難となる。

【００１４】本発明は、上述の問題点に鑑みて案出され
たものであり、各ストリップ線路の特性の違いを考慮し
て、夫々ストリップ線路の特性が安定に導出することが
でき、且つ小型化された誘電体基板に形成したストリッ
プ線路を有する電圧制御型発振器を提供することにあ
る。

【００１５】

【課題を解決するための手段】本発明は、制御電圧によ
り共振周波数を決定する共振回路部と負性抵抗回路部と
から成り、複数のストリップ線路を有して成る電圧制御
発振器であって、前記複数のストリップ線路は、複数の
誘電体層と複数のアース導体パターンとが積層された多
層誘電体基板に形成されており、且つ前記ストリップ線
路となる導体パターンは異なる誘電体層上に形成される
とともに、同一のアース導体パターンに対向するように
配置されている電圧制御発振器である。

【００１６】

【作用】本発明によれば、多層誘電体基板に複数のスト
リップ線路を形成した電圧制御型発振器であって、特に
大きなＱ値が要求される共振用のストリップ線路となる
導体パターンを多層誘電体基板の表面または表面寄りの
所定誘電体層上に、比較的小さなＱ値が要求されるスト
リップ線路を該大きなＱ値が要求されるストリップ線路
となる導体パターンよりも裏面寄りの所定誘電体層上に
形成され、さらにこれらのストリップ線路となる導体パ
ターンと対向する共通のアース導体パターンを、多層誘
電体基板の裏面または比較的小さなＱ値が要求されるス
トリップ線路となる導体膜が形成された誘電体層よりも
裏面側に配置したため、多層誘電体基板の厚みは大きな
Ｑが要求されるストリップ線路となる導体パターンとア
ース導体パターンとの関係により規定されることにな
り、多層誘電体基板の厚みが必要最小となる。

【００１７】また、比較的小さなＱ値が要求されるスト
リップ線路となる導体膜が、少なくとも多層誘電体基板
に内層されることから、特性が比較的に安定となる。

【００１８】このように、各ストリップ線路は、その要
求特性に応じて異なる誘電体層上に形成されているの
で、夫々の特性を安定して導出でき、極小化された多層
誘電体基板となり、これを用いることにより小型、高性
能の電圧制御発振器となる。

【００１９】

【実施例】以下、本発明の電圧制御発振器を図面に基づ
いて説明する。

【００２０】尚、電圧制御発振器の回路は、図３に示す
回路構成であるため説明を省略して、同一部分は同一符
号で説明する。

【００２１】本発明の電圧制御発振器は、図３に示す回
路を構成する多層誘電体基板、必要に応じて他の回路基
板、該誘電体基板を収納するシールドケースとから構成
されている。

【００２２】前記多層誘電体基板には、図１、図２に示
すように、図３に示す回路に示す複数、例えば３つのス
トリップ線路ＳＬ₁ 〜ＳＬ₃ が形成されている。また、
この回路を構成する他の電子部品、即ち、抵抗素子、コ
ンデンサ素子７などは詳細は省略している。

【００２３】多層誘電体基板１は、アルミナなどの所定
誘電率の材料からなる少なくとも３層の誘電体層１ａ〜
１ｃと、誘電体層１ａ、１ｂの層間に配置されたアース
導体パターン２、誘電体層１ｂ、１ｃの層間に配置され
たストリップ線路ＳＬ₁ 、ＳＬ₃ となる導体パターン
３、４とから成り、さらに、誘電体層１ａの表面にスト
リップ線路ＳＬ₂ となる導体パターン５と誘電体層１ｃ
の裏面のアース導体パターン６とから構成されている。

【００２４】ここで、導体パターン５は比較的大きなＱ
値が要求されるストリップ線路ＳＬ₂ となるものであ
り、導体パターン２、３は比較的小さなＱ値が要求され
るストリップ線路ＳＬ₂ 、ＳＬ₃ となる。

【００２５】多層誘電体基板１の表面、即ち、誘電体層
１ａ上の導体パターン５には、比較的幅の広い導体パタ
ーン５、所定回路パターンや各種接続電極パターン８１
〜８４が形成されて、さらに必要に応じて電子部品７が
搭載されている。

【００２６】誘電体層１ａと１ｂとの層間、即ち誘電体
層１ｂ上に、前記導体パターン５よりも大きく、且つ近
似した開口部２１を有するようにアース導体パターン２
が形成されている。

【００２７】誘電体層１ｂと１ｃとの層間、即ち誘電体
層１ｃ上に、所定導体幅、所定長さで蛇行した導体パタ
ーン３、４が形成されている。この導体パターン３、４
は誘電体層１ｂを介してアース導体パターン２と対向し
ている。

【００２８】多層誘電体基板１の裏面、即ち、誘電体層
１ｃの下面には、略前面に渡りアース導体パターン６が
形成されている。

【００２９】このような多層誘電体基板１は、各誘電体
層１ａ〜１ｃとなる厚み０．２ｍｍの誘電体グリーンシ
ートを用意し、例えば誘電体層１ｂとなるグリーンシー
ト上に、アース導体パターン２となる導体膜をＡｇやＣ
ｕなどの高周波特性が良好な導電性ペーストで印刷・乾
燥し、誘電体層１ｃとなるグリーンシート上に、導体パ
ターン３、４となる導体膜をＡｇやＣｕなどの高周波特
性が良好な導電性ペーストで印刷・乾燥し、さらに、誘
電体層１ａとなるグリーンシートとともに、夫々圧着積
層を行い、所定焼成条件で焼成を行い、焼成された基板
の両主面に、夫々導体パターン５、アース導体パターン
６となる導体を印刷・焼きつけを行うことによって形成
される。尚、焼成前に導体パターン５、アース導体パタ
ーン６となる導体を印刷した後、基板本体とともに一体
的に焼成処理しても構わない。また、多層誘電体基板１
上に所定回路パターンを形成する場合には、導体パター
ン５の形成と同時に形成すればよい。さらに、誘電体層
１ａ〜１ｃの層間に形成された導体パターン３、４、ア
ース導体パターン２と前記所定回路パターンとの接続、
また導体パターン５とアース導体パターン６との接続、
さらにアース導体パターン２、６間の接続は、各誘電体
層１ａ〜１ｃの厚み方向を貫くビアホールや多層誘電体
基板１の端面導体によって達成される。

【００３０】これにより、多層誘電体基板１の表面の導
体パターン６はアース導体パターン２の開口部２１を通
じて誘電体基板１の裏面に形成したアース導体パターン
６と対向することにより、図３に示す比較的大きなＱ値
のストリップ線路ＳＬ₂ となる。

【００３１】また、導体パターン３、４は、夫々アース
導体パターン２と６とに誘電体層１ｂ、１ｃを介して挟
持され、図３に示す比較的小さなＱ値のストリップ線路
ＳＬ₁ 、ＳＬ₃ となる。

【００３２】導体パターン３、４は、基板表面側及び裏
面側に夫々アース導体パターン２、６が存在することに
なり、導体パターン３、４によるストリップ線路Ｓ
Ｌ₁ 、ＳＬ₃ の特性が外部の影響、例えば、シールドケ
ースとの間で発生する浮遊容量などが発生することがな
く、特に安定した特性を導出することができる。

【００３３】ここで、導体パターン５とアース導体パタ
ーン６との対向により形成されるストリップ線路ＳＬ₂
の特性が、その間に配置されたアース導体パターン２、
導体パターン３、４によって影響されないように、特
に、アースパターン２の開口２１の大きさを所定形状に
しなくてはならない。

【００３４】従来より、一般的には、基板表層に形成し
たストリップ線路となる導体パターンを形成した場合、
導体の周囲で導体幅の２倍範囲に、このストリップ線路
と関係しない導体があるとストリップ線路の特性に影響
を与えるとされていた。

【００３５】しかし、本発明の種々の実験によれば、導
体幅の２倍の範囲内に導体が存在しても、何等影響を及
ぼさないことを知見し、これに基づいて、多層誘電体基
板１の表面の導体パターン５と誘電体層１ａと誘電体層
１ｂとの間に配置したアース導体パターン２の開口２１
の大きさを設定した。例えば、導体パターン５の幅を
０．６５ｍｍとして、この導体パターン５と対向するア
ース導体パターン６までの間隔を０．６ｍｍとして、誘
電体層１ａ、１ｂとの間に配置したアース導体パターン
２の開口間隔を１．６ｍｍに設定しても、導体パターン
５とアース導体パターン６とで発生するストリップ線路
ＳＬ₂ が要求されるＱ値が充分に達成できることが判明
した。

【００３６】この開口２１間隔の設定は、導体パターン
５とアース導体パターン６との対抗距離を算出して、導
体パターン５の端辺を中心に円を描いた時、その半径内
に、他の導体パターン、例えばアース導体パターン２が
存在しないように設定した。

【００３７】即ち如何なる部分においても、導体パター
ン５に最も近くに存在する導体は、この導体パターン５
と対向すべるアース導体６となるようにする。

【００３８】以上のように、ストリップ線路ＳＬ₁ 〜Ｓ
Ｌ₃ が形成された多層誘電体基板１は、該基板１内に配
置されたアース導体パターン２の開口２１を介して、多
層誘電体基板１の表面に形成された導体パターン５と裏
面に形成されたアース導体パターン６とが対向すること
によりストリップ線路ＳＬ₂ となり、その対向距離が、
他のストリップ線路ＳＬ₁ 、ＳＬ₃ となる導体パターン
３、４とアース導体パターン２、６との対向距離よりも
大きくなるため、ストリップ線路ＳＬ₂ をＳＬ₃ を高い
Ｑ値で、また、ストリップ線路ＳＬ₁ 、ＳＬ₃ を比較的
低いＱ値で形成することができ、特性に応じたストリッ
プ線路を簡単に構成することができる。

【００３９】また、ストリップ線路ＳＬ₁ 、ＳＬ₃ とな
る導体パターン３、４がアース導体パターン２、６に挟
持されるように形成されているため、外部の影響（例え
ばシールドケースの被覆による浮遊容量など）により特
性が変動しない安定なストリップ線路ＳＬ₁ 、ＳＬ₃ が
形成される。

【００４０】これにより、ストリップ線路ＳＬ₁ 〜ＳＬ
₃ が設計どおりに形成することができ、高周波回路の動
作が不安定さや設計どおりの特性が導出できないなとと
なるＶＣＯを少なくすることができる。

【００４１】また、ストリップ線路の大きなＱ値が必要
なものを基準にして、多層誘電体基板の誘電体層の積層
数を任意に設定できるため、特性に応じた最も小型・低
背化された多層誘電体基板が達成でき、これにより小型
なＶＣＯが達成できる。

【００４２】尚、上述の実施例では、多層誘電体基板に
３つのストリップ線路ＳＬ₁ 〜ＳＬ₃ を形成したが、例
えばＱ値が異なるストリップ線路を各々１つづ形成して
も構わない。

【００４３】また、さらに導体パターン５により形成さ
れるストリップ線路ＳＬ₂ と導体パターン３、４により
形成されるストリップ線路ＳＬ₁ 、ＳＬ₃ のＱ値の相対
的な差により、各誘電体層１ａ〜１ｃの厚みを夫々変え
たり、また、誘電体層１ａの厚みを増加させるべき、誘
電体層１ａ部分を、さらに積層しても構わない。

【００４４】

【発明の効果】以上のように、本発明では、電圧制御型
発振器を構成するストリップ線路が、誘電体材料からな
る多層誘電体基板に形成され、さらに、高いＱ値が要求
される共振用のストリップ線路とこれに比較して低いＱ
値のストリップ線路を構成する導体パターンが夫々こと
なる誘電体層上に形成され、且つ共通のアース導体パタ
ーンに対向しているため、共振用ストリップ線路の導体
パターンと共通のアース導体パターンの間隔により、主
に多層誘電体基板の厚みが決定されるため、低背化され
た多層誘電体基板が達成でき、これにより、小型化され
た電圧制御型発振器が達成できる。

【図面の簡単な説明】

【図１】本発明の電圧制御発振器に用いられる多層誘電
体基板の断面構造図である。

【図２】図１の分解斜視図である。

【図３】一般的な電圧制御発振器の回路構成を説明する
回路図である。

【図４】従来のストリップ線路を構成するための誘電体
基板の概略図である。

【図５】従来のストリップ線路を構成するための多層誘
電体基板の分解斜視図である。

【付号の説明】 Ｘ・・・・共振回路部 Ｙ・・・・負性抵抗回路部 Ｚ・・・・増幅回路部 ＳＬ₁ 、ＳＬ₂ 、ＳＬ₂ ・・ストリップ線路 Ｃｖ・・・・・・・・・・・可変容量ダイオード Ｃ₁ 〜Ｃ₁₁ ・・・・・・・コンデンサ Ｒ₁ 〜Ｒ₄ ・・・抵抗 １・・・・・・多層誘電体基板 １ａ〜１ｃ・・誘電体層 ３〜５・・導体パターン ２、６・・アース導体パターン

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御電圧により共振周波数を決定する共
   振回路部と負性抵抗回路部とから成り、複数のストリッ
   プ線路を有して成る電圧制御発振器であって、 前記複数のストリップ線路は、複数の誘電体層と複数の
   アース導体パターンとが積層された多層誘電体基板に形
   成されており、且つ前記ストリップ線路となる導体パタ
   ーンは異なる誘電体層上に形成されるとともに、同一の
   アース導体パターンに対向するように配置されているこ
   とを特徴とする電圧制御発振器。