JP3092693B2

JP3092693B2 - 複合電子部品

Info

Publication number: JP3092693B2
Application number: JP07152713A
Authority: JP
Inventors: 稔高谷; 敏一遠藤; 宣典望月
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1995-05-26
Filing date: 1995-05-26
Publication date: 2000-09-25
Anticipated expiration: 2015-09-25
Also published as: JPH08330187A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誘電体材料を用いて複
数のコンデンサあるいは複数のコンデンサと共振器やイ
ンダクタ等を内蔵した複合電子部品に関する。

【０００２】

【従来の技術】印刷法やシート法等の厚膜形成法を用い
てセラミック誘電体材料内に複数のコンデンサ等を内蔵
して形成する場合、従来は単一材質の誘電体により構成
するのが一般的である。特殊なものとしては、特開平３
−３５５１５号公報に記載のように、同一層に形成され
るコンデンサ間に、低誘電率の誘電体を介在させて横並
びに隣接するコンデンサ間の容量結合を軽減させたもの
がある。また、特公平５−２５３９９号公報には、誘電
率の異なる２種類あるいはそれ以上の誘電体を縦に重ね
合わせて周波数が大幅に異なるコンデンサを１つのチッ
プとして構成したものが開示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、１つの
チップ（基板として用いられる場合を含む）を１種の誘
電率の誘電体材料によって複数のコンデンサを構成する
場合、あるいは特開平３−３５５１５号公報に記載のよ
うに、隣接コンデンサ間に低誘電率材料を配設した場合
には、大幅に容量が異なる様々な容量のコンデンサを内
蔵して形成することができなかった。このため、容量の
大きなコンデンサは別部品として構成し、これをマザー
基板に半田付けするか、あるいは複合電子部品を基板と
して該基板に搭載することが行われており、このような
別部品として構成するコンデンサが多くなると、製造工
程が複雑化する上、全体として占有スペースが大になる
という問題点もあった。

【０００４】一方、特公平５−２５３９９号公報に記載
のように、積層方向について異なる誘電率の誘電体を配
設して容量が大幅に異なるコンデンサを実現する場合に
は、厚みが大となるので、近年における薄型化の要求に
応えることは困難である。特に、例えば携帯電話の電圧
制御発振器等のような携帯機器等に内蔵する素子内蔵基
板のように、コンデンサ以外に共振器を一体に重畳し形
成しようとする場合には、積層体の厚みが大となり、薄
型化の要求に応えることがますます困難になる。また、
積層方向について誘電率の異なる誘電体を重ねて容量が
大幅に異なる複数のコンデンサを実現する場合におい
て、薄型化を達成するために、仮に、チップの面積を広
くしてコンデンサの層数を少なくしたとすると、印刷法
やシート法を用いて積層、乾燥工程を繰り返し、この繰
り返し工程の途中で容量値を測定し、途中の容量値に応
じてその後の積層工程における誘電体厚みや電極面積等
を調整することにより、焼成前のものについてある容量
値を適正な範囲内に抑えようとする場合、積層数が少な
い場合にはこの容量調整が困難となり、容量値がばらつ
き、歩留りが悪くなってしまうという問題点がある。

【０００５】本発明は、上記した問題点に鑑み、容量が
大幅に異なる複数のコンデンサを含む複合電子部品を異
なる誘電率の誘電体を用いて構成する場合において、小
型化、薄型化が可能な構造のものを提供することを目的
とする。

【０００６】

【課題を解決するための手段】この目的を達成するた
め、本発明の複合電子部品は、同一層内に異なる誘電率
の誘電体を配設し、これらの異なる誘電率の誘電体がそ
れぞれ異なるコンデンサの内部電極間に介在するように
コンデンサを配設することにより、同一層に容量が大幅
に異なる複数のコンデンサを形成したことを特徴とす
る。また、本発明は、隣接コンデンサ間の結合を軽減す
るため、コンデンサをそれぞれ形成した異なる誘電率の
誘電体の間および複合電子部品の外被部に、これらの誘
電体の誘電率より低い誘電体を一体に配設する構造が採
用したものである。また、前記複数のコンデンサを配設
した積層部に対して一体にストリップライン共振器を重
畳する場合、該ストリップライン共振器の周囲に該グラ
ンド電極間の誘電体より低い誘電率の誘電体を配設する
ことが好ましい。本発明は、同一層内に異なる誘電率の
誘電体を形成する場合、異なる誘電率の誘電体を交互に
印刷することにより、異なる誘電率の誘電体層を同一層
に容易に形成できる。また、前記複合電子部品が一体焼
成でなることにより、信頼性の高いものが得られる。ま
た、本発明は、単にチップ状の複合電子部品として構成
するのみならず、複合電子部品を構成する積層体の表面
に導体および厚膜抵抗を印刷して基板とし、該基板に電
子部品を搭載した構造も実現される。

【０００７】

【作用】本発明は、異なる誘電率の誘電体を同一層に配
設すると共に、それぞれ異なるコンデンサの内部電極間
に、前記異なる誘電率の誘電体が介在するように配設し
たので、容量の大幅に異なるコンデンサが１つのチップ
内に形成される。また、容量の大小に応じた誘電率の誘
電体が横並びに形成されるから、チップ全体としての積
層数が少なくて済み、薄型化が達成される。また、容量
の大きなコンデンサも従来の印刷法等の製造ラインを用
いて、別部品でなく、チップ内に一体化して内蔵される
ので、小型化が達成できる。

【０００８】

【実施例】図１（Ａ）は本発明による複合電子部品の一
実施例を示す斜視図、（Ｂ）は（Ａ）のＥ−Ｅ断面図、
図２は該複合電子部品の素材を製造方法にも関連させて
説明する分解斜視図である。１は印刷法あるいはシート
法により製造される積層体であり、図１（Ｂ）に示すよ
うに、内部にストリップライン共振器２が内蔵されると
共に、該共振器２に重畳して一体に、複数のコンデンサ
３、４、５が同一層に横並びに形成される。共振器２の
グランド電極６ａ、６ｂとストリップ導体７ａ、７ｂと
の間の誘電体８と、各コンデンサ３、４、５のそれぞれ
内部電極９ａと９ｂ、１０ａと１０ｂ、１１ａと１１ｂ
との間の誘電体１２、１３、１４は、それぞれ異なる誘
電率の誘電体により構成される。また、これらの共振器
２間、およびコンデンサ３、４、５の間、および積層体
１の外被部の誘電体１５は、共振器２やコンデンサ３、
４、５の誘電体８、１２、１３、１４の誘電率より低い
誘電体により構成される。

【０００９】一例をあげれば、例えば共振器２の誘電体
８として比誘電率が３０程度のチタン酸亜鉛セラミック
を用い、コンデンサ３の誘電体１２として比誘電率が２
０程度のチタン酸マグネシウム系またはチタン酸亜鉛系
等のセラミックを用い、コンデンサ４の誘電体１３とし
て比誘電率が２００程度のチタン酸ストロンチウム系セ
ラミックを用い、コンデンサ５の誘電体１４として比誘
電率が１００程度の酸化チタン系セラミックを用い、周
囲や共振器２やコンデンサ３〜５間の低誘電率の誘電体
として比誘電率が５程度のアルミナ系セラミックを用い
る。

【００１０】１７は積層体１の表面部に形成した厚膜抵
抗、１８は導体である。また、図１（Ａ）において、１
９〜２３は該積層体１を基板として用いて該基板に搭載
したトランジスタ、ダイオードや容量のさらに大きなコ
ンデンサあるいは抵抗あるいはインダクタであり、構成
する回路によって変わる電子部品である。２５〜４２は
該積層体１でなるチップの側面に設けられた端子電極で
あり、内蔵コンデンサ３〜５や共振器２間あるいはこれ
らと搭載電子部品１９〜２３や厚膜抵抗１７間の接続あ
るいは外部回路との接続の為に設けられるものである。

【００１１】この複合電子部品の製造について図２によ
り説明する。図２は多数個取りする場合の１個の複合電
子部品について示すもので、（Ａ）に示すように、最下
層の低誘電体層１５ａとなる誘電体ペーストを、所定の
厚みになるように所定回数印刷し、乾燥する工程を繰り
返した後、その上に銀あるいは銀−パラジウムを導体と
したグランド電極６ａとなる導体ペーストを印刷し、そ
の上に、（Ｂ）に示すように、グランド電極６ａとスト
リップ導体７ａ、７ｂとの間の部分について、共振器２
の周囲の低誘電率の誘電体層１５ｂを形成する誘電体ペ
ーストと、共振器２内の誘電体８ａを形成する誘電体ペ
ーストとを、交互に所定回数印刷する。その上に（Ｃ）
に示すように、ストリップ導体７ａ、７ｂを形成する導
体ペーストを印刷する。その上に（Ｄ）に示すように、
ストリップ導体７ａ、７ｂ上の共振器２内の誘電体８ｂ
を形成する誘電体ペーストと、その周囲の低誘電率の誘
電体１５ｃを形成するペーストとを、交互に所定回数印
刷する。そしてその上に（Ｅ）に示すように、グランド
電極６ｂとなる導体ペーストを印刷する。

【００１２】次に（Ｆ）に示すように、共振器２とコン
デンサ３〜５との間の低誘電率の誘電体１５ｄとなる誘
電体ペーストを所定の厚みになるように所定回数印刷
後、各コンデンサ３、４、５の一方の内部電極９ａ、１
０ａ、１１ａとなる導体ペーストを印刷する。

【００１３】次に（Ｇ）に示すように、それぞれコンデ
ンサ３、４、５を構成する異なる誘電率の誘電体１２、
１３、１４となる誘電体ペーストと、その周囲の低誘電
率の誘電体１５ｅとなる誘電体ペーストとを、例えば誘
電体１５ｅのぺーストを印刷した後に誘電体１２のペー
ストを印刷し、その後に誘電体１３のペーストを印刷
し、その後に誘電体１４のペーストを印刷し、必要なら
ばこれらの印刷工程を１回以上繰り返す。次に（Ｈ）に
示すように、コンデンサ３、４、５の各他方の内部電極
９ｂ、１０ｂ、１１ｂとなる導体ペーストを印刷する。
このような（Ｆ）の導体ペーストの印刷工程〜（Ｈ）の
工程を、コンデンサ３、４、５の内部電極の対数に相当
する回数だけ繰り返す。次に（Ｉ）に示すように、コン
デンサ３、４、５の上層の低い誘電率の誘電体１５ｆと
なる誘電体ペーストを所定回数印刷する。その後、図１
（Ｂ）に示した厚膜抵抗１７や導体１８を印刷後、各チ
ップ毎に切断して焼成するか、あるいは焼成後に切断
し、端子電極２５〜４２を焼き付けやメッキ等により設
ける。

【００１４】図２に示すように、グランド電極６ａ、６
ｂにはチップ側面への引き出し部ａ、ｂ、ｃ、ｄ、ｅ、
ｆ、ｇ、ｈが形成され、これらのチップ側面への露出部
にはそれぞれ図１（Ａ）の端子電極２５、２９、３０、
３３、３４、３８、３９、４２が接続される。また、ス
トリップ導体７ａの両端にはそれぞれ端子電極２６、３
７が接続され、ストリップ導体７ｂの両端にはそれぞれ
端子電極２８、３５が接続される。また、コンデンサ
３、４、５の各一方の内部電極９ａ、１０ａ、１１ａの
引き出し部ｉ、ｊ、ｋにはそれぞれ端子電極４０、３
６、３２が接続され、対をなす他方の内部電極９ｂ、１
０ｂ、１１ｂの引き出し部ｍ、ｎ、ｏにはそれぞれ端子
電極４１、２７、３１が接続される。

【００１５】このように、同一層内に異なる誘電率の誘
電体１２、１３、１４を配設し、これらの異なる誘電率
の誘電体１２、１３、１４がそれぞれコンデンサ３、
４、５の内部電極９ａと９ｂ、１０ａと１０ｂ、１１ａ
と１１ｂとの間に介在するようにコンデンサ電極を設け
ることにより、同一層に容量が大幅に異なる複数のコン
デンサを形成できる。このようにコンデンサ３、４、５
を横並びに形成すれば、誘電率の異なる誘電体を重ねる
ことによって容量が大幅に異なるコンデンサを縦並びに
形成する場合に比較して薄型化が達成できる。特に共振
器２もコンデンサ３、４、５と一体に形成する場合に
は、全体としての厚みを増大させないという意味で重要
な効果を奏する。また、容量の異なるコンデンサを縦並
びに配設する場合のように、薄型化のために層数を減少
させる必要がないから、各層の厚さを計測しながら印刷
工程を調整して誘電体や導体を印刷することによって、
容量値が所定範囲内に納められた歩留りのよい複合電子
部品の製造が可能となる。また、容量の大きなコンデン
サも従来の印刷法等の製造ラインを用いて、別部品でな
く、チップ内に一体化して内蔵されるので、小型化と製
造工程の簡略化が達成できる。また、コンデンサ３、
４、５の厚さが異なる場合、最大厚さのコンデンサに合
わせて不足分を低誘電率の誘電体で補充する構成とする
こともできる。

【００１６】また、隣接コンデンサ３、４、５間の誘電
体１５を低誘電率の誘電体としたことにより、コンデン
サ３、４、５間の容量結合を軽減すると共に、コンデン
サ３、４、５の外部すなわち積層体１の周囲の誘電体も
低誘電率としたことにより、端子電極２５〜４２間の容
量結合も軽減され、コンデンサ３、４、５間の容量結合
による信号伝播等の悪影響を軽減でき、コンデンサ３、
４、５の設計が容易となる。また、各コンデンサ３、
４、５の容量結合を軽減できるので、各コンデンサ３、
４、５を近接配置でき、小型化にも寄与する。

【００１７】ストリップライン共振器２の周囲にグラン
ド電極６ａ、６ｂ間の誘電体８より低い誘電率の誘電体
１５を配設したので、共振器２とコンデンサ３、４、５
との間の容量結合も軽減でき、共振器２とコンデンサ
３、４、５との間の干渉等の悪影響を防止できる。また
前記のような積層体１はシート法によっても製造可能で
あるが、上記実施例で示すような印刷法によれば、誘電
率の異なる誘電体ペーストを、異なる誘電率の誘電体ペ
ーストを印刷しなかった領域に交互に印刷するだけで実
現できるので、製造が容易となる。また、本発明は、前
記複合電子部品が一体焼成でなることにより、信頼性の
高いものが得られる。また、異なる誘電率の誘電体を実
現する構造は接着等の方法によっても実現できるが、全
体を一体に焼成することにより、信頼性の高い複合電子
部品が実現できる。また、積層体１の表面に導体１８お
よび厚膜抵抗１７を印刷して基板とし利用可能とし、該
基板１に電子部品１９〜２３を搭載した構造とすること
により、全体として小型の混成集積回路部品が構成でき
る。

【００１８】図３（Ａ）は本発明による複合電子部品の
他の実施例を示す斜視図、（Ｂ）はそのＦ−Ｆ断面図、
図４は図３は該複合電子部品の素材を製造方法にも関連
させて説明する分解斜視図である。本実施例の複合電子
部品は、異なる誘電率の誘電体５０、５１と内部電極５
２ａと５２ｂ、５３ａと５３ｂとからなるコンデンサ５
４、５５を同一層に形成すると共に、これらのコンデン
サ５４、５５の間および外部に低誘電率の誘電体１５を
配置し、さらにこれらのコンデンサ５４、５５と異なる
層に重ねて別の誘電率からなる誘電体５６と内部電極５
７ａ、５７ｂからなるコンデンサ５８と設け、該コンデ
ンサ５８と前記コンデンサ５４、５５との間およびコン
デンサ５８の外部にも低誘電率の誘電体１５を配設した
ものである。

【００１９】この複合電子部品は、図４（Ａ）に示すよ
うに、下層の低誘電率の誘電体１５ｆとなる誘電体ペー
ストを所定回数印刷後、各コンデンサ５４、５５の一方
の内部電極５２ａ、５３ａとなる導体ペーストを印刷す
る。次に（Ｂ）に示すように、それぞれコンデンサ５
４、５５を構成する異なる誘電率の誘電体５０、５１と
なる誘電体ペーストと、その周囲の低誘電率の誘電体１
５ｇとなる誘電体ペーストとを、例えば誘電体１５ｇの
ペーストを印刷した後にコンデンサ５４の誘電体５０の
ペーストを印刷し、その後にコンデンサ５５の誘電体５
１のペーストを印刷し、必要ならばこれらの工程を１回
以上繰り返す。次に（Ｃ）に示すように、コンデンサ５
４、５５の各他方の内部電極５２ｂ、５３ｂとなる導体
ペーストを印刷する。このような（Ａ）の内部電極印刷
工程〜（Ｃ）の工程を、コンデンサ５４、５５の内部電
極５２ａと５２ｂ、５３ａと５３ｂの各対数に相当する
回数だけ繰り返す。

【００２０】次に（Ｄ）に示すように、コンデンサ５
４、５５の上層の低い誘電率の誘電体層１５ｈを所定回
数印刷する。その後コンデンサ５８の一方の内部電極５
７ａとなる導体ペーストを印刷する。次に（Ｅ）に示す
ように、コンデンサ５８を構成する誘電体５６となる誘
電体ペーストと、その周囲の低誘電率の誘電体１５ｉと
なる誘電体ペーストとを、例えば誘電体１５ｉのペース
トを印刷した後に誘電体５６のペーストを印刷し、必要
ならばこれらの工程を１回以上繰り返す。次に（Ｆ）に
示すように、コンデンサ５８の他方の内部電極５７ｂと
なる導体ペーストを印刷する。このような（Ｄ）の内部
電極印刷工程〜（Ｆ）の工程を、コンデンサ５８の内部
電極５７ａ、５７ｂの対数に相当する回数だけ繰り返
す。

【００２１】次に（Ｇ）に示すように、コンデンサ５８
の上層の低い誘電率の誘電体１５ｊとなる誘電体ペース
トを所定回数印刷する。その後の処理は前記の通りであ
る。図４に示す内部電極５２ａ、５２ｂ、５３ａ、５３
ｂ、５７ａ、５７ｂの各引き出し部ｐ、ｒ、ｑ、ｓ、
ｔ、ｕはそれぞれ図３（Ａ）に示す積層体１Ａの側面の
端子電極６１、６２、６３、６４、６５、６６に接続さ
れる。

【００２２】本発明において、異なる誘電率の誘電体に
それぞれ異なるコンデンサが内蔵され、そのうちのある
同一誘電率の誘電体については、回路の設計の都合上、
２つ以上の異なるコンデンサが横並びに、あるいは縦並
び（積層方向に）隣接して設けられる場合もある。その
他、上記実施例以外に、コンデンサにインダクタを一体
に重畳したもの等、種々の変更、付加が可能である。

【００２３】

【発明の効果】請求項１によれば、積層体における同一
層内に異なる誘電率の誘電体を配設しそれぞれコンデン
サを構成したので、同一層に容量が大幅に異なる複数の
コンデンサを形成できる。そして、このように誘電率を
変えて容量が大幅に異なるコンデンサを横並びに形成す
れば、誘電率の異なる誘電体を重ねることによって容量
が大幅に異なるコンデンサを縦並びに形成する場合に比
較して薄型化が達成できる。また、容量の異なるコンデ
ンサを縦並びに配設する場合のように、薄型化のために
層数を減少させる必要がないから、容量値を計測しなが
ら印刷工程を調整して誘電体や導体を印刷することによ
って、容量値が所定範囲内に納められた歩留りのよい複
合電子部品の製造が可能となる。また、容量の大きなコ
ンデンサも従来の印刷法等の製造ラインを用いて、別部
品でなく、チップ内に一体化して内蔵されるので、小型
化と製造工程の簡略化が達成できる。

【００２４】また、隣接コンデンサ間の誘電体を低誘電
率の誘電体としたことにより、各コンデンサ間の容量結
合を軽減できると共に、コンデンサの外部すなわち積層
体の周囲の誘電体も低誘電率としたことにより、コンデ
ンサの端子電極間の容量結合も軽減され、コンデンサ間
の容量結合による信号伝播等の悪影響を軽減でき、コン
デンサの設計が容易となる。また、各コンデンサの容量
結合を軽減できるので、各コンデンサを近接配置でき、
小型化にも寄与する。

【００２５】請求項２によれば、ストリップライン共振
器もコンデンサと一体に形成したので、全体としての厚
みを増大させず、携帯電話や移動式無線通信機器等に搭
載する電圧制御発振器等に本発明の部品を使用する場
合、実装が容易となるという重要な効果を奏する。ま
た、ストリップライン共振器のストリップ導体が貫通す
るグランド電極間の誘電体の部分の周囲に該グランド電
極間の誘電体より低い誘電率の誘電体を配設したので、
共振器とコンデンサとの結合も軽減でき、共振器とコン
デンサとの間の干渉や特性の相互の悪影響を防止でき
る。

【００２６】請求項３によれば、誘電率の異なる誘電体
ペーストを、異なる誘電率の誘電体ペーストを印刷しな
かった領域に交互に印刷するだけで実現できるので、製
造が容易となる。

【００２７】請求項４によれば、複合電子部品が一体焼
成でなることにより、信頼性の高い複合電子部品が得ら
れる。

【００２８】請求項５によれば積層体の表面に導体およ
び厚膜抵抗を印刷して基板とし利用可能とし、該基板に
電子部品を搭載した構造としたので、全体として小型の
混成集積回路部品が構成できる。

【図面の簡単な説明】

【図１】（Ａ）は本発明による複合電子部品の一実施例
を示す斜視図、（Ｂ）は（Ａ）のＥ−Ｅ断面図である。

【図２】本実施例の構成を示す分解斜視図である。

【図３】（Ａ）は本発明による複合電子部品の他の実施
例を示す斜視図、（Ｂ）は（Ａ）のＦ−Ｆ断面図であ
る。

【図４】図３の実施例の構成を示す分解斜視図である。

【符号の説明】

１、１Ａ：積層体、２：共振器、３〜５、５４、５５、
５８：コンデンサ、６ａ、６ｂ：グランド電極、７ａ、
７ｂ：ストリップ導体、８、１２、１３、１４、５０、
５１、５６：誘電体、９ａ、９ｂ、１０ａ、１０ｂ、１
１ａ、１１ｂ、５２ａ、５２ｂ、５３ａ、５３ｂ、５７
ａ、５７ｂ：内部電極、２５〜４２、６１〜６６：端子
電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭58−162023（ＪＰ，Ａ) 特開平２−14504（ＪＰ，Ａ) 特開平２−229462（ＪＰ，Ａ) 特開平４−139711（ＪＰ，Ａ) 特開平４−139794（ＪＰ，Ａ) 実開平６−62529（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/40 H01G 13/00 - 13/06

Claims

(57)【特許請求の範囲】

【請求項１】同一層内に異なる誘電率の誘電体を配設
し、これらの異なる誘電率の誘電体がそれぞれ異なるコ
ンデンサの内部電極間に介在するようにコンデンサを配
設することにより、同一層に容量が大幅に異なる複数の
コンデンサを形成すると共に、前記複数のコンデンサをそれぞれ形成した異なる誘電率
の誘電体の間および複合電子部品の外被部に、これらの
誘電体の誘電率より低い誘電体を一体に配設したことを
特徴とする複合電子部品。
【請求項２】請求項１において、前記複数のコンデンサ
を配設した積層部に対して一体にストリップライン共振
器を重畳し、該共振器の周囲に、該共振器のグランド電
極間の誘電体より低い誘電率の誘電体を配設したことを
特徴とする複合電子部品。
【請求項３】請求項１または２において、同一層内に、
異なる誘電率の誘電体を交互に印刷することにより、異
なる誘電率の誘電体層を同一層に形成したことを特徴と
する複合電子部品。
【請求項４】請求項１から３までのいずれかにおいて、
前記複合電子部品が一体焼成により得られたものでなる
ことを特徴とする複合電子部品。
【請求項５】請求項１から４までのいずれかにおいて、
複合電子部品を構成する積層体の表面に導体および厚膜
抵抗を印刷して基板とし、該基板に電子部品を搭載した
ことを特徴とする複合電子部品。