JP2007235778A - 積層型ｌｃフィルタ - Google Patents

Abstract

【課題】小形化を図った積層型ＬＣフィルタを提供する。
【解決手段】積層型ＬＣフィルタが，第１の螺旋状電極を構成する複数のインダクタンス素子，第１の螺旋状電極と重なり合った領域に配置される第１の螺旋状電極を構成する複数のインダクタンス素子を有する。第１，第２の螺旋状電極が重なった領域に配置されることで，積層型ＬＣフィルタの小形化が図られる。
【選択図】図３

Description

本発明は，例えば，携帯電話機，無線ＬＡＮ等の高周波の回路部品として用いられる積層型ＬＣフィルタに関する。

無線通信等に利用する複数の周波数の信号を処理するために所望の周波数範囲（通過帯域）の信号を通過し，それ以外の周波数の信号を減衰させるバンドパスフィルタとして積層型ＬＣフィルタが用いられる。積層型ＬＣフィルタは，導体層をパターニングした複数の基板を積層することで構成することができる。
スルーホールを介して，コイル電極を接続することで，構成され，かつ電磁的に結合された２つの螺旋状電極を用いたフィルタの技術が開示されている（特許文献１参照）。
特開平６−５３７０４号公報

前記特許文献１に開示された技術では，２つの螺旋状電極の電磁的結合が主として互いの位置関係によって規定される。このため，フィルタの外形サイズと，その特性とが結びつき易い。即ち，フィルタの特性と，その外形サイズを分離して決定することが困難となり，設計の自由度が制限される可能性がある。
上記に鑑み，本発明は小形化を図った積層型ＬＣフィルタを提供することを目的とする。

上記目的を達成するために，本発明に係る積層型ＬＣフィルタは，グランドに接続される平板導体を有する第１の層と，前記平板導体とそれぞれ容量結合する第１，第２のインダクタンス素子を有し，前記第１の層上に積層される第２の層と，前記第１のインダクタンス素子と電気的に接続される第３のインダクタンス素子と，前記第２のインダクタンス素子と電気的に接続される第４のインダクタンス素子と，を有し，前記第２の層上に積層される第３の層と，前記第３のインダクタンス素子と電気的に接続される第５のインダクタンス素子と，前記第４のインダクタンス素子と電気的に接続される第６のインダクタンス素子と，を有し，前記第３の層上に積層される第４の層と，前記第５のインダクタンス素子と電気的に接続される第７のインダクタンス素子と，前記第６のインダクタンス素子と電気的に接続される第８のインダクタンス素子と，を有し，前記第４の層上に積層される第４の層と，前記第５のインダクタンス素子と電気的に接続される第１の端子と，前記第６のインダクタンス素子と電気的に接続される第２の端子と，前記第７，第８のインダクタンス素子を電気的に接続する接続部と，を具備し，前記第１，第３，第５のインダクタンス素子が第1の領域に配置される第１の螺旋状電極を構成し，前記第２，第４，第６のインダクタンス素子が前記第１の領域と少なくとも一部が重なった第２の領域に配置される第２の螺旋状電極を構成することを特徴とする。

本発明によれば，小形化を図った積層型ＬＣフィルタを提供できる。

図１は，本発明の一実施形態に係る積層型ＬＣフィルタ１０の概念的な回路構成を表す回路図である。
図１に示すように積層型ＬＣフィルタ１０は，端子Ｔ１，Ｔ２，接地端子（グランド端子）Ｇ，インダクタ（インダクタンス素子）Ｌ１０，Ｌ２０，キャパシタ（キャパシタンス（容量）素子，コンデンサ）Ｃ１〜Ｃ７を備える。
信号が端子Ｔ１に入力され，端子Ｔ２から出力される。

インダクタＬ１０，Ｌ２０はそれぞれ，インダクタＬ１１〜Ｌ１７およびインダクタＬ２１〜Ｌ２７を接続して構成される。後述のように，インダクタＬ１０，Ｌ２０はそれぞれ，螺旋状のコイルから構成され，インダクタとしての機能の増大を図っている。また，インダクタＬ１０，Ｌ２０はほぼ同一の領域に配置され，いわゆる二重らせん構造を形成する。この結果，積層型ＬＣフィルタ１０の小形化が図られる。
キャパシタＣ１〜Ｃ７は，インダクタＬ１０，Ｌ２０を容量結合する。但し，このキャパシタＣ１〜Ｃ７は，概念的なものであり，必ずしも実際の構成要素と一対一に対応する訳ではない。キャパシタＣ１〜Ｃ７全体が，後述のキャパシタＣ１１〜Ｃ１８，Ｃ２１〜Ｃ２８，Ｃ３１〜Ｃ３７，Ｃ４１〜Ｃ４７の全体と対応すると考えられる。

図２Ａ，図２Ｂは，本発明の一実施形態に係る積層型ＬＣフィルタ１０の外観を表す斜視図である。図２Ａ，図２Ｂはそれぞれ，積層型ＬＣフィルタ１０を上方，下方から見た状態を表す。
積層型ＬＣフィルタ１０は，基板１１〜２０を重ね合わせて構成される。基板１１〜２０に，例えば，ガラスセラミック（誘電率εｒ＝７．９，ｔanδ＝４．８×１０^-3）からなる２０１２（２．０mm×１．２５mm）タイプの基板を用い，厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。これらの基板１１〜２０を高さ０．９５ｍｍ程度に積層することで積層型ＬＣフィルタ１０が構成される。
なお，基板１１〜２０は，ガラスセラミック以外のセラミック素材であっても良い。

各基板１１〜２０の側辺には所定の端子となる切欠部３１〜３３が形成されている。この切欠部３１〜３３は，積層時に基板１１〜２０の積層方向で一致し，積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで，端子Ｔ１，Ｔ２，および接地端子Ｇとして機能することとなる。切欠部３１，３２がそれぞれ端子Ｔ１，Ｔ２に，切欠部３３が接地端子Ｇに対応する。
なお、基板１１〜２０の側面に切欠部３１〜３３（溝部）を設けなくても良い。切欠部３１〜３３が無くても，基板１１〜２０の側面への印刷によって端子Ｔ１，Ｔ２，接地端子Ｇに対応する電極パターンを形成できる。
基板１１の下面にランドパターン（実装用の電極のパターン）３５〜３７が配置される。ランドパターン３５〜３７はそれぞれ，端子Ｔ１，Ｔ２，接地端子Ｇに対応する。

図３は，積層型ＬＣフィルタ１０を構成する基板１１〜２０を分離した状態を表す分解斜視図である。基板１１〜２０上に平板電極１１１〜１９１，１２２〜１８２等が配置される。基板１１〜２０間に層が配置され，この層内に平板電極１１１〜１９１，１２２〜１８２等が配置されると観念することができる。

基板１１の上面に，接地（アース）用の平板電極１１１および接続部１１３の電極パターンが配置される。平板電極１１１は，後述する平板電極１２１，１２２に静電的に結合（容量結合）される。平板電極１１１は，接続部１１３によって，接地端子Ｇに接続される。平板電極１２１，１２２を外部から遮蔽し，積層型ＬＣフィルタ１０の動作の安定化を図るためである。平板電極１１１は，後述の平板電極１３１，１３２それぞれと静電的に結合し，キャパシタＣ３１，Ｃ４１を構成する。

基板１２は，略平行に配置される矩形状の平板電極１２１，１２２の電極パターンを有する。
平板電極１２１，１２２は，インダクタＬ１１，Ｌ２１として機能する。平板電極１２１，１２２は，平板電極１１１と対向して配置され，平板電極１１１と静電的に結合し，キャパシタＣ１１，Ｃ２１を構成する。
平板電極１２１，１２２の一端はそれぞれ，後述の平板電極１３２，１３１の一端と静電的に結合し，キャパシタＣ１２，Ｃ２２を構成する。ここで，平板電極１１１，１２１および平板電極１３２，１３１の内，キャパシタＣ１２，Ｃ２２として機能する部分を一点鎖線で区分した。なお，後述の他のキャパシタＣ１３〜Ｃ１７，Ｃ２３〜Ｃ２７についても同様に，平板電極を一点鎖線で区分している。
平板電極１２１，１２２の他端は，後述のビア１３５，１３６を介して，平板電極１３１，１３２の他端と電気的に接続される。平板電極１２１，１２２はそれぞれ，後述の平板電極１４２，１４１と静電的に結合し，キャパシタＣ３２，Ｃ４２を構成する。

基板１３は，略平行に配置される矩形状の平板電極１３１，１３２の電極パターンおよびビア１３５，１３６を有する。
平板電極１３１，１３２は，インダクタＬ１２，Ｌ２２として機能する。平板電極１３１，１３２の一端はそれぞれ，平板電極１２２，１２１の端部と静電的に結合し，キャパシタＣ２２，Ｃ１２を構成する。平板電極１３１，１３２の一端はそれぞれ，後述の平板電極１４２，１４１の一端と静電的に結合し，キャパシタＣ１３，Ｃ２３を構成する。平板電極１３１，１３２の他端は，後述のビア１４５，１４６を介して，平板電極１４１，１４２の他端と電気的に接続される。平板電極１３１，１３２はそれぞれ，後述の平板電極１５２，１５１と静電的に結合し，キャパシタＣ３３，Ｃ４３を構成する。
ビア１３５，１３６はそれぞれ，平板電極１３１，１３２と平板電極１２１，１２２とを電気的に接続するための層間接続部である。

基板１４は，略平行に配置される矩形状の平板電極１４１，１４２の電極パターンおよびビア１４５，１４６を有する。
平板電極１４１，１４２はそれぞれ，平板電極１２２，１２１と略同一の寸法であり，平面上の略同一の位置に配置される。即ち，積層型ＬＣフィルタ１０の上方から見ると，平板電極１４１，１４２はそれぞれ，平板電極１２２，１２１と重なって見える。
これは後述の平板電極１６１，１６２，１８１，１８２においても同様である。即ち，平板電極１２１，１２２，平板電極１４２，１４１，平板電極１６１，１６２，平板電極１８２，１８１はそれぞれ，略同一の寸法であり，平面上の略同一の位置に配置され，積層型ＬＣフィルタ１０の上方から見ると，重なって見える。

平板電極１４１，１４２は，インダクタＬ１３，Ｌ２３として機能する。平板電極１４１，１４２の一端はそれぞれ，平板電極１３２，１３１の端部と静電的に結合し，キャパシタＣ２３，Ｃ１３を構成する。平板電極１４１，１４２の一端はそれぞれ，後述の平板電極１５２，１５１の一端と静電的に結合し，キャパシタＣ１４，Ｃ２４を構成する。平板電極１４１，１４２の他端は，後述のビア１５５，１５６を介して，平板電極１５１，１５２の他端と電気的に接続される。平板電極１４１，１４２はそれぞれ，後述の平板電極１６２，１６１と静電的に結合し，キャパシタＣ３４，Ｃ４４を構成する。
ビア１４５，１４６はそれぞれ，平板電極１４１，１４２と平板電極１３１，１３２とを電気的に接続するための層間接続部である。

基板１５は，略平行に配置される矩形状の平板電極１５１，１５２および接続部１５３，１５４の電極パターンおよびビア１５５，１５６を有する。
平板電極１５１，１５２はそれぞれ，平板電極１３２，１３１と略同一の寸法であり，平面上の略同一の位置に配置される。即ち，積層型ＬＣフィルタ１０の上方から見ると，平板電極１５１，１５２はそれぞれ，平板電極１３２，１３１と重なって見える。
これは後述の平板電極１７１，１７２においても同様である。即ち，平板電極１１１，１１２，平板電極１３２，１３１，平板電極１５１，１５２，平板電極１７２，１７１はそれぞれ，略同一の寸法であり，平面上の略同一の位置に配置され，積層型ＬＣフィルタ１０の上方から見ると，重なって見える。

平板電極１５１，１５２は，インダクタＬ１４，Ｌ２４として機能する。平板電極１５１，１５２の一端はそれぞれ，平板電極１４２，１４１の端部と静電的に結合し，キャパシタＣ２４，Ｃ１４を構成する。平板電極１５１，１５２の一端はそれぞれ，後述の平板電極１６２，１６１の一端と静電的に結合し，キャパシタＣ１５，Ｃ２５を構成する。平板電極１５１，１５２の他端は，後述のビア１６５，１６６を介して，平板電極１６１，１６２の他端と電気的に接続される。平板電極１５１，１５２はそれぞれ，後述の平板電極１７２，１７１と静電的に結合し，キャパシタＣ３５，Ｃ４５を構成する。
接続部１５３，１５４はそれぞれ，平板電極１５１，１５２を端子Ｔ１，Ｔ２と電気的に接続する。
ビア１５５，１５６はそれぞれ，平板電極１５１，１５２と平板電極１４１，１４２とを電気的に接続するための層間接続部である。

基板１６は，略平行に配置される矩形状の平板電極１６１，１６２の電極パターンおよびビア１６５，１６６を有する。
平板電極１６１，１６２は，インダクタＬ１５，Ｌ２５として機能する。平板電極１６１，１６２の一端はそれぞれ，平板電極１５２，１５１の端部と静電的に結合し，キャパシタＣ２５，Ｃ１５を構成する。平板電極１６１，１６２の一端はそれぞれ，後述の平板電極１７２，１７１の一端と静電的に結合し，キャパシタＣ１６，Ｃ２６を構成する。平板電極１６１，１６２の他端は，後述のビア１７５，１７６を介して，平板電極１７１，１７２の他端と電気的に接続される。平板電極１６１，１６２はそれぞれ，後述の平板電極１８２，１８１と静電的に結合し，キャパシタＣ３６，Ｃ４６を構成する。
ビア１６５，１６６はそれぞれ，平板電極１６１，１６２と平板電極１５１，１５２とを電気的に接続するための層間接続部である。

基板１７は，略平行に配置される矩形状の平板電極１７１，１７２の電極パターンおよびビア１７５，１７６を有する。
平板電極１７１，１７２は，インダクタＬ１６，Ｌ２６として機能する。平板電極１７１，１７２の一端はそれぞれ，平板電極１６２，１６１の端部と静電的に結合し，キャパシタＣ２６，Ｃ１６を構成する。平板電極１７１，１７２の一端はそれぞれ，後述の平板電極１８２，１８１の一端と静電的に結合し，キャパシタＣ１７，Ｃ２７を構成する。平板電極１７１，１７２の他端は，後述のビア１８５，１８６を介して，平板電極１８１，１８２の他端と電気的に接続される。平板電極１７１，１７２はそれぞれ，後述の平板電極１９１と静電的に結合し，キャパシタＣ３７，Ｃ４７を構成する。
ビア１７５，１７６はそれぞれ，平板電極１７１，１７２と平板電極１６１，１６２とを電気的に接続するための層間接続部である。

基板１８は，略平行に配置される矩形状の平板電極１８１，１８２の電極パターンおよびビア１８５，１８６を有する。
平板電極１８１，１８２は，インダクタＬ１７，Ｌ２７として機能する。平板電極１８１，１８２の一端はそれぞれ，平板電極１７２，１７１の端部と静電的に結合し，キャパシタＣ２７，Ｃ１７を構成する。平板電極１８１，１８２の一端は，後述のビア１９５，１９６を介して，平板電極１９１と電気的に接続される。
ビア１８５，１８６はそれぞれ，平板電極１８１，１８２と平板電極１７１，１７２とを電気的に接続するための層間接続部である。

基板１９は，接地用の平板電極１９１および接続部１９３の電極パターンおよびビア１９５，１９６を有する。平板電極１９１は，接続部１９３によって，接地端子Ｇと電気的に接続される。平板電極１８１，１８２を外部から遮蔽し，積層型ＬＣフィルタ１０の動作の安定化を図るためである。
ビア１９５，１９６はそれぞれ，平板電極１９１と平板電極１８１，１８２とを電気的に接続するための層間接続部である。ビア１９５，１９６，平板電極１９１は，平板電極１８１，１８２を接続する接続部として機能する。
基板２０は，特段のパターンを有せず，主として基板１９を保護するためのものである。

平板電極１２１〜１８１および平板電極１２２〜１８２はそれぞれ全体として，コイル（螺旋状電極）を構成する。即ち，７つの矩形状の平板電極１２１〜１８１を９０°ずらして配置し，これらを電気的に接続することで，右に７／４巻きのコイル状のインダクタＬ１０が構成される。また，７つの矩形状の平板電極１２２〜１８２を９０°ずらして配置し，これらを電気的に接続することで，右に７／４巻きのコイル状のインダクタＬ２０が構成される。

なお，インダクタＬ１０，Ｌ２０のねじれの向きは変更可能である。本実施形態では，平板電極１２１〜１８１，１２２〜１８２の一端に対応して，ビア１３５〜１９５，１３６〜１９６を配置している。その結果，インダクタＬ１０，Ｌ２０が右ねじれのコイルとなっている。これに対して，平板電極１２１〜１８１，１２２〜１８２の他端に対応して，ビア１３５〜１９５，１３６〜１９６を配置することで，インダクタＬ１０，Ｌ２０が左ねじれのコイルとなる。

ここで，「螺旋状」は，所定の軸を周回しながら，その軸に対して進んでゆく空間曲線を表すものとする。一般に，いわゆる「螺旋」は，円柱に巻きつきながら円柱に沿って一定の歩みで進んでゆく形の空間曲線を表すものとされている。これに対して，「螺旋状」はより広義であり，狭い意味での「螺旋」には限定されない。

上方から見た場合，狭義の「螺旋」は円形に限定される。これに対して，「螺旋状」は形状が限定されず，例えば，多角形（本実施形態では，矩形），直線と曲線とを適宜に組み合わせた形状とすることができる。また，「螺旋状」では，上方からみた形状が一定でなくても良い。例えば，軸の上側，下側で形状が異なっても差し支えない。即ち，「螺旋状」では，「軸を周回」していれば，上方から見た形状は問われない。

また，狭義の「螺旋」では「一定の歩みで進んでいく」ことが条件となるのに対して，「螺旋状」は進みの一定性は問われない。例えば，平板電極１２１〜１８１は互いに平行な平面上に配置され，平板電極１２１〜１８１自体はこの平面に垂直な軸に対して進んではいない。平板電極１２１〜１８１がビア１３５〜１８５で接続されることで，結果としてこの軸に対して進むことになる。

以上のように，「螺旋状」は，所定の軸を周回しながら，その軸に対して進んでゆく空間曲線一般を表すものとする。この軸に対する「周回」および「進み」は，その形状全体で達成されていれば良い。例えば，「螺旋状」の形状の一部では軸に対する「周回」および「進み」の要素が無いことが許容される。このような形状の電極であっても，磁気的なコイルとして機能し得るからである。

インダクタＬ１０，Ｌ２０がそれぞれ配置される第1，第２の領域が重なっている（一種の２重螺旋構造）。即ち，積層型ＬＣフィルタ１０の上方から見ると，２つのインダクタＬ１０，Ｌ２０がほぼ重なり合って配置される。インダクタＬ１０，Ｌ２０が重なり合って配置されることで，効率よく空間を利用することが可能となり，積層型ＬＣフィルタ１０の小型化が容易となる。
また，キャパシタＣ１１〜Ｃ１８，Ｃ２１〜Ｃ２８，Ｃ３１〜Ｃ３７，Ｃ４１〜Ｃ４７により，インダクタＬ１０，Ｌ２０間を強力に容量結合することができる。

以上のように，本実施形態では，インダクタＬ１０，Ｌ２０が重なり合って配置され，かつその間に大きな容量結合が生じている。従い，狭い面積内に，大きなインダクタンス，キャパシタンスを持たせることが可能となる。この結果，比較的小型の積層型ＬＣフィルタ１０に比較的低周波の特性を持たせることが容易になる。即ち，積層型ＬＣフィルタの設計の自由度が向上する。

積層型ＬＣフィルタ１０の特性につき説明する。
図４は，本発明の一実施形態に係る積層型ＬＣフィルタ１０の減衰率ＡＲの周波数特性を表したグラフである。図４の横軸が高周波信号の周波数ｆ［ＧＨｚ］，縦軸が減衰率ＡＲ［ｄＢ］に対応する。

減衰率ＡＲは，端子Ｔ１から信号を入力したときにおける端子Ｔ１での信号強度Ｗ１と端子Ｔ２から出力される信号強度Ｗ２の比（ＡＲ＝Ｗ２／Ｗ１）である。
本図に示すように，積層型ＬＣフィルタ１０は，バンドパスフィルタとして良好に機能している。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。

（１）本実施形態のインダクタＬ１０，Ｌ２０は，右巻きのコイルから構成されている。これに対して，インダクタＬ１０，Ｌ２０を左巻きのコイルから構成してもよい。
（２）本実施形態では，平板電極１２１〜１８１，１２２〜１８２を略矩形状としているが，他の形状を採用することができる。例えば，くの字型，コの字型に曲がった形状を採用できる。

（３）本実施形態のインダクタＬ１０，Ｌ２０（螺旋状電極）が配置される第1，第２の領域は，ほぼ一致している。これに対して，この第1，第２の領域の一部が重なるようにすることも可能である。例えば，平板電極１３１，１３２（平板電極１７１，１７２を含めても良い）それぞれに対して，平板電極１５２，１５１を紙面の左右にずらす。このようにすると，インダクタＬ１０，Ｌ２０（結果として，第1，第２の領域）を紙面の左右にずらすことができる。

（４）本実施形態では，平板電極１２１，１２２，平板電極１４２，１４１，平板電極１６１，１６２，平板電極１８２，１８１それぞれを略同一の形状とし，積層型ＬＣフィルタの上方から見て略同一の位置に配置している。この結果，これらの平板電極間に容量結合を生じさせている。これに対して，平板電極１２１，１２２，平板電極１４２，１４１，平板電極１６１，１６２，平板電極１８２，１８１の全部または一部でその形状，位置を異ならせることで，容量結合を小さくしたり，事実上無くしたりすることができる。

（５）本実施形態では，端子Ｔ１，Ｔ２を平板電極１５１，１５２に接続している。端子Ｔ１，Ｔ２を平板電極１２１〜１８１，１２２〜１８２の何れに接続することも可能である。
（６）本実施形態では，螺旋の巻き数を７／４としている。この巻き数は適宜に変更可能である。例えば，積層する基板を増加することで，巻き数を増加することが可能である。

本発明の一実施形態に係る積層型ＬＣフィルタ１０の概念的な回路構成を表す回路図である。 本発明の一実施形態に係る積層型ＬＣフィルタの外観を表す図である。 本発明の一実施形態に係る積層型ＬＣフィルタの外観を表す図である。 本発明の一実施形態に係る積層型ＬＣフィルタを構成する多層基板を分離した状態を表す分解斜視図である。 本発明の一実施形態に係る積層型ＬＣフィルタの周波数特性を表したグラフである。

符号の説明

１０ 積層型ＬＣフィルタ
１１-２０ 基板
３１-３３ 切欠部
３５-３７ ランドパターン
１１１-１９１，１２２-１８２ 平板電極
１１３，１５３，１５４，１９３ 接続部
１３５-１９５，１３６-１９６ ビア

Claims (5)

1. グランドに接続される平板導体を有する第１の層と，
   前記平板導体とそれぞれ容量結合する第１，第２のインダクタンス素子を有し，前記第１の層上に積層される第２の層と，
   前記第１のインダクタンス素子と電気的に接続される第３のインダクタンス素子と，前記第２のインダクタンス素子と電気的に接続される第４のインダクタンス素子と，を有し，前記第２の層上に積層される第３の層と，
   前記第３のインダクタンス素子と電気的に接続される第５のインダクタンス素子と，前記第４のインダクタンス素子と電気的に接続される第６のインダクタンス素子と，を有し，前記第３の層上に積層される第４の層と，
   前記第５のインダクタンス素子と電気的に接続される第７のインダクタンス素子と，前記第６のインダクタンス素子と電気的に接続される第８のインダクタンス素子と，を有し，前記第４の層上に積層される第４の層と，
   前記第５のインダクタンス素子と電気的に接続される第１の端子と，
   前記第６のインダクタンス素子と電気的に接続される第２の端子と，
   前記第７，第８のインダクタンス素子を電気的に接続する接続部と，を具備し，
   前記第１，第３，第５のインダクタンス素子が第1の領域に配置される第１の螺旋状電極を構成し，前記第２，第４，第６のインダクタンス素子が前記第１の領域と少なくとも一部が重なった第２の領域に配置される第２の螺旋状電極を構成することを特徴とする積層型ＬＣフィルタ。
2. 前記第１，第３，第５のインダクタンス素子がそれぞれ，互いに角度を有して配置される略矩形状の平板電極により構成され，
   前記第２，第４，第６のインダクタンス素子がそれぞれ，互いに角度を有して配置される略矩形状の平板電極により構成される
   ことを特徴とする請求項１記載の積層型ＬＣフィルタ。
3. 前記第３のインダクタンス素子が前記第２，第６のインダクタンス素子と容量結合し，
   前記第４のインダクタンス素子が前記第１，第５のインダクタンス素子と容量結合する，
   ことを特徴とする請求項１記載の積層型ＬＣフィルタ。
4. 前記第１，第６のインダクタンス素子および前記第２，第５のインダクタンス素子がそれぞれ容量結合される
   ことを特徴とする請求項１記載の積層型ＬＣフィルタ。
5. 前記第１，第６のインダクタンス素子が，平面上の略同一位置に配置され，かつ略同一寸法の略矩形状の平板電極により構成され，
   前記第２，第５のインダクタンス素子が，平面上の略同一位置に配置され，かつ略同一寸法の略矩形状の平板電極により構成される
   ことを特徴とする請求項４記載の積層型ＬＣフィルタ。

Images