JP2005332962A - キャパシタ、フィルタ、デュプレクサ、および通信装置 - Google Patents

Abstract

【課題】 小型でＱ値の高いキャパシタ、それを備えたフィルタ、デュプレクサ、および通信装置を構成する。
【解決手段】 基板１表面に複数の線路導体２ａ〜２ｅからなる環状の共振単位を設けたステップリング共振器７を構成し、その表面に絶縁体層３を形成し、さらにその上面にスパイラル電極４ａ，４ｂと端子電極６ａ，６ｂを形成してスパイラルキャパシタ８を構成する。このスパイラルキャパシタ８とステップリング共振器７とを誘導性結合させ、ステップリング共振器７の共振周波数付近でのスパイラル電極４を取り巻く磁界ベクトルの疎密変化を平坦化させ、縁端効果および表皮効果を低減して低損失化を図る。
【選択図】 図１

Description

この発明は、無線通信や電磁波の送受信に利用される、例えばマイクロ波帯やミリ波帯におけるキャパシタ、フィルタ、デュプレクサ、および通信装置に関するものである。

例えば高周波増幅回路などでＤＣカット用素子や整合回路用にキャパシタが使用されている。このようなキャパシタは、回路の高周波化や低損失・高出力化に伴い、高Ｑ化の要求がある。従来、高周波回路で使用されているキャパシタとしては、構造が簡単なインターディジタルキャパシタ（特許文献１参照。）や、高周波回路でよく使用されるＭＩＭ（Metal-Insulator-Metal ）キャパシタがあった。
特開平７−１６９９１１号公報

ところが、金属電極で形成されたインターディジタルキャパシタには電極の抵抗成分があり、高周波帯において線路の表皮効果により高周波抵抗が増加する。また、ＭＩＭキャパシタのＱ値も電極の損失や誘電体の誘電体損（ｔａｎδ）により決まるため、Ｑ値の高いキャパシタを作成することが困難であった。このようにキャパシタのＱ値が低い場合は、増幅回路の利得や出力が低下するという問題があった。

そこで、この発明の目的は、小型でＱ値の高いキャパシタ、それを備えたフィルタ、デュプレクサ、および通信装置を提供することにある。

（１）この発明のキャパシタは、スパイラル状に形成したキャパシタ用電極を有し、単数または複数の導体線路からなる環状の共振単位の、１個または複数個から構成された共振器を前記キャパシタ用電極に近接させた構造とする。

（２）また、この発明のキャパシタは、（１）において、導体線路を基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の上部に絶縁体層を介して前記キャパシタ用電極を形成した構造とする。

（３）また、この発明のキャパシタは、（１）において、キャパシタ用電極を下部基板の表面または表面付近に形成し、導体線路を素子基板の表面または表面付近に形成して前記共振器を構成するとともに、導体線路の形成面をキャパシタ用電極の形成面に対向させて下部基板に素子基板を配置した構造とする。

（４）また、この発明のキャパシタは、（１）〜（３）において、キャパシタ用電極のそれぞれの一端が端子電極に導通する２つのスパイラル状電極と、該２つのスパイラル状電極との間で容量を生じさせるスパイラル状電極とから構成したものとする。

（５）この発明のフィルタは、（１）〜（４）のキャパシタを備えたものとする。

（６）この発明のデュプレクサは、（５）のフィルタを備えたものとする。

（７）この発明の通信装置は、（１）〜（４）のいずれかのキャパシタ、（５）のフィルタ、または（６）のデュプレクサを備えたものとする。

（１）この発明によれば、スパイラル状に形成したキャパシタ用電極に対して、導体線路からなる環状の共振単位で構成された共振器を近接させたことにより、共振周波数近傍における磁界ベクトルは上記共振器による共振モードが支配的となり、スパイラル状のキャパシタ用電極を取り巻く磁界ベクトルの疎密変化が平坦化される。その結果、キャパシタ用電極の縁端効果や表皮効果が緩和され、Ｑの高いキャパシタが得られる。

（２）また、この発明によれば、基板の表面または表面付近に前記導体線路を形成して共振器を構成するとともに、導体線路の上部に絶縁層を介して前記キャパシタ用電極を形成したことにより、別の素子を用いることなく基板上にＱの高いキャパシタが構成できる。

（３）また、この発明によれば、前記導体線路を素子基板の表面または表面付近に形成して共振器を構成し、それを下部基板のキャパシタ用電極の形成面に対向するように、下部基板に対して素子基板を配置したことにより、下部基板のキャパシタ用電極と共振器用の導体線路とがそれぞれ最適なプロセスで製造可能となり、線路の微細化によって縁端効果および表皮効果の大きな低減効果が得られる。

（４）また、この発明によれば、キャパシタ用電極のそれぞれの一端が端子電極に導通する２つのスパイラル状電極と、該２つのスパイラル状電極との間で容量を生じさせるスパイラル状の電極とから構成したことにより、２つの端子電極間の電気的特性の設計上の自由度が大きく向上する。

（５）また、この発明によれば、前記キャパシタを備えることによって小型で低損失なフィルタが構成できる。

（６）また、この発明によれば、前記フィルタを備えることによって小型で低損失なデュプレクサが構成できる。

（７）また、この発明によれば、前記キャパシタ、フィルタまたはデュプレクサを備えることによって低損失・高利得な通信装置が得られる。

以下、この発明に係るキャパシタ、フィルタ、デュプレクサ、および通信装置の例を各図を参照して説明する。
図１は第１の実施形態に係るキャパシタの構成を示す図であり、（Ａ）は上面図、（Ｂ）は基板表面の平面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。
（Ｂ）に示すように、例えばアルミナやサファイア等の絶縁体からなる基板１の表面に、複数の線路導体２からなるステップリング共振器７をフォトリソグラフィ等の薄膜微細加工プロセスで構成している。このステップリング共振器７については後に詳述する。

（Ａ）において破線の円はステップリング共振器７の形成領域を示している。基板１の表面にはステップリング共振器７の形成領域を含む範囲に、ポリイミド（ＰＩ）やベンゾシクロブテン（ＢＣＢ）などの樹脂材料で約１０μｍの絶縁体層３を形成し、その表面にスパイラル電極４ａ，４ｂと端子電極６ａ，６ｂをそれぞれフォトリソグラフィ等の薄膜微細加工により形成している。スパイラル電極４ａの外周端は端子電極６ａに接続している。またスパイラル電極４ｂの外周端は端子電極６ｂに接続している。

この２つのスパイラル電極４ａ，４ｂは合同であり、この２つのスパイラル電極を基板上で中心を共有して１８０度回転させることによって、線間隔一定の２重構造のスパイラルを成している。

このスパイラル電極４ａ，４ｂと端子電極６ａ，６ｂによるキャパシタを以下「スパイラルキャパシタ」８という。この実施形態に係るキャパシタは上記スパイラルキャパシタ８に対して上記ステップリング共振器７を互いの面同士を近接させて誘導性結合（磁界結合）させたものである。

基板１上の導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅは、その両方の端部同士が幅方向に近接するとともに、導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅのそれぞれの一方の先端と、それに隣接する他の導体線路の一方の先端とが、Ｇで示す位置で所定間隙を隔てて向き合うように配置している。このパターンは、一本のスパイラル状の導体線路を、途中の所定箇所で部分的に切断して得られるものに等しい。すなわち、或る２つの隣接する共振単位同士で比較すると、共振単位の容量性領域（図中波線の楕円で囲んだ範囲内に存在する領域）は周回方向に少しずつずれた位置に形成している。

このようにして、限られた占有面積内に多くの導体線路（２ａ〜２ｅ）を配置して小型のステップリング共振器を構成している。また、各導体線路の全長に亘って、隣接する導体線路同士の間隙を一定とし、導体線路の全体にわたって縁端効果による電流集中を緩和するようにしている。

ここで、上記導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅのうち１つの共振単位について図２を基に説明する。
図２の（Ａ）は１共振単位の平面図である。（Ｂ）は、導体線路２の両方の端部同士の近接部分での電界分布を示している。（Ｃ）は導体線路上の電流分布を示している。

このように、導体線路２は誘電体基板１上で、一定幅で１周以上周回した形状としていて、その両方の端部を互いに導体線路の幅方向に近接させている。

図２の（Ｂ）において実線の矢印は電界ベクトル、白抜きの矢印は電流ベクトルを表している。この（Ｂ）に示すように、導体線路の両端ｘ１，ｘ２の幅方向に近接する部分に電界が集中する。また、導体線路の一方の先端部と、それに近接する他方の端部付近ｘ１１との間に、および他方の先端部と、それに近接する他方の端部付近ｘ２１との間にも電界が分布し、これらの部分に容量が生じる。

図２の（Ｃ）に示すように、電流強度は導体線路のＡからＢにかけて急峻に増大し、Ｂ〜Ｄの領域において略一定値を保ち、ＤからＥにかけて急激に減少する。両端部は０である。導体線路の両端部同士が幅方向に近接する領域Ａ〜Ｂ，Ｄ〜Ｅは容量性領域、その他の領域Ｂ〜Ｄを誘導性領域と呼ぶ。この容量性領域と誘導性領域とにより共振動作する。すなわち、この共振単位は、それを集中定数回路のように見なせばＬＣ共振回路を構成している。

このように、共振単位をインピーダンスの高い誘導性領域とインピーダンスの低い容量性領域とから構成していて、インピーダンスがステップ状に変化するので、この共振単位をステップリングと呼ぶ。また、この共振器は複数の共振単位（ステップリング）からなるので、ステップリング共振器と呼ぶ。

このようにして、限られた占有面積内に線数の多い導体線路２の集合体を配置して、線数の多い導体線路を設け、且つ小型の共振器を構成する。なお、ステップリング共振器の微細電極の線幅を動作周波数における表皮深さよりも小さくすることによって表皮効果を緩和し、このステップリング共振器での損失を低減させている。

図３は図１に示したキャパシタの等価回路図、図４は図３の等価回路を導く過程を示す図である。
図１に示したキャパシタのうちスパイラルキャパシタは、分布定数的な等価回路として図４の（Ａ）のように表せる。これを集中定数回路に変形すると、同図の（Ｂ）のように表せる。この回路は端子の引き出す方向を変えると、同図の（Ｃ）のように表すことができる。

従って、図１に示したキャパシタは、図４の（Ｃ）に示したスパイラルキャパシタにステップリング共振器を結合させて、図３のように表せる。

ここで「第１の回路」は上層に形成したスパイラルキャパシタによる回路、「第２の回路」は下層のステップリング共振器による回路である。このようにスパイラルキャパシタは、集中定数回路としては第１・第２の端子間にキャパシタンスＣ１，Ｃ２を並列接続し、インダクタンスＬ１，Ｌ２および抵抗Ｒ１，Ｒ２を直列接続した回路で表せる。ここでＲ１はスパイラル電極４ａの抵抗成分、Ｒ２はスパイラル電極４ｂの抵抗成分、Ｌ１はスパイラル電極４ａのインダクタンス成分、Ｌ２はスパイラル電極４ｂのインダクタンス成分である。また、Ｃ１，Ｃ２はスパイラル電極４ａ，４ｂ間に生じる容量である。

ステップリング共振器は、インダクタンスＬ３、抵抗Ｒ３、およびキャパシタンスＣ３のリング回路によって表せる。ここでＲ３は線路導体２の抵抗成分、Ｃ３は前記容量性領域のキャパシタンス、Ｌ３は前記誘導性領域によるインダクタンスである。図中の黒点は、相互誘導係数（Ｍ）の符号を定義するための極性を表している。

スパイラル電極４ａ，４ｂの巻数（ターン数）が多い程キャパシタンスＣ１，Ｃ２が増大するが、インダクタンスＬ１，Ｌ２も増大する。キャパシタンスＣ１，Ｃ２の値を変化させずにインダクタンスを低減するためにはスパイラル電極の線間隔を狭くし、線長を短くすることが有利である。

図３に示した等価回路からも明らかなように、スパイラルキャパシタ単体では、第１端子と第２端子間は断線した状態であり、直流（ＤＣ）からは誘導素子として機能しない。しかしながら、絶縁体層３を介してステップリング共振器の線路２と近接配置することにより、ステップリング共振器の共振モード近傍（高周波）ではスパイラル電極４ａ，４ｂとステップリング共振器の線路２とが相互誘導結合した状態となって動作する。共振周波数近傍で２つのスパイラル電極４ａ，４ｂには同時に内向きまたは同時に外向きの電流が流れる。このため第１・第２の端子から見たときに電流は同じ向き（同相）となり、閉じた回路として動作する。図３の等価回路中の矢印は、このときの電流の向きを示している。

このようにスパイラル電極単体で動作させたときに比べて、ステップリング共振器の線路と相互誘導して動作する方が全体として縁端効果や表皮効果の緩和が得られ高Ｑ化の効果が得られる。

次に、図１に示したキャパシタの磁界ベクトル分布のシミュレーション結果を図５に示す。（Ａ）はステップリング共振器７およびスパイラルキャパシタ８の形成領域の中心から右半面の断面について磁界ベクトルの分布を示している。また（Ｂ）は（Ａ）における部分拡大図である。ここで下層のステップリング共振器は、その線路導体の線路幅を１．３μｍ、線路間隔を１．３μｍ、線数を６０線とし、各線に１［Ａ］の電流を分布させた。上層のスパイラルキャパシタのスパイラル電極は、シミュレーションのために線幅１．３μｍ、線間隔１５．７μｍ、巻数１０ターンの１本の電極とし、１［Ａ］の電流を分布させた。

図１８は、図１に示した下層のステップリング共振器を設けない、上層のスパイラルキャパシタ単体での磁界ベクトル分布のシミュレーション結果である。但し、ＦＥＭ計算でメッシュ条件を共通にするために、図５のステップリング共振器の線路導体に相当する部分にはダミーの空気を配置している。

図１８に示すようにスパイラル電極４に電流が流れた時に誘導される磁界ベクトルの分布は、スパイラル電極単体で見たときに、スパイラル電極の線間隔が大きいほど、電極周りで疎密変化が急峻となる。これに対し、図５に示すようにステップリング共振器がスパイラル電極に近接すると、図１に示すスパイラル電極４とステップリング共振器７が相互誘導結合する。そのためステップリング共振器７の各線路導体の周囲には、ステップリング共振器７の共振周波数に依存した振幅で同じ周波数の電流が流れることにより磁界が発生する。さらにステップリング共振器を形成する各線路導体の線路幅と線路間隔が微細であるため、同心環状に形成されたステップリング共振器７には、その中心部から外周部を通る閉磁界が形成される。さらにスパイラル電極４とステップリング共振器７を近接させているため、スパイラル電極４とステップリング共振器７の両方の電極周囲の磁界分布が重なり、両電極を取り囲むような閉磁界が形成される。このようにステップリング共振器をスパイラル電極に近接させることにより、スパイラル電極４の各線（各部）で発生される磁界が緩和される。

その結果、スパイラル電極を取り巻く磁界ベクトルの疎密変化は平坦化される。この時、ステップリング共振器を構成する線路導体２の線幅および線間隔が小さいほど、全体として縁端効果や表皮効果が緩和されて高Ｑ化に有利となる。

図３に示した回路の入力インピーダンスＺｉｎは次の式で表される。

但し、

ここで第１の回路（スパイラルキャパシタ）のスパイラル電極と第２の回路（ステップリング共振器）および結合係数の計算条件を次のとおりにして求めた回路解析結果を図６に示す。

〔第１の回路（スパイラルキャパシタ）〕
自己誘導量 ： L1 = L2 = 6.7nH (at 1GHz)
Ｑ値 ： Q1 = 20 (at 1GHz)
自己共振周波数： f01 = 12GHz
寄生容量 ： C1 = C2 = 0.0263pF (at 12GHz)
〔第２の回路（ステップリング共振器）〕
自己誘導量 ： L3 = 0.681nH (at 5GHz)
Ｑ値 ： Q3 = 160 (at 5GHz)
共振周波数 ： f03 = 5GHz
内部容量 ： C3 = 1.49pF (at 5GHz)
〔結合係数〕
第１の回路内部の相互誘導の結合係数： k12 = 0.2
第１と第２の回路の相互誘導の結合係数： k23 = K31 = 0.8
相互誘導量 ： M12 = 1.34 nH
相互誘導量 ： M23 = M31 = 1.71nH
図６の（Ａ）は、入力インピーダンスＺｉｎの逆数であるアドミタンスの実数部Ｇであり、Ｇａ０は第１の回路（スパイラルキャパシタ）のみの場合、Ｇａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。

図６の（Ｂ）は、入力Ｚｉｎのアドミタンスの虚数部Ｂであり、Ｂａ０は第１の回路（スパイラルキャパシタ）のみの場合、Ｂａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。

図６の（Ｃ）は、キャパシタのＱ値（Ｂ／Ｇ）であり、Ｑａ０は第１の回路（スパイラルキャパシタ）のみの場合、Ｑａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。この例では、６〜１０ＧＨｚ付近で高Ｑ化できている。例えば、スパイラルキャパシタ単体では約６ＧＨｚで５０程度のＱ値しか得られないのに対し、第２の回路（ステップリング共振器）を付加した場合には約１２０と高いＱ値が得られている。

図６の（Ｄ）はキャパシタンス（Ｃ＝Ｂ／ω）について示している。Ｃａ０は第１の回路（スパイラルキャパシタ）単体での特性、Ｃａ１はそれに第２の回路（ステップリング共振器）を付加した場合の特性である。上記周波数６ＧＨｚで約０．０４ｐＦが得られる。

この発明の目的はＱの高いキャパシタを得ることであるので、使用周波数帯でＱが最も高くなり、且つ所定のキャパシタンスが得られるように上記計算条件で示した各パラメータを設定する。例えば、ステップリング共振器のインダクタンス値を変化させることにより、ステップリング共振器の共振周波数を変えることができるため、スパイラルキャパシタは変更することなく、高Ｑ化の効果の得られる周波数帯域を定めることができる。また、よりＱ値の高いステップリング共振器を用いることによってキャパシタのＱ値をさらに高めることができる。

図７はスパイラル電極に流れる電流に対するステップリング共振器の線路導体に流れる電流の比とＱ値との関係を示している。この例では上記電流比を０．１から高めるにつれてＱ値は上昇し、電流比が１．０の時、Ｑ値は最大となる。このようにスパイラル電極に流れる電流に対するステップリング共振器の線路導体に流れる電流比が１．０の状態は、特定の電極に電流が集中していない状態である。したがって、同等の電流振幅を持った電極を互いに近接させて、疎密の平坦な磁界分布にすることによってＱ値の高いインダクタを実現できる。

なお、結合係数が１．０を超えることは実際に考えられないので、図７上の電流比が１．０以上の領域は参考値として示している。

このキャパシタによれば、既に述べたように直流（ＤＣ）の伝達機能が無いが、例えば高周波用の増幅器を構成する場合などは半導体素子に直流電圧を印加する必要がある。このような条件に対して本実施例に示す高周波回路素子は直流の電位差を与えたい部分にも使用することができる。これによって直流伝達を遮断するための専用設計が不要となる利点がある。このことは以降に述べる各実施形態でも同様である。

次に、第２の実施形態に係るキャパシタの構成を図８を参照して説明する。
図８の（Ａ），（Ｂ）は形状の異なる２つのキャパシタの上面図である。（Ａ），（Ｂ）のいずれも、図１に示したキャパシタを２組同一基板に設けたものである。図中の破線の円で示す領域はステップリング共振器７ａ，７ｂの形成領域である。このステップリング共振器の構成は、図１の（Ｂ）に示したものと同様であり、基板１の上面に独立した２つのステップリング共振器７ａ，７ｂを配置している。

３つのスパイラル電極４ａ，４ｂ，４ｃは２つのスパイラルインダクタ８ａ，８ｂを構成している。スパイラル電極４ａの外周端は端子電極６ａに接続し、スパイラル電極４ｂの外周端は端子電極６ｂに接続している。そして、この２つのスパイラル電極４ａ、４ｂの線間を補間するようにスパイラル電極４ｃを配置している。このスパイラルキャパシタ８ａ，８ｂのそれぞれの構造は、図１の（Ａ）に示したスパイラル電極４ａ，４ｂによるスパイラルキャパシタ８に等しい。

図８の（Ａ）は端子電極６ａ、６ｂを基板１の対向する二辺方向に形成したものである。図８の（Ｂ）は端子電極６ａ、６ｂを基板１の同一辺方向に形成したものである。このように３つのスパイラル電極を備えた構造によれば、端子電極の位置の自由度が高い。

図９は図８の（Ａ），（Ｂ）に示したキャパシタの等価回路図である。このキャパシタは図３に示した等価回路を２組設けて直列に接続したものに等しい。本実施形態のような構造にすることにより、第１の実施形態の場合とは逆に、第１・第２端子から見たときに電流の向きを逆（逆相）にすることができる。

このようにして、同一の基板に複数のキャパシタを設けて、一つのキャパシタとして用いることもできる。

次に、第３の実施形態に係るキャパシタについて図１０を参照して説明する。
図１０の（Ａ）はキャパシタに用いる共振器素子１０の下面図、（Ｂ）は基板１の平面図、（Ｃ）はキャパシタの（Ｂ）におけるＣ−Ｃ部分の断面図である。

共振器素子１０は素子基板９の表面に図１の（Ｂ）に示したものと同様の線路導体２を形成してステップリング共振器７を構成したものである。基板１の上面には図１の（Ａ）に示したものと同様のスパイラル電極４ａ，４ｂおよび端子電極６ａ，６ｂを形成してスパイラルキャパシタ８を構成している。

このように基板（下部基板）１側にスパイラルキャパシタ８を構成し、その上部に共振器素子１０を、その線路導体２の形成面が基板１のスパイラル電極４ａ，４ｂの形成面に対向するようにフリップチップボンディングする。共振器素子１０には、その四隅にＡｕ（金）バンプＢＰを形成していて、スパイラル電極４と線路導体２との間隔ＧをＡｕバンプＢＰによって定める。但し、図１０の（Ｃ）ではバンプを図示していない。

このようにスパイラルキャパシタと、それに付加するステップリング共振器を個別に形成し、所定位置関係に組み合わせることによって、第１の実施形態の場合と同様のキャパシタを構成することができる。但し、第１の実施形態の場合と異なり、ステップリング共振器を表面が平坦な基板（素子基板）上に薄膜微細加工によって形成できるので、特性バラツキが少なく、また線路導体２の線幅および線路間隔を微細化して、表皮効果の緩和効果をさらに高めることができる。さらに、バンプの高さによってスパイラル電極とステップリング共振器との結合量を調整できる。このことはステップリング共振器のインダクタンス値を変化させることになるので、スパイラルキャパシタおよびステップリング共振器自体を変更することなく、バンプ高さによってステップリング共振器の共振周波数を定め、高Ｑ化効果の得られる周波数帯域を定めることができる。

次に、第４の実施形態に係るキャパシタについて図１１を参照して説明する。
第１〜第３の実施形態では２つの端子電極を用いたキャパシタ、第４の実施形態では単一の端子電極を用いたキャパシタについてそれぞれ示したが、この図１１に示すキャパシタは４つの端子電極６ａ，６ｂ，６ｃ，６ｄを備えている。基板１の上面には図１の（Ｂ）に示したものと同様のステップリング共振器７を構成している。そのさらに上面には絶縁体層３を形成していて、その表面に４つのスパイラル電極４ａ，４ｂ，４ｃ，４ｄをそれぞれステップリング共振器７と対向する位置に形成している。これらのスパイラル電極４ａ〜４ｄの外周端は端子電極６ａ〜６ｄにそれぞれ接続している。４つのスパイラル電極４ａ〜４ｄは合同であり、９０°回転対称の形状とし、互いに交差しないように、隣接する電極の間隔をほぼ一定にしている。

このような構成であるため、４つの端子電極６ａ〜６ｄの隣接する端子電極間に所定容量が生じる４つのキャパシタの集合体として作用する。

同様にして、多数の端子電極間にそれぞれキャパシタンスを有するキャパシタを構成することができ、端子の設計上の自由度を得ることができる。また複数の端子間に同時にキャパシタンスが必要な回路に容易に適用できる。

次に、第５の実施形態に係るフィルタについて、図１２・図１３を基に説明する。
図１２はフィルタの上面図である。基板１の上面には、その４箇所に図１の（Ｂ）に示したものと同様のステップリング共振器７をそれぞれ配置している。そのさらに上面には絶縁体層３を形成していて、その表面の上記４つのステップリング共振器７にそれぞれ対向する位置にスパイラルキャパシタ８ａ，８ｂ，８ｃ，８ｄを形成し、さらに４つの端子電極６ａ，６ｂ，６ｃ，６ｄを形成している。

スパイラルキャパシタ８ａはスパイラル電極４ａ２と４ｃ２とで構成している。スパイラルキャパシタ８ｂはスパイラル電極４ａ１と４ｂ１とで構成している。スパイラルキャパシタ８ｃはスパイラル電極４ｃ１と４ｄ１とで構成している。スパイラルキャパシタ８ｄはスパイラル電極４ｂ２と４ｄ２とで構成している。

スパイラル電極４ａ２，４ａ１の外周端はそれぞれ端子電極６ａに接続している。またスパイラル電極４ｂ１，４ｂ２はそれぞれ端子電極６ｂに接続している。同様に、スパイラル電極４ｃ１，４ｃ２はそれぞれ端子電極６ｃに接続し、スパイラル電極４ｄ１，４ｄ２はそれぞれ端子電極６ｄに接続している。

図１３は図１２に示したフィルタの等価回路図である。ここでキャパシタンスＣ１ａ，Ｃ２ａとインダクタンスＬ１ａ，Ｌ２ａによる回路部分は、図１２に示したスパイラルキャパシタ８ａ部分の等価回路である。また、キャパシタンスＣ１ｂ，Ｃ２ｂとインダクタンスＬ１ｂ，Ｌ２ｂによる回路部分は、図１２に示したスパイラルキャパシタ８ｂ部分の等価回路である。同様に、キャパシタンスＣ１ｃ，Ｃ２ｃとインダクタンスＬ１ｃ，Ｌ２ｃによる回路部分は、図１２に示したスパイラルキャパシタ８ｃ部分の等価回路であり、キャパシタンスＣ１ｄ，Ｃ２ｄとインダクタンスＬ１ｄ，Ｌ２ｄによる回路部分は、図１２に示したスパイラルキャパシタ８ｄ部分の等価回路である。また、キャパシタンスＣａｂは、入力端子６ａ−６ｂ間に生じる容量であり、Ｃｃｄは端子電極６ｃ−６ｄ間に生じる容量である。

図１３において破線の円で示す部分には２つのインダクタンスの相互誘導が生じるが、それらに対してさらにステップリング共振器が結合している。但し、この図１３では図面の煩雑化を避けるため、ステップリング共振器部分の等価回路は図示を省略している。このステップリング共振器部分の等価回路は図３に示した第２の回路を構成する、インダクタ、抵抗およびキャパシタのリング回路として表すことができる。

なお、図３や図９ではスパイラル電極の抵抗成分を等価回路図中に表したが、この図１３ではその図示を省略している。

図１３のスパイラルキャパシタ８ａ〜８ｄは単にキャパシタとして作用するのではなく、同図に示すようにキャパシタとインダクタのリング回路を構成していて、所定周波数を共振周波数とする共振器として作用する。そして、スパイラルキャパシタ８ａ，８ｄのように直列要素の共振器は帯域通過用共振器として作用し、スパイラルキャパシタ８ｂ，８ｃのように並列要素の共振器は帯域阻止用共振器として作用する。

このようにして全体がフィルタとして作用するが、各スパイラルキャパシタによる共振器に相互誘導結合するステップリング共振器の共振周波数およびその線路導体の巻数を設計上のパラメータとして定めることによって、フィルタの通過帯域および減衰域の特性を高い自由度の下で設計することができる。

なお、このフィルタは基板の裏面側に接地電極を形成しなくても動作する共平面型回路であるので、第１〜第４の実施形態の場合と同様に小面積・低背設計が可能となる。

次に、第６の実施形態に係るキャパシタについて図１４を基に説明する。（Ａ）は上面図、（Ｂ）は基板表面の平面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。
絶縁体からなる基板１の表面には、第１の実施形態の場合と同様のステップリング共振器７を構成している。このステップリング共振器７を構成した基板上には絶縁体層３１を形成していて、絶縁体層３１の上面には一方のスパイラル電極４ａと端子電極６ａを形成している。その上部にはさらに絶縁体層３２を形成していて、その絶縁体層３２の表面に他方のスパイラル電極４ｂと端子電極６ｂを形成している。スパイラル電極４ｂの外周端は端子電極６ｂに接続している。これらのスパイラル電極４ａ，４ｂはステップリング共振器７に対向する位置にそれぞれ絶縁状態で配置している。第１の実施形態として図１に示したキャパシタと異なり、２つのスパイラル電極４ａ，４ｂの互いの巻き方向を逆としている。

図１５は、図１４に示したキャパシタの等価回路図である。図１の等価回路である図３に比べて明らかなように、インダクタンスＬ１−Ｌ２間の相互誘導の向きが逆となっている。この構造は、図８の（Ａ）に示したキャパシタを小型化したものであり、限られた占有面積で所定容量のキャパシタンスを確保できるという効果を奏する。

次に、第７の実施形態に係るキャパシタについて図１６を参照して説明する。
図１６の各図は、スパイラルキャパシタに付加するステップリング共振器の構成例である。図１・図１０・図１４に示した例では、ステップリング共振器の各導体線路の両端の端部同士が幅方向に近接しているとともに、線路導体の一方の先端とそれに隣接する他の線路導体の一方の先端とが所定間隙を隔てて向かい合うように配置したが、図１６の（Ａ）に示すように、各導体線路２ａ，２ｂ，２ｃの両端の端部を近接させた容量性領域を１箇所に集中して配置してもよい。図中破線の円は容量性領域を示している。

また、図１・図１０・図１４に示した例では、１つの共振単位を単数の導体線路で構成したが、共振単位を構成する線路導体は単数である必要は無く、複数であってもよい。例えば図１６の（Ｂ）に示すように、４つの線路導体で環状の共振単位を構成してもよい。すなわち図１６の（Ｂ）に示す例では、２ａ，２ｂ，２ｃ，２ｄで示す４つの導体線路をそれぞれ４分の１周以上周回した形状としている。２ｅ，２ｆ，２ｇ，２ｈで示す４つの導体線路や２ｉ，２ｊ，２ｋ，２ｌで示す４つの導体線路についても同様である。

また、図１・図１０・図１４に示した例では、複数の導体線路のそれぞれを同一の線路幅同一の線路間隔にしてステップリング共振器を構成したが、図１６の（Ｃ）に示すように、複数の導体線路の集合体の幅方向のほぼ中央から両端にかけて導体線路幅を次第に細くしてもよい。この構成により、導体線路集合体の縁端部における表皮効果による電流集中を効率よく緩和でき、その分Ｑを高めることができる。

なお、図１に示した例では、基板上にステップリング共振器を構成し、その上部にスパイラルキャパシタを構成したが、これを逆にしてもよい。すなわち、図１の基板１の表面にスパイラルキャパシタ８を構成し、その上部に絶縁体層を介してステップリング共振器７を形成することによって、単一の基板上にスパイラルキャパシタとステップリング共振器を近接配置してもよい。

次に、第８の実施形態に係るデュプレクサおよび通信装置の構成を図１７を基に説明する。
図１７において、送信フィルタＴｘＦＩＬと受信フィルタＲｘＦＩＬを備えたデュプレクサＤＵＰのアンテナポートにアンテナＡＮＴを接続し、送信フィルタＴｘＦＩＬの入力ポートと送信回路ＴｘＣＩＲとの間にインピーダンス整合回路ＩＭＣを設けている。また受信フィルタＲｘＦＩＬの出力ポートに受信回路ＲｘＣＩＲを接続している。

上記インピーダンス整合回路ＩＭＣは送信回路ＴｘＣＩＲの出力段のＦＥＴと送信フィルタＴｘＦＩＬの入力ポート間のインピーダンス整合を行う。このインピーダンス整合回路ＩＭＣには、第１〜第３の実施形態で示したキャパシタを設けることができる。また、第５の実施形態で示したフィルタを上記受信フィルタＲｘＦＩＬや送信フィルタＴｘＦＩＬに用いることができる。この発明に係るキャパシタやフィルタによれば導体損失が抑えられるため、送信信号の電力損失が低減でき、高利得化が図れる。

第１の実施形態に係るキャパシタの構成を示す図 同キャパシタで用いるステップリング共振器の構成および作用を示す図 同キャパシタの等価回路図 同キャパシタのスパイラルキャパシタの等価回路図 同キャパシタの磁界ベクトル分布のシミュレーション結果を示す図 同キャパシタの周波数特性を示す図 同キャパシタの、スパイラル電極の電流に対するステップリング共振器の線路導体に流れる電流比とＱ値との関係を示す図 第２の実施形態に係るキャパシタの構成を示す図 同キャパシタの等価回路図 第３の実施形態に係るキャパシタの構成を示す図 第４の実施形態に係るキャパシタの構成を示す図 第５の実施形態に係るフィルタの構成を示す図 同フィルタの等価回路図 第６の実施形態に係るフィルタの構成を示す図 同フィルタの等価回路図 第７の実施形態に係るキャパシタで用いるステップリング共振器の幾つかの構成例を示す図 第８の実施形態に係るデュプレクサおよび通信装置の構成を示す図 従来のスパイラルキャパシタの磁界ベクトル分布のシミュレーション結果を示す図

符号の説明

１−基板（下部基板）
２−線路導体
３，３１，３２−絶縁体層
４−スパイラル電極
６−端子電極
７−ステップリング共振器
８−スパイラルキャパシタ
９−素子基板
１０−共振器素子

Claims (7)

1. スパイラル状に形成したキャパシタ用電極を有するキャパシタであって、
   単数または複数の導体線路からなる環状の共振単位の、１個または複数個から構成された共振器を前記キャパシタ用電極に近接させたことを特徴とするキャパシタ。
2. 前記導体線路を基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の上部に絶縁体層を介して前記キャパシタ用電極を形成した請求項１に記載のキャパシタ。
3. 前記キャパシタ用電極を下部基板の表面または表面付近に形成し、
   前記導体線路を素子基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の形成面を前記キャパシタ用電極の形成面に対向させて前記下部基板に前記素子基板を配置した請求項１に記載のキャパシタ。
4. 前記キャパシタ用電極は、それぞれの一端が端子電極に導通する２つのスパイラル状電極と、該２つのスパイラル状電極との間で容量を生じさせるスパイラル状電極とから構成した請求項１〜３のいずれかに記載のキャパシタ。
5. 請求項１〜４のいずれかに記載のキャパシタを備えたフィルタ。
6. 請求項５に記載のフィルタを備えたデュプレクサ。
7. 請求項１〜４のいずれかに記載のキャパシタ、請求項５に記載のフィルタ、または請求項６に記載のデュプレクサを備えた通信装置。