JP2005332961A - インダクタ、インピーダンス整合回路、および通信装置 - Google Patents

Abstract

【課題】 断面形状が特殊な電極を形成することなく容易に製造できるようにし、高周波帯において低損失なインダクタ、それを備えたインピーダンス整合回路および通信装置を構成する。
【解決手段】 基板１表面に複数の線路導体２ａ〜２ｅからなる環状の共振単位を設けたステップリング共振器７を構成し、その表面に絶縁体層３を形成し、さらにその上面にスパイラル電極４、ブリッジ電極５、端子電極６ａ，６ｂを形成してスパイラルインダクタ８を構成する。このスパイラルインダクタ８とステップリング共振器７とを誘導性結合させ、ステップリング共振器７の共振周波数付近でのスパイラル電極４を取り巻く磁界ベクトルの疎密変化を平坦化する。
【選択図】 図１

Description

この発明は、無線通信や電磁波の送受信に利用される、たとえばマイクロ波帯やミリ波帯におけるインダクタ、インピーダンス整合回路、および通信装置に関するものである。

たとえば高周波増幅回路では、ＦＥＴへの電源供給ラインやＦＥＴと接続回路とのインピーダンス整合回路の一部にほとんどの場合インダクタが使用されている。インダクタは、理想的にはインダクタンス成分のみを備えるべきであるが、現実の回路では線路や電極の抵抗成分を有し、その抵抗成分によって損失が生じる。特に高周波帯においては線路の表皮効果により高周波抵抗が増大し、増幅回路の利得や出力の低下という問題が発生する。

このような問題を解決することを目的として、特許文献１に示されているようなストリップ線路が提案されている。この特許文献１のストリップ線路は、インダクタを形成する線路の側面部に凹凸を設けたり、電極内部に空隙などを形成することによって電極の表面積を増大させて表皮効果を緩和するようにしたものである。
特開平８−２８８４６３号公報

ところが、上記特許文献１に示されているストリップ線路の配線層の断面形状が複雑であるため、製造が困難であったり精度良く線路を作成できなかったりという問題があった。

そこで、この発明の目的は、断面形状が特殊な電極を形成することなく容易に製造できるようにし、高周波帯において低損失なインダクタ、それを備えたインピーダンス整合回路および通信装置を提供することにある。

（１）この発明のインダクタは、スパイラル状に形成したインダクタ用電極を有し、単数または複数の導体線路からなる環状の共振単位の、１個または複数個から構成された共振器を前記インダクタ用電極に近接させた構造とする。

（２）また、この発明のインダクタは、（１）において、導体線路を基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の上部に絶縁体層を介して前記インダクタ用電極を形成した構造とする。

（３）また、この発明のインダクタは、（１）において、インダクタ用電極を下部基板の表面または表面付近に形成し、導体線路を素子基板の表面または表面付近に形成して前記共振器を構成するとともに、導体線路の形成面をインダクタ用電極の形成面に対向させて下部基板に素子基板を配置した構造とする。

（４）また、この発明のインピーダンス整合回路は（１）〜（３）のインダクタを備えたことを特徴としている。

（５）また、この発明の通信装置は、（１）〜（３）のいずれかのインダクタまたは（４）のインピーダンス整合回路を備えたことを特徴としている。

（１）この発明によれば、スパイラル状に形成したインダクタ用電極に対して、導体線路からなる環状の共振単位で構成された共振器を近接させたことにより、共振周波数近傍における磁界ベクトルは上記共振器による共振モードが支配的となり、スパイラル状のインダクタ用電極を取り巻く磁界ベクトルの疎密変化が平坦化される。その結果、インダクタ用電極の縁端効果や表皮効果が緩和され、Ｑの高いインダクタが得られる。

（２）また、この発明によれば、基板の表面または表面付近に前記導体線路を形成して共振器を構成するとともに、導体線路の上部に絶縁層を介して前記インダクタ用電極を形成したことにより、別の素子を用いることなく基板上にＱの高いインダクタが構成できる。

（３）また、この発明によれば、前記導体線路を素子基板の表面または表面付近に形成して共振器を構成し、それを下部基板のインダクタ用電極の形成面に対向するように、下部基板に対して素子基板を配置したことにより、下部基板のインダクタ用電極と共振器用の導体線路とがそれぞれ最適なプロセスで製造可能となり、線路の微細化によって縁端効果および表皮効果の大きな低減効果が得られる。

（４）また、この発明によれば、前記インダクタを備えることによって低挿入損失のインピーダンス整合回路となり、増幅回路の利得や出力の低下といった問題が解消できる。

（５）また、この発明によれば、前記インダクタまたはインピーダンス整合回路を備えることによって低損失・高利得な通信装置が得られる。

以下、この発明に係るインダクタ、インピーダンス整合回路、および通信装置の例を各図を参照して説明する。
図１は第１の実施形態に係るインダクタの構成を示す図であり、（Ａ）は上面図、（Ｂ）は基板表面の平面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。
（Ｂ）に示すように、例えばアルミナやサファイア等の絶縁体からなる基板１の表面に、複数の線路導体２からなるステップリング共振器７をフォトリソグラフィ等の薄膜微細加工プロセスで構成している。このステップリング共振器７については後に詳述する。

（Ａ）において破線の円はステップリング共振器７の形成領域を示している。基板１の表面にはステップリング共振器７の形成領域を含む範囲に、ポリイミド（ＰＩ）やベンゾシクロブテン（ＢＣＢ）などの樹脂材料で約１０μｍの絶縁体層３を形成し、その表面にスパイラル状のスパイラル電極４、ブリッジ電極５、および端子電極６ａ，６ｂをそれぞれフォトリソグラフィ等の薄膜微細加工により形成している。スパイラル電極４の外周端は端子電極６ｂに接続している。またスパイラル電極４の内周端はブリッジ電極５の一方端に接続していて、ブリッジ電極５の他方端は端子電極６ａに接続している。ブリッジ電極５はスパイラル電極４を空中で跨いだエアブリッジを構成している。このスパイラル電極４、ブリッジ電極５、および端子電極６ａ，６ｂによってスパイラルインダクタを構成している。この実施形態に係るインダクタは上記スパイラルインダクタ８に対して上記ステップリング共振器７を互いの面同士を近接させて誘導性結合（磁界結合）させたものである。

基板１上の導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅは、その両方の端部同士が幅方向に近接するとともに、導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅのそれぞれの一方の先端と、それに隣接する他の導体線路の一方の先端とが、Ｇで示す位置で所定間隙を隔てて向き合うように配置している。このパターンは、一本のスパイラル状の導体線路を、途中の所定箇所で部分的に切断して得られるものに等しい。すなわち、或る２つの隣接する共振単位同士で比較すると、共振単位の容量性領域（図中破線の楕円で囲んだ範囲内に存在する領域）は周回方向に少しずつずれた位置に形成している。

このようにして、限られた占有面積内に多くの導体線路（２ａ〜２ｅ）を配置して小型のステップリング共振器を構成している。また、各導体線路の全長に亘って、隣接する導体線路同士の間隙を一定とし、導体線路の全体にわたって縁端効果による電流集中を緩和するようにしている。

ここで、上記導体線路２ａ，２ｂ，２ｃ，２ｄ，２ｅのうち１つの共振単位について図２を基に説明する。
図２の（Ａ）は１共振単位の平面図である。（Ｂ）は、導体線路２の両方の端部同士の近接部分での電界分布を示している。（Ｃ）は導体線路上の電流分布を示している。

このように、導体線路２は誘電体基板１上で、一定幅で１周以上周回した形状としていて、その両方の端部を互いに導体線路の幅方向に近接させている。

図２の（Ｂ）において実線の矢印は電界ベクトル、白抜きの矢印は電流ベクトルを表している。この（Ｂ）に示すように、導体線路の両端ｘ１，ｘ２の幅方向に近接する部分に電界が集中する。また、導体線路の一方の先端部と、それに近接する他方の端部付近ｘ１１との間に、および他方の先端部と、それに近接する他方の端部付近ｘ２１との間にも電界が分布し、これらの部分に容量が生じる。

図２の（Ｃ）に示すように、電流強度は導体線路のＡからＢにかけて急峻に増大し、Ｂ〜Ｄの領域において略一定値を保ち、ＤからＥにかけて急激に減少する。両端部は０である。導体線路の両端部同士が幅方向に近接する領域Ａ〜Ｂ，Ｄ〜Ｅは容量性領域、その他の領域Ｂ〜Ｄを誘導性領域と呼ぶ。この容量性領域と誘導性領域とにより共振動作する。すなわち、この共振単位は、それを集中定数回路のように見なせばＬＣ共振回路を構成している。

このように、共振単位をインピーダンスの高い誘導性領域とインピーダンスの低い容量性領域とから構成していて、インピーダンスがステップ状に変化するので、この共振単位をステップリングと呼ぶ。また、この共振器は複数の共振単位（ステップリング）からなるので、ステップリング共振器と呼ぶ。

このようにして、限られた占有面積内に線数の多い導体線路２の集合体を配置して、線数の多い導体線路を設け、且つ小型の共振器を構成する。なお、ステップリング共振器の微細電極の線幅を動作周波数における表皮深さよりも小さくすることによって表皮効果を緩和し、このステップリング共振器での損失を低減させている。

図３は図１に示したインダクタの等価回路図である。ここで「第１の回路」は上層に形成したスパイラルインダクタによる回路、「第２の回路」は下層のステップリング共振器による回路である。このようにスパイラルインダクタはインダクタンスＬ１と抵抗Ｒ１の直列回路に対してキャパシタンスＣ１を並列接続した回路で表せる。ここでＲ１はスパイラル電極４の抵抗成分、Ｃ１はスパイラル電極の形状によって生じる寄生容量である。

ステップリング共振器は、インダクタンスＬ２、抵抗Ｒ２、およびキャパシタンスＣ２のリング回路によって表せる。ここでＲ２は線路導体２の抵抗成分、Ｃ２は前記容量性領域のキャパシタンス、Ｌ２は前記誘導性領域によるインダクタンスである。

この等価回路からも明らかなように、スパイラルインダクタの第１端子と第２端子間は直流（ＤＣ）から伝達可能である。スパイラル電極４の巻数（ターン数）が多い程インダクタンスが増大するが、高周波では寄生容量が増大する。寄生容量を低減するためにはスパイラル電極の線幅に比べて線間隔の大きい方が有利である。

次に、図１に示したインダクタの磁界ベクトル分布のシミュレーション結果を図４に示す。（Ａ）はステップリング共振器７およびスパイラルインダクタ８の形成領域の中心から右半面の断面について磁界ベクトルの分布を示している。また（Ｂ）は（Ａ）における部分拡大図である。ここで下層のステップリング共振器は、その線路導体の線路幅を１．３μｍ、線路間隔を１．３μｍ、線数を６０線とし、各線に１［Ａ］の電流を分布させた。上層のスパイラルインダクタのスパイラル電極は、線幅を１．３μｍ、線間隔を１５．７μｍ、巻数を１０ターンとし、１［Ａ］の電流を分布させた。

図１０は、図１に示した下層のステップリング共振器を設けない、上層のスパイラルインダクタ単体での磁界ベクトル分布のシミュレーション結果である。但し、ＦＥＭ計算でメッシュ条件を共通にするために、図４のステップリング共振器の線路導体に相当する部分にはダミーの空気を配置している。

図１０に示すようにスパイラル電極４に電流が流れた時に誘導される磁界ベクトルの分布は、スパイラル電極単体で見たときに、スパイラル電極の線間隔が大きいほど、電極の一つの線毎（断面でみたときの一つの線断面毎）に、それをとりまく様な分布で疎密変化が急峻となる。これに対し、図４に示すようにステップリング共振器がスパイラル電極４に近接すると、スパイラル電極４とステップリング共振器７が相互誘導結合する。そのためステップリング共振器７の各線路導体の周囲には、ステップリング共振器７の共振周波数に依存した振幅で同じ周波数の電流が流れることにより磁界が発生する。さらにステップリング共振器を形成する各線路導体の線路幅と線路間隔が微細であるため、同心環状に形成されたステップリング共振器７には、その中心部から外周部を通る閉磁界が形成される。さらにスパイラル電極４とステップリング共振器７を近接させているため、スパイラル電極４とステップリング共振器７の両方の電極周囲の磁界分布が重なり、両電極を取り囲むような閉磁界が形成される。このようにステップリング共振器をスパイラル電極に近接させることにより、スパイラル電極４の各線（各部）で発生される磁界が緩和される。

その結果、スパイラル電極を取り巻く磁界ベクトルの疎密変化は平坦化される。この時、ステップリング共振器を構成する線路導体２の線幅および線間隔が小さいほど、全体として縁端効果や表皮効果が緩和されて高Ｑ化に有利となる。

図３に示した回路の入力インピーダンスＺｉｎは次の式で表される。

但し、

ここで第１の回路（スパイラルインダクタ）のスパイラル電極と第２の回路（ステップリング共振器）および結合係数の計算条件を次のとおりにして求めた回路解析結果を図５に示す。

〔第１の回路（スパイラルインダクタ）〕
自己誘導量 ： L1 = 6.7nH (at 1GHz)
Ｑ値 ： Q1 = 20 (at 1GHz)
自己共振周波数： f01 = 12GHz
寄生容量 ： C1 = 0.0263pF (at 12GHz)
〔第２の回路（ステップリング共振器）〕
自己誘導量 ： L2 = 0.681nH (at 5GHz)
Ｑ値 ： Q2 = 160 (at 5GHz)
共振周波数 ： f02 = 5GHz
内部容量 ： C2 = 1.49pF (at 5GHz)
〔結合係数〕
第１と第２の回路の結合係数： k12 = 0.8
相互誘導量 ： M12 = 1.71 nH
図５の（Ａ）は、入力インピーダンスＺｉｎの実数部Ｒであり、Ｒａ０は第１の回路（スパイラルインダクタ）のみの場合、Ｒａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。

図５の（Ｂ）は、入力インピーダンスＺｉｎの虚数部Ｘであり、Ｘａ０は第１の回路（スパイラルインダクタ）のみの場合、Ｘａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。

図５の（Ｃ）は、インダクタのＱ値（Ｘ／Ｒ）であり、Ｑａ０は第１の回路（スパイラルインダクタ）のみの場合、Ｑａ１はそれに第２の回路（ステップリング共振器）を付加した場合である。この例では、２．５〜４ＧＨｚ付近で高Ｑ化できている。例えば、スパイラルインダクタ単体では約５ＧＨｚで３８程度のＱ値しか得られないのに対し、第２の回路（ステップリング共振器）を付加した場合には３．５ＧＨｚで約４５と高いＱ値が得られている。

図５の（Ｄ）はインダクタンス（Ｌ＝Ｘ／ω）について示している。Ｌａ０は第１の回路（スパイラルインダクタ）単体での特性、Ｌａ１はそれに第２の回路（ステップリング共振器）を付加した場合の特性である。上記周波数３．５ＧＨｚで約１５ｎＨが得られる。

この発明の目的はＱの高いインダクタを得ることであるので、使用周波数帯でＱが最も高くなり、且つ所定のインダクタンスが得られるように上記計算条件で示した各パラメータを設定する。例えば、ステップリング共振器のインダクタンス値を変化させることにより、ステップリング共振器の共振周波数を変えることができるため、スパイラルインダクタは変更することなく、高Ｑ化の効果の得られる周波数帯域を定めることができる。また、よりＱ値の高いステップリング共振器を用いることによってインダクタのＱ値をさらに高めることができる。

図６はスパイラル電極に流れる電流に対するステップリング共振器の線路導体に流れる電流の比とＱ値との関係を示している。この例では上記電流比を０．１から高めるにつれてＱ値は上昇し、電流比が１．０の時、Ｑ値は最大となる。このようにスパイラル電極に流れる電流に対するステップリング共振器の線路導体に流れる電流比が１．０の状態は、特定の電極に電流が集中していない状態である。したがって、同等の電流振幅を持った電極を互いに近接させて、疎密の平坦な磁界分布にすることによってＱ値の高いインダクタを実現できる。

なお、結合係数が１．０を超えることは実際に考えられないので、図６上の電流比が１．０以上の領域は参考値として示している。

次に、第２の実施形態に係るインダクタの構成を図７を参照して説明する。
図７の（Ａ）はインダクタに用いる共振器素子１０の下面図、（Ｂ）は基板１の平面図、（Ｃ）はインダクタの（Ｂ）におけるＣ−Ｃ部分の断面図である。

共振器素子１０は素子基板９の表面に図１の（Ｂ）に示したものと同様の線路導体２を形成してステップリング共振器７を構成したものである。基板１の上面には図１の（Ａ）に示したものと同様のスパイラル電極４、ブリッジ電極５、および端子電極６ａ，６ｂを形成してスパイラルインダクタ８を構成している。

このように基板（下部基板）１側にスパイラルインダクタを構成し、その上部に共振器素子１０を、その線路導体２の形成面が基板１のスパイラル電極４の形成面に対向するようにフリップチップボンディングする。共振器素子１０には、その四隅にＡｕ（金）バンプＢＰを形成していて、スパイラル電極４と線路導体２との間隔ＧをＡｕバンプＢＰによって定める。但し、図７の（Ｃ）ではバンプを図示していない。

このようにスパイラルインダクタと、それに付加するステップリング共振器を個別に形成し、所定位置関係に組み合わせることによって、第１の実施形態の場合と同様のインダクタを構成することができる。但し、第１の実施形態の場合と異なり、ステップリング共振器を表面が平坦な基板（素子基板）上に薄膜微細加工によって形成できるので、特性バラツキが少なく、また線路導体２の線幅および線路間隔を微細化して、表皮効果の緩和効果をさらに高めることができる。さらに、バンプの高さによってスパイラル電極とステップリング共振器との結合量を調整できる。このことはステップリング共振器のインダクタンス値を変化させることになるので、スパイラルインダクタおよびステップリング共振器自体を変更することなく、バンプ高さによってステップリング共振器の共振周波数を定め、高Ｑ化効果の得られる周波数帯域を定めることができる。

次に、第３の実施形態に係るインダクタについて図８を参照して説明する。
図８の各図は、スパイラルインダクタに付加するステップリング共振器の構成例である。第１・第２の実施形態では、ステップリング共振器の各導体線路の両端の端部同士が幅方向に近接しているとともに、線路導体の一方の先端とそれに隣接する他の線路導体の一方の先端とが所定間隙を隔てて向かい合うように配置したが、図８の（Ａ）に示すように、各導体線路２ａ，２ｂ，２ｃの両端の端部を近接させた容量性領域を１箇所に集中して配置してもよい。図中破線の円は容量性領域を示している。

また、第１・第２の実施形態では１つの共振単位を単数の導体線路で構成したが、共振単位を構成する線路導体は単数である必要は無く、複数であってもよい。たとえば図８の（Ｂ）に示すように、４つの線路導体で環状の共振単位を構成してもよい。すなわち図８の（Ｂ）に示す例では、２ａ，２ｂ，２ｃ，２ｄで示す４つの導体線路をそれぞれ４分の１周以上周回した形状としている。２ｅ，２ｆ，２ｇ，２ｈで示す４つの導体線路や２ｉ，２ｊ，２ｋ，２ｌで示す４つの導体線路についても同様である。

また、第１・第２の実施形態では、複数の導体線路のそれぞれを同一の線路幅同一の線路間隔にしてステップリング共振器を構成したが、図８の（Ｃ）に示すように、複数の導体線路の集合体の幅方向のほぼ中央から両端にかけて導体線路幅を次第に細くしてもよい。この構成により、導体線路集合体の縁端部における表皮効果による電流集中を効率よく緩和でき、その分Ｑを高めることができる。

なお、図１に示した例では、基板上にステップリング共振器を構成し、その上部にスパイラルインダクタを構成したが、これを逆にしてもよい。すなわち、図１の基板１の表面にスパイラルインダクタ８を構成し、ブリッジ電極５をエアブリッジとはせずに絶縁層上に形成し、スパイラルインダクタの上面に絶縁体層を介してステップリング共振器７を形成することによって、単一の基板上にスパイラルインダクタとステップリング共振器を近接配置してもよい。

次に、第４の実施形態に係るインピーダンス整合回路および通信装置の構成を図９を基に説明する。
図９において送信フィルタＴｘＦＩＬと受信フィルタＲｘＦＩＬを備えたデュプレクサＤＵＰのアンテナポートにアンテナＡＮＴを接続し、送信フィルタＴｘＦＩＬの入力ポートと送信回路ＴｘＣＩＲとの間にインピーダンス整合回路ＩＭＣを設けている。また受信フィルタＲｘＦＩＬの出力ポートに受信回路ＲｘＣＩＲを接続している。

上記インピーダンス整合回路ＩＭＣは送信回路ＴｘＣＩＲの出力段のＦＥＴと送信フィルタＴｘＦＩＬの入力ポート間のインピーダンス整合を行う。このインピーダンス整合回路ＩＭＣには、第１〜第３の実施形態で示したインダクタを線路に対して直列に設けている。この発明に係るインダクタによれば挿入損失が抑えられるため、送信信号の電力損失が低減でき、高利得化が図れる。

第１の実施形態に係るインダクタの構成を示す図 同インダクタで用いるステップリング共振器の構成および作用を示す図 同インダクタの等価回路図 同インダクタの磁界ベクトル分布のシミュレーション結果を示す図 同インダクタの周波数特性を示す図 同インダクタの、スパイラル電極の電流に対するステップリング共振器の線路導体に流れる電流比とＱ値との関係を示す図 第２の実施形態に係るインダクタの構成を示す図 第３の実施形態に係るインダクタで用いるステップリング共振器の幾つかの構成例を示す図 第４の実施形態に係るインピーダンス整合回路および通信装置の構成を示す図 従来のスパイラルインダクタの磁界ベクトル分布のシミュレーション結果を示す図

符号の説明

１−基板（下部基板）
２−線路導体
３−絶縁体層
４−スパイラル電極
５−ブリッジ電極
６−端子電極
７−ステップリング共振器
８−スパイラルインダクタ
９−素子基板
１０−共振器素子

Claims (5)

1. スパイラル状に形成したインダクタ用電極を有するインダクタであって、
   単数または複数の導体線路からなる環状の共振単位の、１個または複数個から構成された共振器を前記インダクタ用電極に近接させたことを特徴とするインダクタ。
2. 前記導体線路を基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の上部に絶縁体層を介して前記インダクタ用電極を形成した請求項１に記載のインダクタ。
3. 前記インダクタ用電極を下部基板の表面または表面付近に形成し、
   前記導体線路を素子基板の表面または表面付近に形成して前記共振器を構成するとともに、前記導体線路の形成面を前記インダクタ用電極の形成面に対向させて前記下部基板に前記素子基板を配置した請求項１に記載のインダクタ。
4. 請求項１〜３のいずれかに記載のインダクタを備えたインピーダンス整合回路。
5. 請求項１〜３のいずれかに記載のインダクタまたは請求項４に記載のインピーダンス整合回路を備えた通信装置。