JP6819668B2 - モジュール部品、モジュール部品の製造方法、及び多層基板 - Google Patents

モジュール部品、モジュール部品の製造方法、及び多層基板 Download PDF

Info

Publication number
JP6819668B2
JP6819668B2 JP2018503367A JP2018503367A JP6819668B2 JP 6819668 B2 JP6819668 B2 JP 6819668B2 JP 2018503367 A JP2018503367 A JP 2018503367A JP 2018503367 A JP2018503367 A JP 2018503367A JP 6819668 B2 JP6819668 B2 JP 6819668B2
Authority
JP
Japan
Prior art keywords
thermoplastic resin
resin layer
multilayer substrate
ceramic multilayer
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018503367A
Other languages
English (en)
Other versions
JPWO2017150611A1 (ja
Inventor
光一郎 飯島
光一郎 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017150611A1 publication Critical patent/JPWO2017150611A1/ja
Application granted granted Critical
Publication of JP6819668B2 publication Critical patent/JP6819668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/06Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Dc-Dc Converters (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、モジュール部品、モジュール部品の製造方法、及び多層基板に関し、特には、セラミック層を含む多層基板の形状設計の自由度を改善する技術に関する。
従来、受動素子を内蔵した多層基板を用いたモジュール部品が実用化されている。例えば、当該受動素子としてコイルを内蔵した多層基板にスイッチングIC(集積回路)チップ及びチップコンデンサを搭載してなるDCDCコンバータモジュールが周知である(例えば、特許文献1)。
特許文献1の開示を含む従来の設計によれば、コイルを内蔵する多層基板は、磁性体セラミック層の表裏に、透磁率が前記磁性体セラミック層より小さい非磁性体セラミック層を配して構成される。前記磁性体セラミック層にはコイルが設けられ、前記非磁性体セラミック層には前記コイルに接続する配線が設けられる。
このような多層基板によれば、内蔵コイルのインダクタンス値は大きく、かつ、配線のインダクタンス値は小さく形成されるので、電気的特性に優れたモジュール部品が得られる。
国際公開第2015/064330号
しかしながら、従来構造の多層基板では基板の反りが発生する場合があり、改善するには形状設計の自由度が制約される場合がある。
そこで、本発明は、形状設計の自由度を改善したモジュール部品、モジュール部品の製造方法、及び多層基板を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係るモジュール部品は、受動素子を内蔵
し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有するセラミック多層基板と、前記セラミック多層基板の前記一方主面に設けられ、前記第1端子電極に接続された第1配線と、表面実装部品を搭載するための第1ランドとを有する第1熱可塑性樹脂層と、前記セラミック多層基板の前記他方主面に設けられ、前記第2端子電極に接続された第2配線と、マザーボードへの接続端子となる第2ランドとを有する第2熱可塑性樹脂層と、前記第1熱可塑性樹脂層に搭載され、前記第1熱可塑性樹脂層の前記第1ランドに接続された表面実装部品と、を備え、前記第1熱可塑性樹脂層と前記第2熱可塑性樹脂層との厚さが異なり、前記第1熱可塑性樹脂層の厚さは、前記第2熱可塑性樹脂層の厚さよりも厚く、前記セラミック多層基板は、非ガラス系の低温同時焼成セラミックス材料を用いた基板であり、前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合されている。
この構成によれば、コイルなどの受動素子を前記セラミック多層基板内に設け、前記セラミック多層基板の表裏に設けた前記熱可塑性樹脂層内で配線を行う。そのため、従来の多層基板とは異なり、前記磁性体セラミック層の表裏に非磁性体セラミック層を必ずしも設ける必要がない。従来の多層基板では、表裏の非磁性体セラミック層の厚さが異なっていると焼成の際に基板が反る要因となるため、表裏の非磁性体セラミック層の厚さを略一致させる必要がある。これに対し、前記セラミック多層基板の表裏の前記熱可塑性樹脂層の厚さが異なっていても、基板が反る要因になりにくい。その結果、表裏の熱可塑性樹脂層を互いに独立した厚さに設けることが可能になり、前記モジュール部品(特には、前記モジュール部品を構成する多層基板)の形状設計の自由度が改善される。この構成によれば、熱可塑性樹脂シートの層間導体とセラミック多層基板の表面電極とが液相拡散接合することにより、電気的かつ機械的に強固な接合が得られるので、接続不良や断線が生じにくく、かつ機械的な強度に優れたモジュール部品が得られる。この構成によれば、低温同時焼成セラミックス材料を用いることで、セラミック多層基板の面内導体および層間導体を、銀や銅を主成分とする金属材料を用いて構成可能できる。特に銀を主成分とする金属材料を用いる場合にあっては、大気などの酸化性雰囲気下でセラミック多層基板を焼成できるので、製造設備の簡略化に役立つ。また、非ガラス系の低温同時焼成セラミックス材料を用いることで、熱可塑性樹脂層との優れた密着性が得られる。
熱可塑性樹脂は、一般に、非磁性体セラミックと比べて絶縁耐力(絶縁破壊に至る電界強度)が大きいので、同じ耐電圧を得るために熱可塑性樹脂層は非磁性体セラミック層より薄く設けることができる。そのため、前記モジュール部品を従来よりも薄型に構成するか、又は、前記モジュール部品に占める前記セラミック多層基板の厚さを増やして前記受動素子の特性改善を図ることが可能になる。
また、前記受動素子はコイルであり、前記セラミック多層基板は前記コイルを構成する導体が設けられた複数の磁性体セラミック層を含み、前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層は非磁性体樹脂層であってもよい。
この構成によれば、従来と同じインダクタンス値のコイルを内蔵したモジュール部品をより薄く構成するか、または従来と同じ厚さのモジュール部品により大きなインダクタンス値のコイルを内蔵することが可能になる。
また、前記表面実装部品はスイッチングICチップを含み、前記コイルは前記スイッチングICチップに接続され、前記モジュール部品は、前記コイルをチョークコイルとして用いたDCDCコンバータモジュールであってもよい。
この構成によれば、形状設計の自由度が改善されたDCDCコンバータモジュールが得られる。
また、前記セラミック多層基板と前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の各々とがアンカー効果によって接合されていてもよい。
この構成によれば、セラミック多層基板と熱可塑性樹脂層との間にアンカー効果による機械的に強固な接合が生じることで、機械的な強度に優れたモジュール部品が得られる。
また、前記セラミック多層基板に形成され前記受動素子を構成する導体パターンの膜厚は、前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の少なくとも一方に形成され引き回し配線を構成する導体パターンの膜厚よりも大きい。
この構成によれば、膜厚がより大きい導体パターンで受動素子を構成するので、受動素子の各種特性を保持あるいは向上できる。例えば、受動素子が内蔵コイルの場合にあっては、コイルの直流抵抗を低減することができる。
また、前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の少なくとも一方に形成され引き回し配線を構成する導体パターンは、線幅および線間ギャップに関して、前記セラミック多層基板に形成され前記受動素子を構成する導体パターンよりも小さい。
この構成によれば、引き回し配線が微細化されることで、複雑な回路を有するモジュール部品を構成しやすくなる。さらに、導体パターンの線幅および線間ギャップの限定と前述した導体パターンの膜厚の限定とを組み合わせることにより、内蔵した受動素子の各種特性を保持あるいは向上させつつも、微細な引き回しパターンを有したモジュール部品を構成できる。
本発明の一態様に係るモジュール部品の製造方法は、受動素子を内蔵し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有し、非ガラス系の低温同時焼成セラミックス材料を用いた基板であるセラミック多層基板を焼成により作製し、前記第1端子電極に接続される第1配線および表面実装部品を搭載するための第1ランドを有する第1熱可塑性樹脂層と、前記セラミック多層基板と、前記第2端子電極に接続される第2配線およびマザーボードへの接続端子となる第2ランドを有し、前記第1熱可塑性樹脂層とは厚さが異なり前記第1熱可塑性樹脂層よりも薄い第2熱可塑性樹脂層と、を圧着及び加熱して、前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合された多層基板を作製し、前記第1ランドに表面実装部品を搭載するものである。
この方法によれば、形状設計の自由度が改善されたモジュール部品を製造できる。
本発明の一態様に多層基板は、受動素子を内蔵し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有するセラミック多層基板と、前記セラミック多層基板の前記一方主面に設けられ、前記第1端子電極に接続された第1配線および表面実装部品を搭載するための第1ランドを有する第1熱可塑性樹脂層と、前記セラミック多層基板の前記他方主面に設けられ、前記第2端子電極に接続された第2配線およびマザーボードへの接続端子となる第2ランドを有する第2熱可塑性樹脂層と、を備え、前記第1熱可塑性樹脂層と前記第2熱可塑性樹脂層との厚さが異なり、前記第1熱可塑性樹脂層の厚さは、前記第2熱可塑性樹脂層の厚さよりも厚く、前記セラミック多層基板は、非ガラス系の低温同時焼成セラミックス材料を用いた基板であり、前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合されている。

この構成によれば、形状設計の自由度が改善された多層基板が得られる。
本発明に係るモジュール部品によれば、コイルなどの受動素子を前記セラミック多層基板内に設け、前記セラミック多層基板の表裏に設けた前記熱可塑性樹脂層内で配線を行う。そのため、従来の多層基板とは異なり、前記磁性体セラミック層の表裏に非磁性体セラミック層を必ずしも設ける必要がないため、基板が反る要因が少なくなる。その結果、前記モジュール部品(特には、前記モジュール部品を構成する多層基板)の形状設計の自由度が改善される。
熱可塑性樹脂層は、一般に、非磁性体セラミック層と比べて絶縁耐力が大きいので、同じ耐電圧を得るためにより薄く設けることができる。そのため、前記モジュール部品を従来よりも薄型に構成するか、又は、前記モジュール部品に占める前記セラミック多層基板の膜厚を増やして前記受動素子の特性改善を図ることが可能になる。
図1は、実施の形態に係るモジュール部品の外観の一例を示す斜視図である。 図2は、実施の形態に係るモジュール部品の構造の一例を示す断面図である。 図3は、比較例に係るモジュール部品の構造の一例を示す断面図である。 図4は、実施の形態に係るセラミック多層基板を構成する基材層の一例を示す分解図である。 図5は、実施の形態に係るセラミック多層基板の構造の一例を示す断面図である。 図6は、実施の形態に係る多層基板を構成する基材層の一例を示す分解図である。 図7は、実施の形態に係る多層基板の構造一例を示す断面図である。 図8は、実施の形態に係る多層基板の(a)一体化前および(b)一体化後の要部をそれぞれ模式的に示す部分拡大図である。 図9は、実施の形態1に係るDCDCコンバータ回路の一例を示す回路図である。 図10は、変形例に係るモジュール部品の構造の一例を示す断面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、及び製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
(実施の形態)
実施の形態に係るモジュール部品は、多層基板に表面実装部品を搭載してなるモジュール部品である。当該多層基板は、セラミック多層基板の表裏に熱可塑性樹脂層を設けてなり、当該セラミック多層基板内にはコイルなどの受動素子が設けられ、当該熱可塑性樹脂層内には配線が設けられている。
図1は、実施の形態に係るモジュール部品の外観の一例を示す斜視図である。図1に示されるモジュール部品1は、一例としてDCDCコンバータモジュールであり、コイル31を内蔵する多層基板10に、表面実装部品の一例であるスイッチングICチップ32およびチップコンデンサ33を搭載して構成されている。
図2は、モジュール部品1の構造の一例を示す断面図であり、図1のII−II断面を矢印の方向に見た図に対応する。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
図2に示されるように、多層基板10は、第1熱可塑性樹脂層12、セラミック多層基板11、及び第2熱可塑性樹脂層13から構成される。第1熱可塑性樹脂層12には、スイッチングICチップ32およびチップコンデンサ33が搭載されている。
セラミック多層基板11は、例えば、セラミック基材層111〜119を積層してなる。セラミック基材層112〜117の各々には平面視でループ状のコイル導体141が配置されている。コイル導体141は、面内導体で構成されている。積層方向に隣接するコイル導体141同士を、セラミック基材層を貫通する層間導体(図示せず)で接続して、コイル31が構成されている。
ここで、面内導体とは、基材層の主面に沿って形成された導体(パターン)を意味し、層間導体とは、基材層を厚み方向に貫通して形成された導体(ビア)を意味する。なお、以下の説明では、面内導体を導体パターンと称することがある。
セラミック多層基板11は、一方主面(図2での上面)および他方主面(図2での下面)に、コイル31に接続された第1端子電極142および第2端子電極143をそれぞれ有している。
第1熱可塑性樹脂層12は、セラミック多層基板11の前記一方主面(図2での上面)に設けられる。第1熱可塑性樹脂層12は、第1端子電極142に接続された第1配線151、152、およびスイッチングICチップ32およびチップコンデンサ33を含む表面実装部品を搭載するための第1ランド153を有する。第1配線151、152は、面内導体および層間導体でそれぞれ構成されている。第1熱可塑性樹脂層12は、複数の熱可塑性樹脂基材層121〜123で構成されてもよい。
第2熱可塑性樹脂層13は、セラミック多層基板11の前記他方主面(図2での下面)に設けられる。第2熱可塑性樹脂層13は、第2端子電極143に接続された第2配線161およびマザーボードへの接続端子となる第2ランド162を有する。第2配線161は、層間導体で構成されている。
スイッチングICチップ32およびチップコンデンサ33は、第1熱可塑性樹脂層12の第1ランド153に接続されている。
第1熱可塑性樹脂層12の第1配線151、152は、スイッチングICチップ32、チップコンデンサ33、およびコイル31を電気的に接続し、モジュール部品1の機能(例えば、DCDCコンバータ)を果たす回路を形成している。これに対し、第2熱可塑性樹脂層13の第2配線161は、単純に、当該回路と第2ランド162とを電気的に接続するために設けられている。
これは、モジュール部品1を構成する多層基板10において一般的に採用される構造であり、第1配線151、152の量は第2配線161の量よりも多くなる傾向がある。ここで、配線の量とは、例えば、配線の長さ、面積、または体積を意味する。図2では、収容する配線量の違いから、限定されない一例として、第1熱可塑性樹脂層12を第2熱可塑性樹脂層13より厚くかつ多層で構成し、第2熱可塑性樹脂層13を単層で構成している。
なお、第2熱可塑性樹脂層13は、必要に応じて多層に設けてもよく、面内導体で構成された第2配線をさらに有していてもよい(図示せず)。その場合も、第2熱可塑性樹脂層13は、第1熱可塑性樹脂層12とは独立に、必要最小限の厚さで設けられる。
セラミック多層基板11のセラミック基材層111〜119は、所望の透磁率を有する磁性セラミックスで構成される。磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも1つ以上を含むフェライトが用いられ得る。
第1熱可塑性樹脂層12の熱可塑性樹脂基材層121〜123および第2熱可塑性樹脂層13は、非磁性の熱可塑性樹脂で構成される。熱可塑性樹脂には、例えば、熱可塑性のポリイミドまたは液晶ポリマが用いられる。特に、セラミック多層基板11との熱膨張係数差が小さく、セラミック多層基板11への密着性が良い、さらには耐水性に優れることから、液晶ポリマが好ましい。
コイル導体141、第1配線151、第1ランド153、および第2ランド162を含む面内導体、つまり第1熱可塑性樹脂層12および第2熱可塑性樹脂層13における導体パターンには、例えば、銀または銅を主成分とする金属又は合金が用いられる。第1ランド153および第2ランド162の表面には、例えば、ニッケル、パラジウム、銅、錫又は金による1層以上のめっき膜が施されていてもよい。
第1配線152および第2配線161等の第1熱可塑性樹脂層12および第2熱可塑性樹脂層13における層間導体には、例えば、錫を主成分とする金属又は合金が用いられる。特に、第1、第2熱可塑性樹脂層12、13の各々から露出し、セラミック多層基板11の第1、第2端子電極142、143に当接される層間導体には、セラミック多層基板11の第1、第2端子電極142、143との接合信頼性が向上することから、銀およびまたは銅を含んでいることが好ましい。ここで、第1、第2端子電極142、143は、セラミック多層基板11における表面電極の一例である。
セラミック基材層111〜119を構成する磁性または非磁性のフェライトセラミックス材料に、焼成温度が銀や銅の融点以下であるLTCCセラミックス(Low Temperature Co-fired Ceramics、低温同時焼成セラミックス)を用いる。これにより、セラミック多層基板11の面内導体および層間導体を、銀や銅を主成分とする金属材料を用いて構成することが可能になる。なお、セラミック基材層111〜119はフェライトセラミックス材料に限定されるものではなく、非磁性セラミックス材料で構成されていてもよい。この場合も、LTCCセラミックスを用いることが好ましい。セラミック基材層111〜119にLTCCセラミックスを利用する場合、特に、熱可塑性樹脂層との密着性が良いことから、非ガラス系のLTCCセラミックス材料を利用することが好ましい。
セラミック多層基板11においては、抵抗率の低い銀や銅を主成分とする金属材料を用いて面内導体および層間導体を構成することで、損失が少ないコイル等の受動素子パターンを形成することができ、ひいては、電力効率などの回路特性に優れたDCDCコンバータが形成される。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下でセラミック多層基板11を焼成できる。
以上のように構成された多層基板10によって得られる効果を、比較例との対比に基づいて説明する。
図3は、比較例に係るモジュール部品9の構造の一例を示す断面図である。図3には、図2のモジュール部品1と同等のDCDCコンバータモジュールを従来設計で構成した例が示されている。モジュール部品9は、モジュール部品1の多層基板10に代えて、磁性体セラミック層91、第1非磁性体セラミック層92、および第2非磁性体セラミック層93から構成される多層基板90を有している。モジュール部品9のその他の構成要素は、モジュール部品1の対応する構成要素と同一であるため、同一の符号を付して説明を省略する。
磁性体セラミック層91は、セラミック基材層911〜919を積層してなる。セラミック基材層911〜919は、モジュール部品1のセラミック基材層111〜119と同様、所望の透磁率を有する磁性セラミックスで構成される。
第1非磁性体セラミック層92は、セラミック基材層921〜923を積層してなり、第2非磁性体セラミック層93は、セラミック基材層931〜933を積層してなる。セラミック基材層921〜923、931〜933は、磁性体セラミック層91と比べて透磁率が小さい、低透磁率又は非磁性セラミックスで構成される。非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
多層基板90は、面内導体および層間導体となる導体ペーストを配置した未焼成のセラミック基材層921〜923、911〜919、931〜933を積層、圧着して未焼成積層体ブロックを形成し、前記未焼成積層体ブロックを一括焼成して作製される。
ここで、第1非磁性体セラミック層92の厚さと第2非磁性体セラミック層93の厚さとが異なっていると、前記未焼成積層体ブロックを一括焼成する際に多層基板90が反る要因となる。そのため、図3の例では、第2非磁性体セラミック層93を多層に設けることで、第1非磁性体セラミック層92と略同じ厚さに構成し、多層基板90の反りを抑制している。
このように、多層基板90では、反りを抑制する必要から、形状設計の自由度が制約される。具体的に、第2非磁性体セラミック層93が配線を収容するのに必要な層数以上の層数となって厚くなり、多層基板90の全体の厚さを制御するために磁性体セラミック層91を削減しなくてはならないといった不利が生じ得る。
これに対し、モジュール部品1の多層基板10は、まず磁性セラミックスのみを用いて反りの少ないセラミック多層基板11を焼成した後、セラミック多層基板11に第1熱可塑性樹脂層12および第2熱可塑性樹脂層13を接合して作製される。そのため、第1熱可塑性樹脂層12と第2熱可塑性樹脂層13とで厚さが異なっていても、多層基板10が反る要因になりにくい。つまり、モジュール部品1は、セラミック多層基板11の表裏面にそれぞれ付与する第1熱可塑性樹脂層12と第2熱可塑性樹脂層13との厚みが異なる場合に特に有効である。その結果、第1熱可塑性樹脂層12と第2熱可塑性樹脂層13とを互いに独立した厚さに設けることが可能になり、多層基板10の形状設計の自由度が改善される。
また、熱可塑性樹脂は、一般に、非磁性体セラミックと比べて絶縁耐力(絶縁破壊に至る電界強度)が大きいので、同じ耐電圧を得るために、第1熱可塑性樹脂層12、第2熱可塑性樹脂層13は、第1非磁性体セラミック層92、第2非磁性体セラミック層93より薄く設けることができる。そのため、モジュール部品1をモジュール部品9より薄型に構成するか、又は、モジュール部品1に占めるセラミック多層基板11の厚さを増やして受動素子の特性改善(例えば、コイル31のインダクタンス値の向上)を図ることが可能になる。
また、セラミック多層基板11には通常多数のポア(空孔)が存在するが、セラミック多層基板11の一方主面および他方主面を耐水性に優れた第1、第2熱可塑性樹脂層12、13、特に吸水率が低い液晶ポリマ層、で覆うことで、モジュール部品1の信頼性を大きく改善することができる。具体的に、セラミック多層基板11の両主面を第1、第2熱可塑性樹脂層12、13で覆い、第1、第2熱可塑性樹脂層12、13の露出面に、表面実装部品を実装するための第1ランド153やマザーボードに実装するための第2ランド162を形成している。これにより、セラミック多層基板11をめっき液で損傷することなく、めっき膜を付与したランドを形成することができる。
さらに、モジュール部品1では、セラミック多層基板11にコイル等の受動素子を構成する導体パターンを形成し、第1、第2熱可塑性樹脂層12、13には回路素子同士を接続するための引き回し配線を構成する導体パターンを形成している。セラミック多層基板11における導体パターンは、導体ペーストの印刷等によってパターニングされたいわゆる厚膜導体パターンで構成され、第1、第2熱可塑性樹脂層12、13における導体パターンは、金属箔(めっき膜や圧延金属箔)のエッチング等によってパターニングされたいわゆる薄膜導体パターンで構成される。
これにより、第1、第2熱可塑性樹脂層12、13には、セラミック多層基板11における導体パターンに比べて線幅や線間ギャップの小さな引き回し配線用の導体パターンを形成することができる。また、セラミック多層基板11には、第1、第2熱可塑性樹脂層12、13における導体パターンに比べて膜厚が大きな受動素子用の導体パターン(特にフェライトセラミック層に形成したコイル導体141)を形成することができる。ゆえに、内蔵した受動素子の各種特性を保持あるいは向上させつつも、微細な引き回しパターンを有したモジュール部品1を構成できる。
次に、モジュール部品1の製造方法について説明する。
まず、セラミック基材層111〜119となるセラミックグリーンシートを準備する。セラミックグリーンシートは、具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって作製される。
セラミックグリーンシートに、貫通孔(ビアホール)を形成する。当該貫通孔内に導体ペーストを充填して層間導体(ビア)を形成するとともに、主面上の特定の位置に銀を主成分とする導体ペーストを印刷してコイル導体141および第1端子電極142を含む導体パターンを形成する。前記貫通孔は、例えばレーザー加工により形成されてもよく、前記導体パターンは、例えば銀粉末を含んだ導体ペーストをスクリーン印刷することで形成される。
図4は、導体ペーストが配置された前記複数のセラミックグリーンシートの一例を示す分解図である。
導体ペーストが配置されたセラミックグリーンシートを、位置合わせをして積層、圧着し、未焼成の積層体ブロックに一体化する。さらに、当該未焼成積層体ブロックに転写シート171から第1端子電極142となる導体を転写した後、一括して焼成する。この導体も銀を主成分とする導電性ペーストによって形成される。この焼成により、各セラミックグリーンシート中の磁性体セラミック粉末が焼結するとともに、導体ペースト中の銀粉末が焼結(co-fired)して金属体化する。
これにより、焼結体ブロックとしてのセラミック多層基板11が形成される。
図5は、形成されたセラミック多層基板11の構造の一例を示す断面図である。セラミック多層基板11は、従来構造とは異なり、磁性体セラミック層のみで構成され、一方主面および他方主面に非磁性体セラミック層を有していない。この時点で、第1熱可塑性樹脂層12および第2熱可塑性樹脂層13は、まだ設けられておらず、第1端子電極142および第2端子電極143は、セラミック多層基板11の一方主面および他方主面にそれぞれ露出している。
次いで、第1熱可塑性樹脂層12および第2熱可塑性樹脂層13となる熱可塑性樹脂シートを準備する。熱可塑性樹脂シートは、具体的には、熱硬化前のポリイミド材料又は液晶ポリマ材料をシート成形することによって作製される。
熱可塑性樹脂シートの主面に金属箔を配置し、これをエッチング等の手法でパターニングすることにより、第1配線151、第1ランド153、第2ランド162を含む導体パターンを形成する。次いで、このシートを貫通する貫通孔(ビアホール導体用孔)を形成する。当該貫通孔内に導体ペーストを充填して、第1配線152、第2配線161を含む層間導体(ビアホール導体)を形成する前記貫通孔は、例えばレーザー加工により形成されてもよく、前記導体ペーストは錫を含んだ材料であってもよい。また、前記金属箔は銅または銅合金の箔であってもよい。
図6は、導体ペーストおよび金属箔が配置された前記複数の熱可塑性樹脂シートの一例を示す分解図である。図6には、これらの熱可塑性樹脂シートと一体化されるセラミック多層基板11の焼成体ブロックが示されている。
導体ペーストおよび金属箔が配置された熱可塑性樹脂シートとセラミック多層基板11の焼成体ブロックとを、位置合わせをして積層、圧着し、さらに熱処理をすることで一体化し、多層基板10を形成する。つまり、加熱・加圧処理により、熱可塑性樹脂シートを構成する熱可塑性樹脂が軟化・流動し、熱可塑性樹脂シートとセラミック多層基板とが密に接合される。セラミック多層基板11は焼結体であるため、その表面に微細な凹凸を持つ。ここに熱可塑性樹脂が入り込み、セラミック多層基板11と熱可塑性樹脂とが機械的に強固に接合される。同時に、熱可塑性樹脂シートの層間導体(未焼結)の焼結によって層間導体が金属化するとともに、層間導体と金属箔とが接続され、熱可塑性樹脂シートの層間導体とセラミック多層基板の表面に露出した導体パターンや層間導体の端面とが接続される。熱可塑性樹脂シートの層間導体とセラミック多層基板の表面電極とが液相拡散接合(Transient Liquid Phase Diffusion Bonding)し、電気的かつ機械的に強固に接合される。例えば、第1端子電極142と第1配線152、および第2端子電極143と第2配線161が、液相拡散接合によってそれぞれ接合される。
図7は、形成された多層基板10の構造の一例を示す断面図である。第1ランド153および第2ランド162は、それぞれ第1熱可塑性樹脂層12および第2熱可塑性樹脂層13において多層基板10から露出している。
次いで、露出している第1ランド153および第2ランド162にめっきを施す。具体的には、無電解めっきにより、ニッケル/金のめっき膜を形成する。その後、第1ランド153にスイッチングICチップ32およびチップコンデンサ33をリフローはんだ付けなどにより実装する。
以上の工程を経ることで、図1および図2に示されるモジュール部品1としてのDCDCコンバータモジュールが完成する。完成したモジュール部品1は、第2ランド162を介して、プリント配線板などのマザー基板に実装される。
なお、上述の製造方法に従って、複数のモジュール部品1の集合体を作製した後、個々のモジュール部品1に個片化してもよい。
多層基板10には、図7に示される部分Aにおいて、特徴的な接合構造が形成される。
図8は、多層基板10の部分Aの一例を示す拡大図であり、(a)は一体化前、(b)は一体化後の状態をそれぞれ模式的に示している。
一体化により、多層基板10の部分Bにおいて、熱可塑性樹脂基材層123を構成する樹脂が、セラミック基材層111の表面の微細な凹凸(ポーラス構造)にかみ込むことにより、アンカー構造が形成される。これにより、熱可塑性樹脂基材層123とセラミック基材層111との間に、機械的に強固な接合が生じる。
また、一体化により、多層基板10の部分Cにおいて、第1端子電極142と第1配線152との間で、銀と錫との金属間化合物が形成され、部分Dにおいて、第1配線151と第1配線152との間で、銅と錫との金属間化合物が形成される。これにより、第1配線151、152、および第1端子電極142の相互間に、機械的および電気的に強固な接合が生じる。
これらの接合構造によって、第1熱可塑性樹脂層12とセラミック多層基板11とは、機械的および電気的に強固に接合する。同様の接合構造は、第2熱可塑性樹脂層13とセラミック多層基板11との間にも形成され、第2熱可塑性樹脂層13とセラミック多層基板11とは、機械的および電気的に強固に接合する。その結果、機械的強度(異種材料間での剥離耐性)および電気的特性に優れた多層基板10が得られる。
次に、モジュール部品1を利用したDCDCコンバータ回路について説明する。
図9は、DCDCコンバータ回路の一例を示す回路図である。モジュール部品1(以下、DCDCコンバータモジュール1と言う)において、コイル31、スイッチングICチップ32およびチップコンデンサ33が、多層基板10に形成された導体で接続されることにより、図9に示されるようなDCDCコンバータ回路が形成される。つまり、当該DCDCコンバータ回路は、スイッチングIC、インダクタL1、入力側の平滑用コンデンサC1および出力側の平滑用コンデンサC2を備えている。このうち、スイッチングIC、インダクタL1および入力側の平滑用コンデンサC1を一体化した複合部品がDCDCコンバータモジュール1である。なお、DCDCコンバータモジュール1には、平滑用コンデンサC2をさらに一体化してあってもよい。スイッチングICは、スイッチング方式のコンバータ回路のスイッチングを制御するためのICであり、内部には、例えばMOS型FET等のスイッチング素子を有している。
このDCDCコンバータ回路において、スイッチングICの端子Vinには入力電圧が印加され、スイッチングICの端子Lxからは、インダクタL1を介して出力電圧が出力される。
コンデンサC1の一端は、端子Pinと端子Vinとの間の入力電圧用電源ラインに接続され、コンデンサC1の他端はグランド端子PGNDに接続されている。コンデンサC2の一端は、端子Poutと端子P1との間の出力電圧用電源ラインに接続され、コンデンサC2の他端はグランド端子PGNDに接続されている。
スイッチングICのフィードバック端子FBは、インダクタL1と端子Poutとの間の出力電圧用電源ラインに接続され、スイッチングICのグランド端子GNDはグランド端子PGNDに接続され、スイッチングICのイネーブル端子ENはイネーブル端子PENに接続されている。
このDCDCコンバータ回路は、端子Pinに供給された入力電圧を、スイッチングICに内蔵されているスイッチング素子を所定の周波数にてスイッチングさせ、インダクタL1とコンデンサC2とにより平滑することにより、所望の出力電圧を出力する。また、スイッチングICは、フィードバック端子FBに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するPWM(Pulse Width Modulation)制御することによって、出力電圧を設定電圧に安定させるように制御する。
ここで、DCDCコンバータモジュール1に、形状設計の自由度が改善された上述のモジュール部品を用いることによって、薄型化および特性が改善されたDCDCコンバータが得られる。
なお、図9では、降圧動作を行うスイッチングICを用いた降圧型DCDCコンバータ回路の一例を示しているが、DCDCコンバータ回路はこの例には限られない。昇圧動作または昇降圧動作を行うスイッチングICを搭載したDCDCコンバータモジュールを用いて、昇圧型または昇降圧型のDCDCコンバータ回路を構成してもよい。
(変形例)
以上、本発明の実施の形態に係るモジュール部品、モジュール部品の製造方法、および多層基板について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
例えば、上記の実施の形態で説明したモジュール部品1を磁性の樹脂材料でモールドしてもよい。
図10は、変形例に係るモジュール部品2の構造の一例を示す断面図である。図10に示されるように、モジュール部品2は、モジュール部品1を、磁性粉を混ぜ込んだ樹脂23でモールドして構成される。
モジュール部品2によれば、モジュール部品1で得られる効果と同様の効果に加えて、樹脂23でのモールドによってシールド性が向上し、不要な電磁放射を低減する効果が得られる。
例えば、モジュール部品2を用いて図9のDCDCコンバータ回路を構成することにより、不要な電磁放射を低減したDCDCコンバータが得られる。
また、実施の形態では、モジュール部品1のセラミック多層基板11を構成するセラミック基材層111〜119は、所望の透磁率を有する磁性セラミックスで構成されると述べたが、この例には限られない。例えば、セラミック多層基板の1つ以上の内層(つまり、一方主面および他方主面に露出しないセラミック基材層)を、他のセラミック基材層と比べて透磁率が小さい低透磁率又は非磁性セラミックスで構成しても構わない。
内層に設けた非磁性セラミック基材層は、セラミック多層基板の反りの要因になりにくく、かつ、コイル31の直流重畳特性を向上させる効果が得られる。
本発明は、コイルを内蔵したセラミック多層基板、及び当該セラミック多層基板を用いた超小型のDCDCコンバータとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
1、2、9 モジュール部品
10、90 多層基板
11 セラミック多層基板
12 第1熱可塑性樹脂層
13 第2熱可塑性樹脂層
23 樹脂
31 コイル
32 スイッチングICチップ
33 チップコンデンサ
91 磁性体セラミック層
92 第1非磁性体セラミック層
93 第2非磁性体セラミック層
111〜119、911〜919、921〜923、931〜933 セラミック基材層
121〜123 熱可塑性樹脂基材層
141 コイル導体
142 第1端子電極
143 第2端子電極
151、152 第1配線
153 第1ランド
161 第2配線
162 第2ランド
171 転写シート

Claims (8)

  1. 受動素子を内蔵し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有するセラミック多層基板と、
    前記セラミック多層基板の前記一方主面に設けられ、前記第1端子電極に接続された第1配線と、表面実装部品を搭載するための第1ランドとを有する第1熱可塑性樹脂層と、
    前記セラミック多層基板の前記他方主面に設けられ、前記第2端子電極に接続された第2配線と、マザーボードへの接続端子となる第2ランドとを有する第2熱可塑性樹脂層と、
    前記第1熱可塑性樹脂層に搭載され、前記第1熱可塑性樹脂層の前記第1ランドに接続された表面実装部品と、
    を備え、
    前記第1熱可塑性樹脂層と前記第2熱可塑性樹脂層との厚さが異なり、
    前記第1熱可塑性樹脂層の厚さは、前記第2熱可塑性樹脂層の厚さよりも厚く、
    前記セラミック多層基板は、非ガラス系の低温同時焼成セラミックス材料を用いた基板であり、
    前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合されている、
    モジュール部品。
  2. 前記受動素子はコイルであり、
    前記セラミック多層基板は前記コイルを構成する導体が設けられた複数の磁性体セラミック層を含み、
    前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層は非磁性体樹脂層である、
    請求項1に記載のモジュール部品。
  3. 前記表面実装部品はスイッチングICチップを含み、
    前記コイルは前記スイッチングICチップに接続され、
    前記モジュール部品は、前記コイルをチョークコイルとして用いたDCDCコンバータモジュールである、
    請求項2に記載のモジュール部品。
  4. 前記セラミック多層基板と前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の各々とがアンカー効果によって接合されている、
    請求項1に記載のモジュール部品。
  5. 前記セラミック多層基板に形成され前記受動素子を構成する導体パターンの膜厚は、前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の少なくとも一方に形成され引き回し配線を構成する導体パターンの膜厚よりも大きい、
    請求項1に記載のモジュール部品。
  6. 前記第1熱可塑性樹脂層および前記第2熱可塑性樹脂層の少なくとも一方に形成され引き回し配線を構成する導体パターンは、線幅および線間ギャップに関して、前記セラミック多層基板に形成され前記受動素子を構成する導体パターンよりも小さい、
    請求項1に記載のモジュール部品。
  7. 受動素子を内蔵し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有し、非ガラス系の低温同時焼成セラミックス材料を用いた基板であるセラミック多層基板を焼成により作製し、
    前記第1端子電極に接続される第1配線および表面実装部品を搭載するための第1ランドを有する第1熱可塑性樹脂層と、前記セラミック多層基板と、前記第2端子電極に接続される第2配線およびマザーボードへの接続端子となる第2ランドを有し、前記第1熱可塑性樹脂層とは厚さが異なり前記第1熱可塑性樹脂層よりも薄い第2熱可塑性樹脂層と、を圧着及び加熱して、前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合された多層基板を作製し、
    前記第1ランドに表面実装部品を搭載する、
    モジュール部品の製造方法。
  8. 受動素子を内蔵し、一方主面および他方主面に前記受動素子に接続された第1端子電極および第2端子電極をそれぞれ有するセラミック多層基板と、
    前記セラミック多層基板の前記一方主面に設けられ、前記第1端子電極に接続された第1配線と、表面実装部品を搭載するための第1ランドとを有する第1熱可塑性樹脂層と、
    前記セラミック多層基板の前記他方主面に設けられ、前記第2端子電極に接続された第2配線と、マザーボードへの接続端子となる第2ランドとを有する第2熱可塑性樹脂層と、
    を備え、
    前記第1熱可塑性樹脂層と前記第2熱可塑性樹脂層との厚さが異なり、
    前記第1熱可塑性樹脂層の厚さは、前記第2熱可塑性樹脂層の厚さよりも厚く、
    前記セラミック多層基板は、非ガラス系の低温同時焼成セラミックス材料を用いた基板であり、
    前記セラミック多層基板の前記第1端子電極と前記第1熱可塑性樹脂層に設けられた層間導体、および前記セラミック多層基板の前記第2端子電極と前記第2熱可塑性樹脂層に設けられた層間導体が、液相拡散接合によってそれぞれ接合されている、
    多層基板。
JP2018503367A 2016-03-02 2017-03-01 モジュール部品、モジュール部品の製造方法、及び多層基板 Active JP6819668B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016039926 2016-03-02
JP2016039926 2016-03-02
PCT/JP2017/008111 WO2017150611A1 (ja) 2016-03-02 2017-03-01 モジュール部品、モジュール部品の製造方法、及び多層基板

Publications (2)

Publication Number Publication Date
JPWO2017150611A1 JPWO2017150611A1 (ja) 2018-09-06
JP6819668B2 true JP6819668B2 (ja) 2021-01-27

Family

ID=59743026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018503367A Active JP6819668B2 (ja) 2016-03-02 2017-03-01 モジュール部品、モジュール部品の製造方法、及び多層基板

Country Status (3)

Country Link
JP (1) JP6819668B2 (ja)
CN (1) CN208753094U (ja)
WO (1) WO2017150611A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002260A (ja) * 2020-06-22 2022-01-06 株式会社村田製作所 表面実装型受動部品
WO2023228829A1 (ja) * 2022-05-27 2023-11-30 株式会社村田製作所 積層基板
WO2023234023A1 (ja) * 2022-06-01 2023-12-07 株式会社村田製作所 積層基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841945B2 (ja) * 1991-08-22 1998-12-24 富士通株式会社 半導体装置
JP3309522B2 (ja) * 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2003229661A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006173389A (ja) * 2004-12-16 2006-06-29 Murata Mfg Co Ltd 表面実装部品を搭載した回路基板の製造方法
JP4706929B2 (ja) * 2006-06-01 2011-06-22 Tdk株式会社 複合配線基板及びその製造方法
JP5114141B2 (ja) * 2007-09-13 2013-01-09 イビデン株式会社 電子部品およびその製造方法
JP5593625B2 (ja) * 2009-03-30 2014-09-24 株式会社村田製作所 多層配線基板の製造方法
JP6100617B2 (ja) * 2013-05-30 2017-03-22 京セラ株式会社 多層配線基板およびプローブカード用基板
JP5991499B2 (ja) * 2013-10-29 2016-09-14 株式会社村田製作所 インダクタアレイチップおよびそれを用いたdc−dcコンバータモジュール

Also Published As

Publication number Publication date
CN208753094U (zh) 2019-04-16
JPWO2017150611A1 (ja) 2018-09-06
WO2017150611A1 (ja) 2017-09-08

Similar Documents

Publication Publication Date Title
US6577490B2 (en) Wiring board
US11552020B2 (en) Semiconductor composite device and package board used therein
JP6361827B2 (ja) Dc−dcコンバータおよびスイッチングic
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP6819668B2 (ja) モジュール部品、モジュール部品の製造方法、及び多層基板
JP6274362B2 (ja) Dc−dcコンバータ
JP2016225611A (ja) チップインダクター
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
JP6432460B2 (ja) Dc−dcコンバータ
US20190006076A1 (en) Inductor module
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
CN210328202U (zh) 复合部件内置电路基板
JP4207517B2 (ja) 素子内蔵基板
JP2018041930A (ja) 複合電子部品および抵抗素子
JP2005005298A (ja) 積層型チップインダクタとその製造方法
JP5691821B2 (ja) 積層型インダクタ素子の製造方法
JP2012151359A (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ
JP6269541B2 (ja) Dc−dcコンバータモジュールおよび製造方法
WO2016199629A1 (ja) セラミック多層基板の製造方法、dc-dcコンバータの製造方法、セラミック多層基板、及びdc-dcコンバータ
JP2017139407A (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JP4330850B2 (ja) 薄型コイル部品の製造方法,薄型コイル部品及びそれを使用した回路装置
JP2007200971A (ja) 多層配線基板
JPH09312232A (ja) 積層チップインダクタの製造方法
JP4019717B2 (ja) 部品内蔵多層配線モジュール基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200915

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200915

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200923

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150