CN205564447U - 电感器阵列芯片以及使用了该芯片的dc﹣dc转换器模块 - Google Patents

电感器阵列芯片以及使用了该芯片的dc﹣dc转换器模块 Download PDF

Info

Publication number
CN205564447U
CN205564447U CN201490001050.5U CN201490001050U CN205564447U CN 205564447 U CN205564447 U CN 205564447U CN 201490001050 U CN201490001050 U CN 201490001050U CN 205564447 U CN205564447 U CN 205564447U
Authority
CN
China
Prior art keywords
via conductors
conductor pattern
coil conductor
inductor
potsherd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201490001050.5U
Other languages
English (en)
Inventor
村濑元规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN205564447U publication Critical patent/CN205564447U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本实用新型涉及电感器阵列芯片以及使用了该芯片的DC﹣DC转换器模块。线圈导体图案(CP31～CP34、CP41～CP44)形成在层叠体的靠最外层。线圈导体图案(CP31、CP41)通过通孔导体(VH111b、VH111c)而连接，线圈导体图案(CP32、CP42)通过通孔导体(VH112b、VH112c)而连接，线圈导体图案(CP33、CP43)通过通孔导体(VH113b、VH113c)而连接，线圈导体图案(CP34、CP44)通过通孔导体(VH114b、VH114c)而连接。层叠体的另一方的靠最外层形成的线圈导体图案(CP101～CP104、CP111～CP114)也以相同的方式连接。

Description

电感器阵列芯片以及使用了该芯片的DC﹣DC转换器模块
技术领域
本实用新型涉及电感器阵列芯片(inductor array chip)，尤其涉及具备层叠了至少一部分具有磁性的多个陶瓷片而成的层叠体、和分别具有至少一个电感值与其他的电感值不同的多个电感值并被设置于层叠体的内部的多个电感器的电感器阵列芯片。
本实用新型还涉及DC﹣DC转换器模块，尤其涉及具备层叠了至少一部分具有磁性的多个陶瓷片而成的层叠体、分别具有至少一个电感值与其他的电感值不同的多个电感值并被设置于层叠体的内部的多个电感器、以及搭载于层叠体且与多个电感器连接的开关IC的DC﹣DC转换器模块。
背景技术
公知有一种将多个电感器设置在单一的层叠体的内部，并且将开关IC搭载到层叠体的顶面来同时输出相互不同的多个直流电压的多沟道的DC﹣DC转换器。在这样的多沟道的DC﹣DC转换器中，由于输出电压以及/或者输出电流(负荷电流)的规格按每个沟道不同，所以对设置于层叠体的电感器也要求相互不同的电感值。
专利文献1：国际公开第2012/169242号
为了使电感值在沟道间不同，需要在沟道间变更在被层叠的各陶瓷片形成的线圈导体图案的线宽、个数。但是，这样的变更会损害层叠体的平坦性。
另外，由电感器产生的磁力线具有在电感器的两端附近向电感器的内侧弯曲的趋势。这样的不希望的弯曲会引起电感器特性的劣化。
实用新型内容
因此，本实用新型的主要的目的在于，提供一种能够维持设置有至 少一个电感值与其他的电感值不同的多个电感器的层叠体的平坦性，并且能够抑制电感器特性的劣化的电感器阵列芯片以及DC﹣DC转换器模块。
本实用新型涉及的电感器阵列芯片的特征在于，具备：层叠体，层叠有至少一部分具有磁性的多个陶瓷片；以及多个电感器，分别具有至少一个电感值与其他的电感值不同的多个电感值并被设置于层叠体的内部，多个电感器的各个由下述部件构成：多个线圈状导体，设置在多个陶瓷片之间，且在多个电感器之间展现共同的个数；第一通孔导体，将多个线圈状导体连接成螺旋状；以及第二通孔导体，将多个线圈状导体中的靠近层叠体的最外层的至少2个线圈状导体追加连接。
优选至少2个线圈状导体是分别靠近构成层叠体的2个最外层的线圈状导体。
优选层叠方向上的多个线圈状导体各自的位置在多个电感器中的至少2个之间不同。
本实用新型涉及的DC﹣DC转换器模块的特征在于，具备：层叠体，层叠有至少一部分具有磁性的多个陶瓷片；多个电感器，分别具有至少一个电感值与其他的电感值不同的多个电感值，并被设置于层叠体的内部；以及开关IC，被搭载于层叠体，且与多个电感器连接，多个电感器的各个由下述部件构成：多个线圈状导体，被设置于多个陶瓷片之间，且在多个电感器之间展现共同的个数；第一通孔导体，将多个线圈状导体连接成螺旋状；以及第二通孔导体，将多个线圈状导体中的靠近层叠体的最外层的至少2个线圈状导体追加连接。
构成电感器的线圈状导体设置在被层叠的陶瓷片之间，并且线圈状导体的个数在电感器间共同。由此，可维持层叠体的平坦性。
另外，构成电感器的至少2个线圈状导体通过第二通孔导体而追加连接。由此，能够任意地调整电感器值。
并且，通过第二通孔导体而连接的线圈状导体设置在层叠体的靠最外层。由此，能够抑制电感器中产生的磁力线在最外层附近向卷绕体的内侧弯曲的现象，进而能够抑制电感器特性的劣化。
本实用新型的上述的目的、其他目的、特征以及优点通过参照附图进行的以下实施例的详细说明会更加清楚。
附图说明
图1是表示将该实施例的电感器阵列芯片分解了的状态的一部分的分解图。
图2是表示将该实施例的电感器阵列芯片分解了的状态的另一部分的分解图。
图3(A)是表示形成电感器阵列芯片的陶瓷片SH0的一个例子的俯视图，图3(B)是表示形成电感器阵列芯片的陶瓷片SH1的一个例子的俯视图。
图4(A)是表示形成电感器阵列芯片的陶瓷片SH2的一个例子的俯视图，图4(B)是表示形成电感器阵列芯片的陶瓷片SH3、SH5或者SH9的一个例子的俯视图。
图5(A)是表示形成电感器阵列芯片的陶瓷片SH7的一个例子的俯视图，图5(B)是表示形成电感器阵列芯片的陶瓷片SH11的一个例子的俯视图。
图6(A)是表示形成电感器阵列芯片的陶瓷片SH6、SH8或者SH10的一个例子的俯视图，图6(B)是表示形成电感器阵列芯片的陶瓷片SH4的一个例子的俯视图。
图7(A)是表示形成电感器阵列芯片的陶瓷片SH12的一个例子的俯视图，图7(B)是表示形成电感器阵列芯片的陶瓷片SH13的一个例子的俯视图。
图8是表示该实施例的电感器阵列芯片的外观的立体图。
图9(A)是图9所示的电感器阵列芯片的A﹣A剖视图，图9(B)是图9所示的电感器阵列芯片的B﹣B剖视图。
图10(A)是表示被层叠的陶瓷片SH10以及SH11的主要部分的图解图，图10(B)是表示被层叠的陶瓷片SH3以及SH4的主要部分 的图解图。
图11(A)是表示线圈导体图案CP103、CP113和通孔导体VH113b以及附加通孔导体VH113c所形成的部分电感器的电路图，图11(B)是表示线圈导体图案CP31、CP41和通孔导体VH41b以及附加通孔导体VH41c所形成的部分电感器的电路图。
图12是表示在电感器IDT1产生的磁力线的一个例子的图解图。
图13(A)是表示另一个实施例的设置于电感器阵列芯片的电感器的构造的一部分的图解图，图13(B)是表示另一个实施例的设置于电感器阵列芯片的电感器的构造的一部分的图解图。
图14(A)是表示又一个实施例的电感器阵列芯片的某个剖面的剖视图，图14(B)是表示又一个实施例的电感器阵列芯片的其他剖面的剖视图。
图15是示意性地表示该实施例的电感器的构造的一部分的图解图。
图16是表示在图15所示的电感器中流动的电流的路径的图解图。
图17是示意性地表示另一个实施例的电感器的构造的一部分的图解图。
图18是表示在图17所示的电感器中流动的电流的路径的图解图。
图19是表示另一个实施例的DC﹣DC转换器模块的立体图。
图20是表示图19所示的DC﹣DC转换器模块的构成的一个例子的电路部。
具体实施方式
参照图1以及图2，该实施例的电感器阵列芯片10被应用于同时输出至少一个电压值与其他的电压值不同的多个直流电压或者至少一个电流值与其他的电流值不同的多个直流电流的多沟道的DC﹣DC转换器，包括各自的主面呈长方形并被层叠的陶瓷片SH0～SH13。陶瓷片SH0～SH13各自的主面的尺寸相互一致，并按该顺序被层叠。另外，陶 瓷片SH0、SH7以及SH13包括非磁性体，另一方面，其余的陶瓷片SH1～SH6、SH8～SH12包括磁性体。
层叠体12呈直六面体，由陶瓷片SH1～SH6形成磁性层12a，由陶瓷片SH8～SH12形成磁性层12b，由陶瓷片SH0形成非磁性层12c，由陶瓷片SH7形成非磁性层12d，而且由陶瓷片SH13形成非磁性层12e。
即，构成电感器阵列芯片10的层叠体12具有磁性层12a被非磁性层12c以及12d夹持并且磁性层12b被非磁性层12d以及12e夹持的层叠构造。构成层叠体12的主面(＝上面或者下面)的长方形的长边以及短边沿着X轴以及Y轴延伸，层叠体12的厚度沿着Z轴增大。
参照图3(A)，在陶瓷片SH0的上表面的端部或边缘部形成有直到下表面的通孔导体EL01a～EL01c、EL02a～EL02c、EL03a～EL03c、EL04a～EL04c。通孔导体EL01a、EL01b、EL02a、EL02b沿着Y轴方向上的正侧的长边排列，通孔导体EL03a、EL03b、EL04a、EL04b沿着Y轴方向上的负侧的长边排列。通孔导体EL01c、EL03c沿着X轴方向上的负侧的短边排列，通孔导体EL02c、EL04c沿着X轴方向上的正侧的短边排列。
通孔导体EL01a～EL01c与沟道CH1对应，被集中在X轴方向上的负侧且Y轴方向上的正侧的角部附近。通孔导体EL02a～EL02c与沟道CH2对应，被集中在X轴方向上的正侧且Y轴方向上的正侧的角部附近。通孔导体EL03a～EL03c与沟道CH3对应，被集中在X轴方向上的负侧且Y轴方向上的负侧的角部附近。通孔导体EL04a～EL04c与道CH4对应，被集中在X轴方向上的正侧且Y轴方向上的负侧的角部附近。
参照图3(B)，在陶瓷片SH1的上表面的端部或边缘部形成有直到下表面的通孔导体EL11a～EL11c、EL12a～EL12c、EL13a～EL13c、EL14a～EL14c。通孔导体EL11a～EL11c与沟道CH1对应，通孔导体EL12a～EL12c与沟道CH2对应。通孔导体EL13a～EL13c与沟道CH3对应，通孔导体EL14a～EL14c与沟道CH4对应。
在将陶瓷片SH1层叠到陶瓷片SH0的状态下从层叠方向观察时， 通孔导体EL11a～EL11c、EL12a～EL12c、EL13a～EL13c、EL14a～EL14c分别与通孔导体EL01a～EL01c、EL02a～EL02c、EL03a～EL03c、EL04a～EL04c重叠。
参照图4(A)，在陶瓷片SH2的上表面的端部或边缘部形成有直到下表面的通孔导体EL21a～EL21c、EL22a～EL22c、EL23a～EL23c、EL24a～EL24c。通孔导体EL21a～EL21c与沟道CH1对应，通孔导体EL22a～EL22c与沟道CH2对应。通孔导体EL23a～EL23c与沟道CH3对应，通孔导体EL24a～EL24c与沟道CH4对应。
在将陶瓷片SH2层叠到陶瓷片SH1的状态下从层叠方向观察时，通孔导体EL21a～EL21c、EL22a～EL22c、EL23a～EL23c、EL24a～EL24c分别与通孔导体EL11a～EL11c、EL12a～EL12c、EL13a～EL13c、EL14a～EL14c重叠。
在陶瓷片SH2的上表面还形成有分别与沟道CH1～CH4对应的线圈导体图案CP21～CP24。线圈导体图案CP21被设置在X轴方向上的负侧且Y轴方向上的正侧的区域即左上区域，线圈导体图案CP22被设置在X轴方向上的正侧且Y轴方向上的正侧的区域即右上区域。另外，线圈导体图案CP23被设置在X轴方向上的负侧且Y轴方向上的负侧的区域即左下区域，线圈导体图案CP24被设置在X轴方向上的正侧且Y轴方向上的负侧的区域即右下区域。
对于线圈导体图案CP21～CP24的各个，若将属于由虚线包围的区域的一部分的导体图案定义为“多余导体图案”，则线圈导体图案CP21～CP24的各个除了多余导体图案以外构成环。
构成线圈导体图案CP21的环将左上区域的大致中央位置作为始端并且将比始端稍靠左上的位置作为终端，沿逆时针方向延伸。另外，构成线圈导体图案CP22的环将右上区域的大致中央位置作为始端并且将比始端稍靠右上的位置作为终端，沿顺时针方向延伸。
并且，构成线圈导体图案CP23的环将左下区域的大致中央位置作为始端并且将比始端稍靠右下的位置作为终端，沿顺时针方向延伸。另外，构成线圈导体图案CP24的环将右下区域的大致中央位置作为始端 并且将比始端稍靠右上的位置作为终端，沿逆时针方向延伸。
参照图4(B)，在陶瓷片SH3的上表面的端部或边缘部形成有直到下表面的通孔导体EL31a～EL31c、EL32a～EL32c、EL33a～EL33c、EL34a～EL34c。通孔导体EL31a～EL31c与沟道CH1对应，通孔导体EL32a～EL32c与沟道CH2对应。通孔导体EL33a～EL33c与沟道CH3对应，通孔导体EL34a～EL34c与沟道CH4对应。
在将陶瓷片SH3层叠到陶瓷片SH2的状态下从层叠方向观察时，通孔导体EL31a～EL31c、EL32a～EL32c、EL33a～EL33c、EL34a～EL34c分别与通孔导体EL21a～EL21c、EL22a～EL22c、EL23a～EL23c、EL24a～EL24c重叠。
在陶瓷片SH3的上表面还形成有分别与沟道CH1～CH4对应的通孔导体VH31a～VH34a。在将陶瓷片SH3层叠到陶瓷片SH2的状态下从层叠方向观察时，通孔导体VH31a与构成线圈导体图案CP21的环的始端重叠，通孔导体VH32a与构成线圈导体图案CP22的环的始端重叠，通孔导体VH33a与构成线圈导体图案CP23的环的始端重叠，通孔导体VH34a与构成线圈导体图案CP24的环的始端重叠。
在陶瓷片SH3的上表面还形成有分别与沟道CH1～CH4对应的线圈导体图案CP31～CP34。线圈导体图案CP31呈环状地设置于左上区域，线圈导体图案CP32呈环状地设置于右上区域。另外，线圈导体图案CP33呈环状地设置于左下区域，线圈导体图案CP34呈环状地设置于右下区域。
线圈导体图案CP31将比通孔导体VH31a稍靠左上的位置作为始端并且将左上区域的左上的位置作为终端，沿逆时针方向围绕通孔导体VH31a延伸。另外，线圈导体图案CP32将比通孔导体VH32a靠右上的位置作为始端并且将右上区域的右上的位置作为终端，沿顺时针方向围绕通孔导体VH32a延伸。
并且，线圈导体图案CP33将比通孔导体VH33a靠右下的位置作为始端并且将左下区域的左下的位置作为终端，沿顺时针方向围绕通孔导体VH33a延伸。另外，线圈导体图案CP34将比通孔导体VH34a靠右 上的位置作为始端并且将右下区域的左上的位置作为终端，沿逆时针方向围绕通孔导体VH34a延伸。
在陶瓷片SH3的上表面还形成有分别与沟道CH1～CH4对应的通孔导体VH31b～VH34b。通孔导体VH31b被设置于线圈导体图案CP31的始端，通孔导体VH32b被设置于线圈导体图案CP32的始端。通孔导体VH33b被设置于线圈导体图案CP33的始端，通孔导体VH34b被设置于线圈导体图案CP34的始端。
其中，设置于陶瓷片SH5或者SH9的通孔导体以及线圈导体图案的构造与设置于陶瓷片SH3的通孔导体以及线圈导体图案的构造相同。因此，通过将构成参照符号的2位编号中的十位从“3”置换为“5”或者“9”来省略重复的说明。
图5(A)所示的陶瓷片SH7如上述那样包括非磁性体。其中，设置于陶瓷片SH7的通孔导体以及线圈导体图案的构造也与设置于陶瓷片SH3的通孔导体以及线圈导体图案的构造相同。因此，通过将构成参照符号的2位编号中的十位从“3”置换为“7”来省略重复的说明。
参照图5(B)，设置于陶瓷片SH11的通孔导体以及线圈导体图案的构造与设置于陶瓷片SH3的通孔导体以及线圈导体图案的构造大致相同。因此，通过将构成参照符号的2位编号中的十位从“3”置换为“11”，来省略关于相同构造的重复说明。
与陶瓷片SH3的不同点在于追加了从陶瓷片SH111的上表面到下表面的附加通孔导体VH111c～VH114c。附加通孔导体VH111c被设置在与线圈导体图案CP111的始端位置以及终端位置不同并且与线圈导体图案CP111重叠的位置。附加通孔导体VH112c被设置在与线圈导体图案CP112的始端以及终端不同并且与线圈导体图案CP112重叠的位置。附加通孔导体VH113c被设置于线圈导体图案CP113的终端位置。附加通孔导体VH114c被设置在与线圈导体图案CP114的始端以及终端不同并且与线圈导体图案CP114重叠的位置。
参照图6(A)，在陶瓷片SH6的上表面的端部或边缘部形成有直到下表面的通孔导体EL61a～EL61c、EL62a～EL62c、EL63a～EL63c、 EL64a～EL64c。通孔导体EL61a～EL61c与沟道CH1对应，通孔导体EL62a～EL62c与沟道CH2对应。通孔导体EL63a～EL63c与沟道CH3对应，通孔导体EL64a～EL64c与沟道CH4对应。
在将陶瓷片SH6层叠到陶瓷片SH5的状态下从层叠方向观察时，通孔导体EL61a～EL61c、EL62a～EL62c、EL63a～EL63c、EL64a～EL64c分别与通孔导体EL51a～EL51c、EL52a～EL52c、EL53a～EL53c、EL54a～EL54c重叠。
在陶瓷片SH6的上表面还形成有分别与沟道CH1～CH4对应的通孔导体VH61a～VH64a。在将陶瓷片SH6层叠到陶瓷片SH5的状态从层叠方向观察时，通孔导体VH61a～VH64a分别与通孔导体VH51a～VH54a重叠。
在陶瓷片SH6的上表面还形成有分别与沟道CH1～CH4对应的线圈导体图案CP61～CP64。线圈导体图案CP61呈环状地设置于左上区域，线圈导体图案CP62呈环状地设置于右上区域。另外，线圈导体图案CP63呈环状地设置于左下区域，线圈导体图案CP64呈环状地设置于右下区域。
线圈导体图案CP61将左上区域的左上的位置作为始端并且将比通孔导体VH61a靠左上的位置作为终端，沿逆时针方向围绕通孔导体VH61a延伸。另外，线圈导体图案CP62将右上区域的右上的位置作为始端并且将比通孔导体VH62a靠右上的位置作为终端，沿顺时针方向围绕通孔导体VH62a延伸。
并且，线圈导体图案CP63将左下区域的左下的位置作为始端并且将比通孔导体VH63a靠右下的位置作为终端，沿顺时针方向围绕通孔导体63a延伸。另外，线圈导体图案CP64将右下区域的左上的位置作为始端并且将比通孔导体VH64a靠右上的位置作为终端，沿逆时针方向围绕通孔导体VH64a延伸。
在陶瓷片SH6的上表面还形成有分别与沟道CH1～CH4对应的通孔导体VH61b～VH64b。通孔导体VH61b被设置于线圈导体图案CP61的始端，通孔导体VH62b被设置于线圈导体图案CP62的始端。通孔 导体VH63b被设置于线圈导体图案CP63的始端，通孔导体VH64b被设置于线圈导体图案CP64的始端。
其中，设置于陶瓷片SH8或者SH10的通孔导体以及线圈导体图案的构造与设置于陶瓷片SH6的通孔导体以及线圈导体图案的构造相同。因此，通过将构成参照符号的2位编号中的十位从“6”置换为“8”或者“10”来省略重复的说明。
参照图6(B)，设置于陶瓷片SH4的通孔导体以及线圈导体图案的构造与设置于陶瓷片SH6的通孔导体以及线圈导体图案的构造大致相同。因此，通过将构成参照符号的2位编号中的十位从“6”置换为“4”，来省略关于相同构造的重复说明。
与陶瓷片SH6的不同点在于追加了从陶瓷片SH4的上表面到下表面的附加通孔导体VH41c～VH44c。附加通孔导体VH41c被设置在与线圈导体图案CP41的始端位置以及终端位置不同并且与线圈导体图案CP41重叠的位置。附加通孔导体VH42c被设置在与线圈导体图案CP42的始端以及终端不同并且与线圈导体图案CP42重叠的位置。
附加通孔导体VH43c被设置在与线圈导体图案CP43的始端以及终端不同并且与线圈导体图案CP43重叠的位置。附加通孔导体VH44c被设置在与线圈导体图案CP44的始端以及终端不同并且与线圈导体图案CP44重叠的位置。
参照图7(A)，在陶瓷片SH12的上表面的端部或边缘部形成有直到下表面的通孔导体EL121a～EL121c、EL122a～EL122c、EL123a～EL123c、EL124a～EL124c。通孔导体EL121a～EL121c与沟道CH1对应，通孔导体EL122a～EL122c与沟道CH2对应。通孔导体EL123a～EL123c与沟道CH3对应，通孔导体EL124a～EL124c与沟道CH4对应。
在将陶瓷片SH12层叠到陶瓷片SH11的状态下从层叠方向观察时，通孔导体EL121a～EL121c、EL122a～EL122c、EL123a～EL123c、EL124a～EL124c分别与通孔导体EL111a～EL111c、EL112a～EL112c、EL113a～EL113c、EL114a～EL114c重叠。
在陶瓷片SH12的上表面还形成有通孔导体VH121a～VH124a以及通孔导体VH121b～VH124b。这里，通孔导体VH121a以及VH121b与沟道CH1对应，通孔导体VH122a以及VH122b与沟道CH2对应，通孔导体VH123a以及VH123b与沟道CH3对应，通孔导体VH124a以及VH124b与沟道CH4对应。
在将陶瓷片SH12层叠到陶瓷片SH11的状态下从层叠方向观察时，通孔导体VH121a～VH124a分别与通孔导体VH111a～VH114a重叠。另外，通孔导体VH121b与线圈导体图案CP111的终端重叠，通孔导体VH122b与线圈导体图案CP112的终端重叠，通孔导体VH123b与线圈导体图案CP113的终端重叠，通孔导体VH124b与线圈导体图案CP114的终端重叠。
参照图7(B)，在陶瓷片SH13的上表面的端部或边缘部形成有直到下表面的通孔导体EL131a～EL131c、EL132a～EL132c、EL133a～EL133c、EL134a～EL134c。通孔导体EL131a～EL131c与沟道CH1对应，通孔导体EL132a～EL132c与沟道CH2对应。通孔导体EL133a～EL133c与沟道CH3对应，通孔导体EL134a～EL134c与沟道CH4对应。
在将陶瓷片SH13层叠到陶瓷片SH12的状态下从层叠方向观察时，通孔导体EL131a～EL131c、EL132a～EL132c、EL133a～EL133c、EL134a～EL134c分别与通孔导体EL121a～EL121c、EL122a～EL122c、EL123a～EL123c、EL124a～EL124c重叠。
在陶瓷片SH13的上表面还形成有通孔导体VH131a～VH134a以及通孔导体VH131b～VH134b。这里，通孔导体VH131a以及VH131b与沟道CH1对应，通孔导体VH132a以及VH132b与沟道CH2对应，通孔导体VH133a以及VH133b与沟道CH3对应，通孔导体VH134a以及VH134b与沟道CH4对应。
在将陶瓷片SH13层叠到陶瓷片SH12的状态下从层叠方向观察时，通孔导体VH131a～VH134a分别与通孔导体VH121a～VH124a重叠，通孔导体VH131b～VH134b分别与通孔导体VH121b～VH124b重叠。
在陶瓷片SH13的上表面还形成有焊盘电极PD1a～PD4a以及PD1b～PD4b。焊盘电极PD1a～PD4a分别被设置于覆盖通孔导体VH131a～VH134a的位置，焊盘电极PD1b～PD4b分别被设置于覆盖通孔导体VH131b～VH134b的位置。
由于陶瓷片SH0～SH13如上述那样构成，所以线圈导体图案CP21～CP111通过通孔导体VH31a～V131a以及VH31b～VH131b连接成螺旋状，线圈导体图案CP22～CP112通过通孔导体VH32a～V132a以及VH32b～VH132b连接成螺旋状。另外，线圈导体图案CP23～CP113通过通孔导体VH33a～V133a以及VH33b～VH133b连接成螺旋状，线圈导体图案CP24～CP114通过通孔导体VH34a～V134a以及VH34b～VH134b连接成螺旋状。
若将陶瓷片SH0～SH13层叠，则制成图8所示的电感器阵列芯片10。该电感器阵列芯片10的A﹣A剖面以及B﹣B剖面分别呈图9(A)以及图9(B)所示的构造。根据图9(A)～图9(B)可知，在电感器阵列芯片10的内部形成有将Z轴作为卷绕轴的4个电感器IDT1～IDT4。
其中，在陶瓷片SH13的顶面安装有未图示的电容器、电阻元件等无源元件、IC或FET等有源元件。这些元件与焊盘电极PD1a～PD4a、PD1b～PD4b以及通孔导体EL131a～EL131c、EL132a～EL132c、EL133a～EL133c、EL134a～EL134c连接。
其中，根据该实施例，线圈导体图案CP101以及CP111通过附加通孔导体VH111c而追加连接，线圈导体图案CP102以及CP112通过附加通孔导体VH112c而追加连接，线圈导体图案CP103以及CP113通过附加通孔导体VH113c而追加连接，线圈导体图案CP104以及CP114通过附加通孔导体VH114c而追加连接(参照图10(A))。
另外，线圈导体图案CP31以及CP41通过附加通孔导体VH41c而追加连接，线圈导体图案CP32以及CP42通过附加通孔导体VH42c而追加连接，线圈导体图案CP33以及CP43通过附加通孔导体VH43c而追加连接，线圈导体图案CP34以及CP44通过附加通孔导体VH44c而追加连接(参照图10(B))。
电感器IDT1的电感值被附加通孔导体VH41c以及VH111c微调，电感器IDT2的电感值被附加通孔导体VH42c以及VH112c微调，电感器IDT3的电感值被附加通孔导体VH43c以及VH113c微调，电感器IDT4的电感值被附加通孔导体VH44c以及VH114c微调。
由此，能够不变更线圈导体图案CP21～CP111、CP22～CP112、CP23～CP113、CP24～CP114的线宽、厚度或者线圈导体图案的个数(即不损害层叠体12的平坦度)地将电感值设定为所希望的值。
其中，例如若将线圈导体图案CP103的电感器分量定义为“Lcp103”，将线圈导体图案CP113的电感器分量定义为“Lcp113”，将通孔导体VH113b的电感器分量定义为“Lvh113b”，将附加通孔导体VH113c的电感器分量定义为“Lvh113c”，则这些电感器分量如图11(A)所示那样连接。即，电感器分量Lcp103、Lvh113b以及Lcp113被串联连接，电感器分量Lvh113c与该3个电感器分量并联连接或者短路连接。
另外，若将线圈导体图案CP31的电感器分量定义为“Lcp31”，将线圈导体图案CP41的电感器分量定义为“Lcp41”，将通孔导体VH41b的电感器分量定义为“Lvh41b”，将附加通孔导体VH41c的电感器分量定义为“Lvh41c”，则这些电感器分量如图11(B)所示那样连接。即，电感器分量Lcp31、Lvh41b以及Lcp41被串联连接，电感器分量Lvh41c与这些电感器分量的一部分并联连接或者短路连接。
并且，例如在电感器IDT1中如图12所示那样产生磁力线。即，磁力线在电感器IDT1的两端附近向电感器IDT1的内侧弯曲时，由于附加通孔导体VH41c以及VH111c被设置于电感器IDT1的两端附近(即靠近层叠体12的最外层的位置)，所以可抑制磁力线向电感器IDT1的内侧的弯曲，进而可抑制电感器IDT1的特性的劣化。
其中，陶瓷片SH0、SH7以及SH13将非磁性(比导磁率：1)的铁素体作为材料，热膨胀系数表示“8.5”～“9.0”的范围的值。另外，陶瓷片SH1～SH6以及SH8～SH12将磁性(相对导磁率：100～120)的铁素体作为材料，热膨胀系数表示“9.0”～“10.0”的范围的值。并且，焊盘电极PD1a～PD4a、PD1b～PD4b、线圈导体图案CP21～CP111、CP22～CP112、CP23～CP113、CP24～CP114、通孔导体VH31a～VH131a， VH31b～VH131b、通孔导体VH32a～VH132a、VH32b～VH132b、通孔导体VH33a～VH133a、VH33b～VH133b、通孔导体VH34a～VH134a、VH34b～VH134b、附加通孔导体VH41c～44c、VH111c～VH114c将银作为材料，热膨胀系数表示“20”。
根据以上的说明可知，层叠体12通过层叠至少一部分具有磁性的多个陶瓷片SH0～SH13而制成。电感器IDT1～IDT4分别具有至少一个电感值与其他的电感值不同的多个电感值，并被设置于层叠体12的内部。
这里，形成电感器IDT1的线圈导体图案CP21～CP111、形成电感器IDT2的线圈导体图案CP22～CP112、形成电感器IDT3的线圈导体图案CP23～CP113、形成电感器IDT4的线圈导体图案CP24～CP114表示在沟道间共同的个数，被设置于陶瓷片SH2～SH12之间。
线圈导体图案CP21～CP111通过通孔导体VH31a～VH131a以及VH31b～VH131b而连接成螺旋状，线圈导体图案CP22～CP112通过通孔导体VH32a～VH132a以及VH32b～VH132b而连接成螺旋状。另外，线圈导体图案CP23～CP113通过通孔导体VH33a～VH133a以及VH33b～VH133b而连接成螺旋状，线圈导体图案CP24～CP114通过通孔导体VH34a～VH134a以及VH34b～VH134b而连接成螺旋状。
并且，线圈导体图案CP31以及CP41通过附加通孔导体VH41c而追加连接，线圈导体图案CP32以及CP42通过附加通孔导体VH42c而追加连接。另外，线圈导体图案CP33以及CP43通过附加通孔导体VH43c而追加连接，线圈导体图案CP34以及CP44通过附加通孔导体VH44c而追加连接。
同样，线圈导体图案CP101以及CP111通过附加通孔导体VH111c而追加连接，线圈导体图案CP102以及CP112通过附加通孔导体VH112c而追加连接。另外，线圈导体图案CP103以及CP113通过附加通孔导体VH113c而追加连接，线圈导体图案CP104以及CP114通过附加通孔导体VH114c而追加连接。
这样，构成各电感器的线圈导体图案设置于被层叠的陶瓷片之间， 并且沿层叠方向排列的线圈导体图案的个数在电感器间共同。由此，可维持层叠体的平坦性。另外，形成各电感器的至少2个线圈状导体通过附加通孔导体而追加连接。由此，能够任意地调整电感器值。并且，通过附加通孔导体连接的线圈导体图案被设置于靠层叠体的最外层。由此，能够抑制电感器中产生的磁力线在最外层附近向卷绕体的内侧弯曲的现象，进而能够抑制电感器特性的劣化。
此外，在该实施例中，在靠近构成层叠体12的一方的最外层的位置设置附加通孔导体VH41c～VH44c，在靠近构成层叠体12的另一方的最外层的位置形成附加通孔导体VH111c～VH114c。但是，也可以仅在靠近任意一方的最外层的位置形成附加通孔导体(参照图13(A))、或者遍及3层形成附加通孔导体(参照图13(B))。
另外，只要线圈导体图案的个数在沟道间共同，则也可以缺少一部分的线圈导体图案，还可以进一步在沟道间使缺少位置不同(参照图14(A)～图14(B))。
并且，在该实施例中，如在图15中示意性地表示，通过单一的附加通孔导体VHadd1来追加连接在层叠方向相邻的2个线圈导体图案CP1以及CP2。但是，在层叠方向相邻的2个线圈导体图案CP1以及CP2也可以如图17所示那样通过多个附加通孔导体VHadd1以及VHadd2而连接。
在图15所示的构成的情况下，从线圈导体图案CP1流向线圈导体图案CP2的电流I如图16所示那样通过附加通孔导体VHadd1而短路。在线圈导体图案CP1以及CP2的各个中产生不流动电流的电极部分。与此相对，在图17所示的构成的情况下，从线圈导体图案CP1流向线圈导体图案CP2的电流如图18所示那样通过附加通孔导体VHadd1以及VHadd2而分支。即使是图17所示的构成也产生不流动电流的电极部分，但该电极部分的长度比图15所示的构成短。
结果，虽然采用了图17所示的构成的情况下的电感值与采用了图15所示的构成的情况下的电感值一致，但是采用了图17所示的构成的情况下的电阻值能够比采用了图15所示的构成的情况降低。即，通过利用多个附加通孔导体VHadd1以及VHadd2将线圈导体图案CP1以 及CP2连接，可实现导体损失的降低。
图19中示出利用了该实施例的电感器阵列芯片10的DC﹣DC转换器模块20。根据图19，在构成电感器阵列芯片10的层叠体12的顶面安装有电容器C0～C4以及开关IC14。在安装中使用焊料那样的导电性的接合材料。
设置于电感器阵列芯片10的电感器IDT1～IDT4在图20所示的要点中与电容器C0～C4以及开关IC14连接。其中，在图20中，设置于由虚线描绘的矩形的外侧的布线以及电感器IDT1～IDT4形成在电感器阵列芯片10的内部。
参照图20，开关IC14包括与沟道CH1以及CH4分别对应的控制电路161～164。另外，MOS晶体管T1a以及T1b被分配给控制电路161，MOS晶体管T2a以及T2b被分配给控制电路162，MOS晶体管T3a以及T3b被分配给控制电路163，MOS晶体管T4a以及T4b被分配给控制电路164。
晶体管T1a～T4a的一端共同与输入端子Vin连接，晶体管T1a～T4a的另一端分别与晶体管T1b～T4b的一端连接，晶体管T1b～T4b的另一端共同与基准电位面连接。控制电路161将晶体管T1a以及T1b交替地开/关或者同时断开晶体管T1a以及T1b，控制电路162交替地开/关晶体管T2a以及T2b或者同时断开晶体管T2a以及T2b，控制电路163交替地开/关晶体管T3a以及T3b或者同时且断开晶体管T3a以及T3b，控制电路164交替地开/关晶体管T4a以及T4b或者同时断开晶体管T4a以及T4b。
电感器IDT1被设置在晶体管T1a和晶体管T1b的接点与输出端子Vout1之间，电感器IDT2被设置在晶体管T2a和晶体管T2b的接点与输出端子Vout2之间，电感器IDT3被设置在晶体管T3a和晶体管T3b的接点与输出端子Vout3之间，电感器IDT4被设置在晶体管T4a和晶体管T4b的接点与输出端子Vout4之间。
电容器C0设置在输入端子Vin与基准电位面之间，电容器C1设置在输出端子Vout1与基准电位面之间，电容器C2设置在输出端子Vout2 与基准电位面之间，电容器C3设置在输出端子Vout3与基准电位面之间，电容器C4设置在输出端子Vout4与基准电位面之间。
根据该实施例，DC﹣DC转换器模块20作为多沟道的开关电源发挥作用。此时，层叠体12的顶面的平坦性良好，另外，即使按每个沟道调整电感器IDT1～IDT4的电感值，电感器IDT1～IDT4的劣化也较少，即，成为制造性和电气特性良好的开关电源。
此外，在该实施例中，沟道CH1～CH4全部是降压型。但是，也可以将使用升压型、升降压型、反转型等的电感器的所有方式的开关电源电路形成为多沟道的全部或者一部分。
另外，在该实施例中，将沟道CH1～CH4统一成开关IC14。但是，也可以将与沟道CH1～CH4分别对应的4个开关IC安装到层叠体12，或者也可以将与沟道CH1～CH4的一部分的沟道对应的开关IC和与剩余的沟道对应的其它开关IC混合安装到层叠体12。
符号说明
10...电感器阵列芯片；12...层叠体；14...开关IC；161～164...控制电路；20...DC﹣DC转换器模块；SH0～SH13...陶瓷片；IDT1～IDT4...电感器；CP21～111、CP22～112、CP23～113、CP24～114...线圈导体图案(线圈状导体)；VH31a～VH131a、VH31b～VH131b、VH32a～VH132a、VH32b～VH132b、VH33a～VH133a、VH33b～VH133b、VH34a～VH134a、VH34b～VH134b...通孔导体(第一通孔导体)；VH41c～VH44c、VH111c～VH114c...附加通孔导体(第二通孔导体)。

Claims (4)

1.一种电感器阵列芯片，其特征在于，具备：
层叠体，层叠有至少一部分具有磁性的多个陶瓷片；以及
多个电感器，分别具有至少一个电感值与其他的电感值不同的多个电感值，并被设置在层叠体的内部，
上述多个电感器的各个具有：
多个线圈状导体，被设置在上述多个陶瓷片之间，且在上述多个电感器之间展现共同的个数；
第一通孔导体，将上述多个线圈状导体连接成螺旋状；以及
第二通孔导体，将上述多个线圈状导体中的靠近上述层叠体的最外层的至少2个线圈状导体的与始端位置以及终端位置不同的位置追加连接，将上述至少2个线圈状导体的一部分并联连接或者短路连接。
2.根据权利要求1所述的电感器阵列芯片，其特征在于，
上述至少2个线圈状导体是分别靠近构成上述层叠体的2个最外层的线圈状导体。
3.根据权利要求1或者2所述的电感器阵列芯片，其特征在于，
层叠方向上的上述多个线圈状导体各自的位置在上述多个电感器中的至少2个之间不同。
4.一种DC﹣DC转换器模块，其特征在于，具备：
层叠体，层叠有至少一部分具有磁性的多个陶瓷片；
多个电感器，分别具有至少一个电感值与其他的电感值不同的多个电感值，并被设置在层叠体的内部；以及
开关IC，被搭载于上述层叠体，并与上述多个电感器连接，
上述多个电感器的各个具有：
多个线圈状导体，被设置在上述多个陶瓷片之间，且在上述多个电感器之间展现共同的个数；
第一通孔导体，将上述多个线圈状导体连接成螺旋状；以及
第二通孔导体，将上述多个线圈状导体中的靠上述层叠体的最外层的至少2个线圈状导体的与始端位置以及终端位置不同的位置追加连接，将上述至少2个线圈状导体的一部分并联连接或者短路连接。
CN201490001050.5U 2013-10-29 2014-10-09 电感器阵列芯片以及使用了该芯片的dc﹣dc转换器模块 Active CN205564447U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-223822 2013-10-29
JP2013223822 2013-10-29
PCT/JP2014/077050 WO2015064330A1 (ja) 2013-10-29 2014-10-09 インダクタアレイチップおよびそれを用いたｄｃ－ｄｃコンバータモジュール

Publications (1)

Publication Number Publication Date
CN205564447U true CN205564447U (zh) 2016-09-07

Family

ID=53003941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201490001050.5U Active CN205564447U (zh) 2013-10-29 2014-10-09 电感器阵列芯片以及使用了该芯片的dc﹣dc转换器模块

Country Status (4)

Country Link
US (1) US20160233017A1 (zh)
JP (1) JP5991499B2 (zh)
CN (1) CN205564447U (zh)
WO (1) WO2015064330A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106208408A (zh) * 2016-09-13 2016-12-07 苏州纳格光电科技有限公司 无线充电接收线圈及其制备方法
CN107068367A (zh) * 2016-12-29 2017-08-18 华为技术有限公司 耦合电感和电压调节器
US20230410743A1 (en) * 2022-06-17 2023-12-21 Samsung Display Co., Ltd. Power supply unit, display device including the same, and method for driving power supply unit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819668B2 (ja) * 2016-03-02 2021-01-27 株式会社村田製作所 モジュール部品、モジュール部品の製造方法、及び多層基板
CN216435575U (zh) * 2019-12-25 2022-05-03 株式会社村田制作所 多端子片式电感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200832875A (en) * 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
CN101765893B (zh) * 2007-07-30 2012-10-10 株式会社村田制作所 片状线圈元器件
WO2010092730A1 (ja) * 2009-02-10 2010-08-19 株式会社村田製作所 電子部品
CN103168413B (zh) * 2011-06-10 2016-08-03 株式会社村田制作所 多沟道型dc-dc转换器
JP2013021449A (ja) * 2011-07-08 2013-01-31 Murata Mfg Co Ltd ローパスフィルタ
JP5451791B2 (ja) * 2012-02-08 2014-03-26 太陽誘電株式会社 積層インダクタ
WO2013157161A1 (ja) * 2012-04-17 2013-10-24 株式会社村田製作所 インダクタアレイチップ及びｄｃ－ｄｃコンバータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106208408A (zh) * 2016-09-13 2016-12-07 苏州纳格光电科技有限公司 无线充电接收线圈及其制备方法
CN107068367A (zh) * 2016-12-29 2017-08-18 华为技术有限公司 耦合电感和电压调节器
CN107068367B (zh) * 2016-12-29 2019-05-10 华为技术有限公司 耦合电感和电压调节器
US20230410743A1 (en) * 2022-06-17 2023-12-21 Samsung Display Co., Ltd. Power supply unit, display device including the same, and method for driving power supply unit

Also Published As

Publication number Publication date
US20160233017A1 (en) 2016-08-11
WO2015064330A1 (ja) 2015-05-07
JP5991499B2 (ja) 2016-09-14
JPWO2015064330A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN205564447U (zh) 电感器阵列芯片以及使用了该芯片的dc﹣dc转换器模块
US10910140B2 (en) Matrix transformer and winding structure
US9564264B2 (en) High frequency integrated point-of-load power converter with embedded inductor substrate
US8102233B2 (en) Coupled inductor with improved leakage inductance control
TWI384509B (zh) 具有改進的漏電感之耦合電感器
CN102763179B (zh) 多匝电感
US8294544B2 (en) Method for making magnetic components with M-phase coupling, and related inductor structures
US7876191B2 (en) Power converter employing a tapped inductor and integrated magnetics and method of operating the same
US8102236B1 (en) Thin film inductor with integrated gaps
US9336941B1 (en) Multi-row coupled inductors and associated systems and methods
US10109404B2 (en) Low profile coupled inductor substrate with transient speed improvement
US11545301B2 (en) Fully coupled magnetic device
US20210111111A1 (en) Switched power stage with integrated passive components
US10373754B2 (en) Power supply module having two or more output voltages
WO2008087781A1 (ja) Ｄｃ－ｄｃコンバータモジュール
US20130127434A1 (en) Coupled Inductor Arrays And Associated Methods
CN104637659A (zh) 耦合电感和交错并联直流变换器
CN107533897B (zh) 具有泄露控制的低轮廓耦合感应器
US9171665B2 (en) Integrated inductor assemblies and methods of assembling same
US10714252B2 (en) Inductor and DC-DC converter
US20180145594A1 (en) Multi-Phase Switching Power Converter Module Stack
CN106935384A (zh) 耦合电感器阵列及相关方法
JPWO2013157161A1 (ja) インダクタアレイチップ及びｄｃ−ｄｃコンバータ
CN103827765B (zh) 在耦合与解耦状态之间切换的电感器
JP2017084961A (ja) 集積回路素子の実装構造

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant